基于pwm控制的欠壓脫扣器的制造方法
【專利摘要】本實用新型涉及一種基于PWM控制的欠壓脫扣器，包括用于雙向抑制來自電網和內部電路產生的干擾信號的濾波電路、整流電路、微處理器電路、比較電路、PWM電路、驅動電路、電源電路和電磁鐵，濾波電路的輸出端與整流電路相接，整流電路的輸出電壓經微處理器電路運算后傳輸給驅動電路；或者整流電路的輸出信號依次經比較電路和PWM電路處理后傳輸給驅動電路，整流電路的輸出電壓還供給電源電路和電磁鐵，驅動電路信號輸出端與電磁鐵連接。本實用新型的基于PWM控制的欠壓脫扣器具有電磁鐵吸力大，平均工作電壓低，避免了電磁鐵的線圈發熱燒毀，電路簡單，成本低廉等優點。
【專利說明】基于PWM控制的欠壓脫扣器
【技術領域】
[0001]本實用新型涉及低壓電器【技術領域】，技術規范符合GB14048.1-2006、GB14048.2-2008。尤其涉及一種基于PWM控制的欠壓脫扣器。
【背景技術】
[0002]欠壓脫扣器是斷路器，尤其是框架式斷路器的重要元件之一。欠壓脫扣器是在它的端電壓降至某一規定范圍時，使斷路器有延時或無延時斷開的一種脫扣器，當電源電壓下降，甚至緩慢下降到額定工作電壓的70%至35%范圍內，欠壓脫扣器應運作，欠壓脫扣器在電源電壓等于脫扣器額定工作電壓的35%時，欠壓脫扣器應能防止斷路器閉全，脫扣器線圈失電，線圈內活動銜鐵有復位彈簧頂出一脫扣；電源電壓等于或大于85%欠電壓脫扣器的額定工作電壓時，在熱態條件下，應能保證斷路器可靠閉合，脫扣器線圈得電，線圈內活動銜鐵有線圈電磁力克服彈簧力吸入并保持一定力矩一吸合。欠壓脫扣的本質，是防止斷路器下級電器設備工作在欠壓狀態下電流過大后，電器設備自身發熱加重的有效措施。
[0003]現有的欠壓脫扣器，脫扣器的啟動力小，容易出現不吸合的現象，正常工作時電磁鐵平均工作電壓不穩，容易發熱，電路過于復雜等問題。
實用新型內容
[0004]本實用新型要解決的技術問題是:為了解決現有欠壓脫扣器啟動力小，容易出現不吸合的現象，正常工作時電磁鐵平均工作電壓不穩定，容易發熱，電路過于復雜，本實用新型提供了一種基于PWM控制的欠壓脫扣器。
[0005]本實用新型解決其技術問題所采用的技術方案是:一種基于PWM控制的欠壓脫扣器，包括用于雙向抑制來自電網和內部電路產生的干擾信號的濾波電路、整流電路、微處理器電路、比較電路、PWM電路、驅動電路、電源電路和電磁鐵，所述的濾波電路的輸出端與整流電路相接，整流電路的輸出電壓經微處理器電路運算后傳輸給驅動電路；或者整流電路的輸出信號依次經比較電路和PWM電路處理后傳輸給驅動電路，所述的整流電路的輸出電壓還供給電源電路和電磁鐵，所述的驅動電路信號輸出端與電磁鐵連接。
[0006]所述的電源電路還分別向微處理器電路、比較電路、PWM電路、驅動電路以及電磁鐵供電。
[0007]本實用新型技術方案中的濾波電路雙向抑制來自電網與內部電路產生的干擾信號。由整流電路整流后輸出脈動直流電壓，此電壓一方面供微處理器電路，一方面供電源電路，另一方面供給電磁鐵。微處理器電路將電網電壓取樣信號經內部程序運算后輸出產生電網電壓高低成反比例占空比的PWM信號輸出給驅動電路，所述驅動電路接收P麗信號后控制電磁鐵導通獲得平均工作電壓，所述電磁體的工作電壓為電磁體既保持一定吸合力又不至于發熱的工作電壓。或，由所述的比較電路取樣電網電壓信號進行比較后，作PWM電路的開關信號，所述的PWM電路輸出與電網電壓高低成反比例占空比的PWM信號輸出給驅動電路。在電網電壓高于額定值的85%時，這種欠壓脫扣器保證電磁鐵吸合。吸合之后通過PWM的工作方式，使得電磁鐵工作電壓保持在一個適當的工作電壓值；電網電壓低于額定值的50%時，欠壓脫扣器進行瞬時脫扣或延時脫扣。
[0008]作為優選，所述的濾波電路為EMC濾波電路，其輸入端連接于電網電壓，輸出端連接于整流電路，EMC濾波電路為L型或π型EMC濾波電路，或者其他形式的濾波電路。
[0009]作為優選，所述的整流電路為全橋整流電路，其輸入端連接于濾波電路的輸出端。
[0010]具體地，所述的微處理器電路包括微處理器和輔助電路，所述的微處理器采用MCU、SOC、CPLD、FPGA或DSP，為了確定是瞬時脫扣還是延時脫扣，所述微處理器電路還包括BCD撥碼開關:在需要延時脫扣的場合，設置不同的撥碼開關組合，所述微處理器讀取此信號后，確定延時脫扣的延時時間；
[0011]微處理器:當電網電壓值信號滿足脫扣預定值時，如果BCD撥碼開關表示的延時時間為零，微處理器電路控制驅動電路立即斷開，電磁鐵脫扣。如果BCD撥碼開關表示的延時時間不為零，當延時到達時，微處理器電路控制驅動電路，電磁鐵脫扣。
[0012]進一步，具體地，所述的驅動電路為分立元件組合而成的MOS管驅動電路，或SCR驅動電路，或由專用驅動芯片構建的驅動電路，驅動電路將微處理器電路輸出的PWM信號放大后，控制電磁鐵通斷。
[0013]為了降低成本，所述的驅動電路包括電阻RTl、電阻RT2、電阻RT3、電阻RT4、三極管Tl、三極管T2、三極管T3以及MOS管T4，所述的電阻RTl與三極管Tl的發射極串接，三極管Tl的集電極與電阻RT3串接，電阻RT3的另一端接有12V電壓，三極管Tl的基極接電源電壓，所述的電阻RT2與三極管T3的基極串接，三極管T3的發射極接地，三極管T3的集電極與電阻RT4串接，電阻RT4的另一端與三極管T2的集電極串接，三極管T2的基極連接在三極管Tl的集電極與電阻RT3之間，三極管T2的發射極接有12V電壓，所述MOS管T4的柵極與三極管T3的集電極相連接，MOS管T4的源極接地，漏極串接電磁鐵，所述電阻RT1、電阻RT2的輸入端接收微處理器電路或PWM電路的信號。
[0014]作為優選，所述的驅動電路為模塊化驅動電路，包括模塊芯片U2、電阻RP1、電阻RP2和MOS管TQl，模塊U2串接電阻RPl，電阻RPl的另一端接MOS管TQl的柵極，TQl的柵極源極接地，漏極接電磁鐵，電阻RP2接在電阻RPl與MOS管TQl的柵極之間。
[0015]作為優選，所述的模塊芯片U2為TC4420V、EXB841或IR2100。
[0016]作為優選，所述的電源電路包括電阻RW1、電阻RW2、三極管WT、二極管Zl和三端穩壓器W1，所述的電阻RWl的輸出端與三極管WT的集電極串聯，三極管WT的發射極與三端穩壓器Wl的輸入端串接，三極管WT的基極與二極管Zl的輸出端串接，二極管Zl的輸入端接地，所述電阻RW2的一端接在電阻RWl的輸入端，另一端接在二極管Zl的輸出端。
[0017]作為備選，由所述的比較電路取樣電網電壓信號進行比較，高于額定值的85%時，使得PWM電路開始工作，低于額定值的50%時使得PWM電路停止工作，所述的PWM電路除了受比較電路“開——關”控制之外，所輸出的P麗的占空比與電網電壓高低成反比。
[0018]本實用新型的有益效果是，本實用新型的基于PWM控制的欠壓脫扣器:
[0019]1、采用微處理器控制技術，當電網電壓達到額定電壓的85%，發出40ms — 50ms“全波導通”的脈沖寬度，通過驅動電路，使得電磁鐵全電壓得電，電磁鐵得以短時間大功率啟動，因而啟動力矩大，消除不吸合現象。[0020]2、進入正常工作以后，微處理器電路發出與電網電壓成反比的PWM占空比的脈沖，電磁鐵獲得較低的工作電壓，從而既保持電磁鐵應有的吸力，又不至于發熱。
[0021]3、如為瞬時脫扣，當電網電壓下降到額定電壓的50%時，微處理器電路通過驅動電路斷開電磁鐵實現脫扣；如為延時脫扣，則待延時時間完成后，實行脫扣。瞬時脫扣或延時脫扣，及延時脫扣值，可隨時改變設定。
[0022]4、采用微處理器后，整體電路大幅度簡化。
[0023]5、作為備選，還可以采用模擬電路的組合，實現上述功能。
[0024]綜上，本實用新型的基于PWM控制的欠壓脫扣器電路簡單、啟動力矩大、吸合可靠，線圈發熱量小、成本低廉的特點。
【專利附圖】
【附圖說明】
[0025]下面結合附圖和實施例對本實用新型進一步說明。
[0026]圖1是本實用新型基于PWM控制的欠壓脫扣器電路原理圖。
[0027]圖2是本實用新型基于PWM控制的欠壓脫扣器中濾波電路與整理電路原理圖。
[0028]圖3是本實用新型基于PWM控制的欠壓脫扣器中微處理器電路原理圖。
[0029]圖4是本實用新型基于PWM控制的欠壓脫扣器中極低成本的驅動電路原理圖。
[0030]圖5是本實用新型基于PWM控制的欠壓脫扣器中模塊化驅動電路原理圖。
[0031]圖6是本實用新型基于PWM控制的欠壓脫扣器中電源電路原理圖。
【具體實施方式】
[0032]現在結合附圖對本實用新型作進一步詳細的說明。這些附圖均為簡化的示意圖，僅以示意方式說明本實用新型的基本結構，因此其僅顯示與本實用新型有關的構成。
[0033]如圖1所示，是本實用新型的最優實施例，包括用于雙向抑制來自電網和內部電路產生的干擾信號的濾波電路、整流電路、微處理器電路、比較電路、PWM電路、驅動電路、電源電路和電磁鐵，濾波電路的輸出端與整流電路相接，整流電路的輸出電壓可以經微處理器電路運算后傳輸給驅動電路；或者也可以整流電路的輸出信號依次經比較電路和PWM電路處理后傳輸給驅動電路，所述的整流電路的輸出電壓還供給電源電路和電磁鐵，所述的驅動電路信號輸出端與電磁鐵連接。
[0034]圖2中，由電容器CLl、CL2與電感器LI組成π型EMC濾波電路，用于雙向抑制來自電網的干擾與內部電路的干擾。采用前橋整流器BGl構成整流電路。整流電路的+輸出端定義為VH，整流電路的-輸出端定義為“地(GND)”。
[0035]圖3中，電阻器Rl與R2組成分壓電路，對電網電壓進行采樣，分壓值(SA)輸入微處理器Ul的一 A/D轉換端。為抑制高頻干擾，電阻器R2的兩端，設有高頻濾波電容Cl。
[0036]微處理器的GP0，工作在A/D模式，對電網電壓信號進行采樣，判斷電網電壓的高低。
[0037]微處理器的GPl端，定義為PWM信號的輸出端，連接于驅動電路(4)。
[0038]微處理器的GP3端，定義為微處理器自身的復位端，用于上電復位。
[0039]微處理器的GP2、GP4、GP5端，分別定義為P1、P2、P3端，與BCD撥碼開關連接在一起。微處理器讀取BCD撥碼開關設置狀態，當BCD撥碼開關全部斷開時，表示延時值為零，即當微處理器檢測電網電壓小于額定值的50%時，微處理器發出瞬時脫扣指令。其余BCD撥碼開關的不同組號，分別表示不同的延時值，電網電壓小于額定值的50%后，微處理器開始延時，直到延時時間到后，微處理器發出脫扣指令。
[0040]圖4為一極低成本的驅動電路原理圖。該驅動電路包括電阻RT1、電阻RT2、電阻RT3、電阻RT4、三極管Tl、三極管T2、三極管T3以及MOS管T4，所述的電阻RTl與三極管Tl的發射極串接，三極管Tl的集電極與電阻RT3串接，電阻RT3的另一端接有12V電壓，三極管Tl的基極接電源電壓，所述的電阻RT2與三極管T3的基極串接，三極管T3的發射極接地，三極管T3的集電極與電阻RT4串接，電阻RT4的另一端與三極管T2的集電極串接，三極管T2的基極連接在三極管Tl的集電極與電阻RT3之間，三極管T2的發射極接有12V電壓，所述MOS管T4的柵極與三極管T3的集電極相連接，MOS管T4的源極接地，漏極串接電磁鐵，所述電阻RTl、電阻RT2的輸入端接收微處理器電路或PWM電路的信號，電阻器RTl和電阻器RT2的兩端分別設有電容Cl電容C2，電磁鐵的兩端還設有二極管D1。來自微處理器的PWM信號為低電平時，三極管Tl由電阻器RTl射極偏置導通，電阻器RT3生產三極管T2的基極偏置電壓，T2導通，12V電壓經電阻器RT4限流加載到功率MOS管T4，T4獲得柵極電壓導通，電磁鐵(DCT)線圈得電。此時，三極管T3因無基極偏置電壓而截止。
[0041]當PWM信號為高電平時，Tl由RTl射極反向偏置而截止，T2截止，T4無柵極電壓。三極管T3由電阻器RT2正向基極偏置導通，T4柵極電荷經T3集電極一發射極迅速釋放關閉，電磁鐵(DCT)線圈失電。
[0042]為加快MOS管T4的導通與關閉速度，分別設有加速電容器Cl與C2。圖中二極管DI用于T4關斷時對電磁鐵(DCT )線圈的續流。
[0043]明顯地，采用分立元件構建的驅動電路，成本極低。
[0044]圖5為另一方案的模塊化驅動電路，模塊化驅動電路包括模塊芯片U2、電阻RP1、電阻RP2和MOS管TQl，模塊U2串接電阻RPl，電阻RPl的另一端接MOS管TQl的柵極，TQl的柵極源極接地，漏極接電磁鐵，電阻RP2接在電阻RPl與MOS管TQl的柵極之間，電磁鐵的兩端還設有二極管Dl。圖中模塊U2，可以是TC4420V、EXB841、IR2100等模塊芯片。來自微處理器的PWM信號，經模塊“放大”輸出，通過電阻器RPl加載到MOS管TQl，TQl按照PWM信號的脈沖寬度，使得電磁鐵線圈獲得平均工作電壓。為進一步提高TQl在柵極電壓為低電平時的抗干擾能力，還設有下偏置電阻器RP2。圖中二極管Dl用于TQl關斷時對電磁鐵(DCT)線圈的續流。
[0045]如圖6所示電源電路，包括電阻RWl、電阻RW2、三極管WT、二極管Zl和三端穩壓器W1，電阻RWl的輸出端與三極管WT的集電極串聯，三極管WT的發射極與三端穩壓器Wl的輸入端串接，三極管WT的基極與二極管Zl的輸出端串接，二極管Zl的輸入端接地，電阻RW2的一端接在電阻RWl的輸入端，另一端接在二極管Zl的輸出端，三極管WT的發射極與三端穩壓器Wl之間還接有電容器⑶I。連接于全橋整流橋輸出端的VH電壓，電阻器RW2為三極管WT提供基極電壓的穩壓管Zl提供偏置電流；電阻器RWl部分降壓，三極管WT調壓，電容器CDl濾波，輸出12V (15V)電壓，為驅動電路提供工作電壓。12V電壓經微功耗穩壓器Wl穩壓為3.3V (5V)為微處理器電路提供工作電壓，圖中電容器CD2作進一步濾波，電容器⑶3消除高頻噪聲。
[0046]以上述依據本實用新型的理想實施例為啟示，通過上述的說明內容，相關工作人員完全可以在不偏離本項實用新型技術思想的范圍內，進行多樣的變更以及修改。本項實用新型的技術性范圍并不局限于說明書上的內容，必須要根據權利要求范圍來確定其技術性范圍。
【權利要求】
1.一種基于PWM控制的欠壓脫扣器，其特征在于:包括用于雙向抑制來自電網和內部電路產生的干擾信號的濾波電路、整流電路、微處理器電路、比較電路、PWM電路、驅動電路、電源電路和電磁鐵， 所述的濾波電路的輸出端與整流電路相接，整流電路的輸出電壓經微處理器電路運算后傳輸給驅動電路；或者整流電路的輸出信號依次經比較電路和PWM電路處理后傳輸給驅動電路，所述的整流電路的輸出電壓還供給電源電路和電磁鐵，所述的驅動電路信號輸出端與電磁鐵連接。
2.如權利要求1所述的基于PWM控制的欠壓脫扣器，其特征在于:所述的電源電路還分別向微處理器電路、比較電路、PWM電路、驅動電路以及電磁鐵供電。
3.如權利要求1所述的基于PWM控制的欠壓脫扣器，其特征在于:所述的濾波電路為EMC濾波電路，其輸入端連接于電網電壓，輸出端連接于整流電路，EMC濾波電路為L型或Ji型EMC濾波電路。
4.如權利要求1所述的基于PWM控制的欠壓脫扣器，其特征在于:所述的整流電路為全橋整流電路，其輸入端連接于濾波電路的輸出端。
5.如權利要求1所述的基于PWM控制的欠壓脫扣器，其特征在于:所述的微處理器電路包括微處理器和輔助電路，所述的微處理器采用MCU、SOC、CPLD、FPGA或DSP，所述的微處理器電路還包括BCD撥碼開關:在需要延時脫扣的場合，設置不同的撥碼開關組合，所述微處理器讀取此信號后，確定延時脫扣的延時時間。
6.如權利要求1所述的基于PWM控制的欠壓脫扣器，其特征在于:所述的驅動電路為分立元件組合而成的MOS管驅動電路，或SCR驅動電路，或由驅動芯片構建的驅動電路。
7.如權利要求1所述的基于PWM控制的欠壓脫扣器，其特征在于:所述的驅動電路包括電阻RTl、電阻R T2、電阻RT3、電阻RT4、三極管Tl、三極管T2、三極管T3以及MOS管T4，所述的電阻RTl與三極管Tl的發射極串接，三極管Tl的集電極與電阻RT3串接，電阻RT3的另一端接有12V電壓，三極管Tl的基極接電源電壓，所述的電阻RT2與三極管T3的基極串接，三極管T3的發射極接地，三極管T3的集電極與電阻RT4串接，電阻RT4的另一端與三極管T2的集電極串接，三極管T2的基極連接在三極管Tl的集電極與電阻RT3之間，三極管T2的發射極接有12V電壓，所述MOS管T4的柵極與三極管T3的集電極相連接，MOS管T4的源極接地，漏極串接電磁鐵，所述電阻RT1、電阻RT2的輸入端接收微處理器電路或PWM電路的信號。
8.如權利要求1所述的基于PWM控制的欠壓脫扣器，其特征在于:所述的驅動電路為模塊化驅動電路，包括模塊芯片U2、電阻RPl、電阻RP2和MOS管TQl，模塊U2串接電阻RPl，電阻RPl的另一端接MOS管TQl的柵極，TQl的柵極源極接地，漏極接電磁鐵，電阻RP2接在電阻RPi與MOS管TQl的柵極之間。
9.如權利要求8所述的基于PWM控制的欠壓脫扣器，其特征在于:所述的模塊芯片U2為 TC4420V、EXB841 或 IR2100。
10.如權利要求1所述的基于PWM控制的欠壓脫扣器，其特征在于:所述的電源電路包括電阻RWl、電阻RW2、三極管WT、二極管ZI和三端穩壓器Wl，所述的電阻RWl的輸出端與三極管WT的集電極串聯，三極管WT的發射極與三端穩壓器Wl的輸入端串接，三極管WT的基極與二極管Zl的輸出端串接，二極管Zl的輸入端接地，所述電阻RW2的一端接在電阻RWl的輸入端，另一端接在二·極管Zl的輸出端。
【文檔編號】H02H3/24GK203645303SQ201320798970
【公開日】2014年6月11日 申請日期:2013年12月5日 優先權日:2013年12月5日
【發明者】吳惠娟, 黃波, 吳志祥, 蔣文賢 申請人:江蘇國星電器有限公司