供電電路的制作方法
【專利摘要】本發明涉及用于控制集成電路的孤島的通電階段的供電電路，該供電電路包括：開關（102），該開關由電流控制且連接在孤島的電源電壓軌（104）和內部電壓軌（105）之間。
【專利說明】供電電路
【技術領域】
[0001]本發明涉及用于控制集成電路的電路區的通電階段的供電電路和方法。
【背景技術】
[0002]為了降低集成電路的功率消耗，已經提出允許集成電路的某些區域在不用時進行斷電。這涉及使這些電路區(通常被稱為孤島(islet))與集成電路的電源電壓斷開。
[0003]發生在孤島通電期間的問題為:在集成電路的電源電壓軌上可引起高的瞬變電流，這導致電壓反彈，換句話說，電壓下降后緊跟電壓升高。這種電壓反彈應當被控制以保持電源電壓在其指定的范圍內。
[0004]已經提出用于限制在孤島通電期間所供給的電流的解決方案。然而，現有的解決方案傾向于是復雜的，和/或導致在孤島的通電中不期望的時間延遲。因此，需要一種改進的用于控制集成電路的一個或多個孤島的通電階段的電路和方法。
【發明內容】
[0005]本文中所描述的實施方式的目的在于至少部分地滿足現有技術中的一個或多個需求。
[0006]根據一個方面，提供用于控制集成電路的孤島(islet)的通電階段的供電電路，該供電電路包括:開關，該開關由電流控制且連接在所述孤島的電源電壓軌和內部電壓軌之間。
[0007]根據實施方式，基準電流是可變的，且供電電路還包括適于生成可變的基準電流的生成電路。
[0008]根據實施方式，在所述通電階段期間，電流控制的開關適于以限流模式進行操作，在限流模式中，基于基準電流限制開關所供給的電流；在所述通電階段結束時，該電流控制的開關適于以非限流模式進行操作，在非限流模式中，不基于所述基準電流限制開關所供給的電流。
[0009]根據實施方式，供電電路還包括控制電路，該控制電路適于向所述電流控制的開關提供反饋信號，該開關適于基于該反饋信號從所述限流模式轉變至非限流模式。
[0010]根據實施方式，電流控制的開關包括:第一晶體管，該第一晶體管通過其主電流節點連接在所述電源電壓軌和內部電壓軌之間；以及第二晶體管和第三晶體管，該第二晶體管和第三晶體管通過其主電流節點串聯連接在所述電源電壓軌和用于接收所述基準電流的輸入線之間，其中，所述第一晶體管和第二晶體管的控制節點與所述輸入線連接，且所述第三晶體管的控制節點適于接收所述反饋信號。
[0011]根據實施方式，控制電路包括放大器，該放大器適于基于所述內部電壓軌的電壓電平和位于電流控制的開關的第二晶體管和第三晶體管之間的節點處的電壓電平之間的比較，生成反饋信號。
[0012]根據實施方式，控制電路適于基于在內部電壓軌上檢測到的電壓電平來生成反饋信號。
[0013]根據實施方式，控制電路適于基于在內部電壓軌上檢測到的電壓的變化率或斜率來生成反饋信號。
[0014]根據實施方式，控制電路適于基于在電源電壓軌上檢測到的電壓電平來生成反饋信號。
[0015]根據另一方面，提供了 一種集成電路，該集成電路包括:至少一個包括上述供電電路的孤島；和控制單元，該控制單元適于選擇性地啟動至少一個孤島的供電電路。
[0016]根據另一方面，提供了一種控制集成電路的孤島的通電階段的方法，該孤島包括連接在孤島的電源電壓軌和內部電壓軌之間的電流控制的開關，該方法包括:在通電階段期間，控制電流控制的開關以限流模式進行操作，在限流模式中，基于基準電流限制該開關所供給的電流。
[0017]根據實施方式，該方法還包括:在通電階段結束時，控制電流控制的開關以非限流模式進行操作，在非限流模式中，不基于基準電流限制該開關所供給的電流。
[0018]根據實施方式，電流控制的開關包括:第一晶體管，該第一晶體管通過其主電流節點連接在電源電壓軌和內部電壓軌之間；以及第二晶體管和第三晶體管，該第二晶體管和第三晶體管通過其主電流節點串聯連接在電源電壓軌和用于接收基準電流的輸入線之間，第一晶體管和第二晶體管的控制節點與輸入線連接，且第三晶體管的控制節點適于接收反饋信號，其中，控制電流控制的開關以限流模式進行操作包括:驅動反饋信號以使第三晶體管啟用，以及控制電流控制的開關以非限流模式進行操作包括:驅動反饋信號以使第三晶體管停用。
[0019]根據實施方式，控制電流控制的開關以非限流模式進行操作包括:通過控制電路檢測內部電壓軌上的電壓何時達到設定電平。
[0020]根據實施方式，控制電流控制的開關以非限流模式進行操作包括:在通電階段期間，通過控制電路檢測內部電壓軌上的電壓的時間導數何時降低至設定電平以下。
【專利附圖】
【附圖說明】
[0021]通過以下結合附圖的以說明性而非限制性的方式所給出的實施方式的詳細描述，本發明的上述和其它目的、特征、方面和優勢將變得顯而易見，其中:
[0022]圖1A示出根據示例性實施方式的集成電路的孤島；
[0023]圖1B示出根據示例性實施方式的圖1A的孤島中的時序信號；
[0024]圖2更詳細地示出根據示例性實施方式的圖1A的孤島的電流控制的開關；
[0025]圖3A至圖3C示出根據示例性實施方式的圖1A的孤島的基準電流生成電路；
[0026]圖4A至圖4C示出根據示例性實施方式的圖1A的用于生成反饋信號的控制器的電路；
[0027]圖5示出根據示例性實施方式的集成電路；和
[0028]圖6示出根據示例性實施方式的圖5的集成電路的時序信號。
[0029]在全部附圖中，相同的附圖標記用于指示相同的特征。
【具體實施方式】[0030]圖1A示出根據示例性實施方式的孤島100。如圖所示,孤島100例如包括電流控制的開關102，該電流控制的開關102連接在提供電源電壓VDD_ext的電源電壓軌104和向孤島100的功能電路106提供內部電源電壓VDD_int的內部電源軌105之間。開關102由基準電流Ikef控制，例如，該基準電流Ikef被提供在線108上且來自于生成電路(Ikef生成器)110。
[0031]例如，內部電源電壓VDD_int也被提供給控制器112，該控制器112基于從電壓VDDjnt所感應的信息，在線114上將反饋信號FBK提供給電流控制的開關102。例如，反饋信號FBK在限流模式(在該模式下，基于基準電流Ikef限制通過開關供給在內部電源軌105上的電流)和非限流模式(在該模式下，不基于基準電流Ikef限制通過開關102所供給的電流)之間切換開關102。例如，控制器112和生成電路110都接收線116上的啟動信號ON/OFF (接通/斷開)。例如，控制器112將確認信號POK提供在線118上，例如，該確認信號POK被提供至生成電路110。
[0032]圖1B為示出在通電階段及其后緊跟的斷電階段期間的圖1A的電路中的信號ON/OFF、Ieef, VDD_int、FBK、POK和VDD_ext的時序的示例的時序圖。
[0033]當斷定如上升沿150 (其開啟孤島100的通電階段)所示的啟動信號0N/0FF時，基準電流Ikef被觸發，例如，反饋信號FBK已為低態，意味著開關102處于限流模式。因此，電壓軌105上的內部電壓電平VDDjnt例如以相對線性的方式開始上升。在通電階段期間，例如，在電源電壓VDD_ext上出現輕微的IR壓降，但如下文詳細描述的，例如，選擇基準電流Ikef的電平，使得電源電壓VDD_ext不會低于某一電平，例如，不低于其正常電平的90%。
[0034]控制器112檢測內部電壓電平VDDjnt何時達到或者接近于其正常的操作電平，然后確定反饋信號FBK，如上升沿152所示。例如，這將開關102切換至非限流模式，從而減少Ikef生成電路110的靜態功耗。然后，使信號POK轉為高態，以響應于上升的反饋信號FBK，例如，在響應時，基準電流Ikef開始衰減。
[0035]當孤島100將要被斷電時，如圖1B中的下降沿160所示，啟動信號0N/0FF處于低態。短時延后，控制器112例如斷開電流控制的開關102，從而使軌105上的電源電壓VDD_int與軌104上的電源電壓VDD_ext斷開連接。另外，控制器112例如控制反饋信號FBK轉為低態，如下降沿162所示，而且短時延后，確認信號POK被帶入低態，如下降沿164所示。如圖1B所示，例如由于電流泄漏導致電源電壓VDDjnt緩慢地降至接地值。在可替選的實施方式中，可通過專用晶體管使電壓降低。
[0036]圖2示出實現圖1A的電流控制的開關102的電路的示例。
[0037]如圖2所示，電源電壓軌104與P-溝道MOS (PMOS)晶體管202的源極和PMOS晶體管204的源極連接。晶體管202的漏極通過PMOS晶體管206的主電流節點連接到線108，在線108上提供電流基準IKEF。晶體管202和晶體管204的柵極連接在一起且與線108連接。晶體管206的柵極接收來自控制器112的在線114上的反饋信號FBK。晶體管204的漏極被連接到內部電源軌105。例如，晶體管202、晶體管204和晶體管206都被連接到電源電壓軌104。
[0038]在操作中，當反饋信號FBK為低態時，晶體管206傳導電流IKEF，晶體管202和晶體管204形成電流鏡，該電流鏡導致晶體管204傳導與電流Ikef成比例且因此受限于電流Ikef的電流。因此，反饋信號FBK的低態對應于電流控制的開關102的限流模式。晶體管204的尺寸可等于晶體管202的尺寸，在該情況下，由晶體管204所傳導的電流將受限于基準電流IKEF。可替選地，晶體管204的尺寸可遠大于晶體管202的尺寸，例如，介于晶體管202的尺寸的20倍和1000倍之間，從而將其電流限于電流Ikef的20倍和1000倍之間的電平。
[0039]當反饋信號FBK為高態時，晶體管206是不導通的,從而晶體管204將處于導通狀態，在該導通狀態時，晶體管204所供給的電流不再受限于基準電流IKEF。因此，反饋信號FBK的高態對應于開關102的非限流模式。
[0040]圖3A示出根據示例的基準電流生成電路110,其中，該基準電流生成電路110包括P-溝道MOS (PMOS)晶體管302和η-溝道MOS (NMOS)晶體管304，該兩個晶體管通過主電流節點串聯連接在電源電壓軌104和接地端之間。晶體管302的柵極和晶體管304的柵極由線116上的啟動信號0N/0FF控制，使得在信號0N/0FF為高態時產生基準電流。例如，基準電流的值基于晶體管304的尺寸進行設定，以及基于開關102的晶體管202和晶體管206的尺寸進行設定。
[0041]圖3Β示出根據圖3Α的基準電流生成電路的可替選示例的基準電流生成電路110。在圖3Β的實施方式中，PMOS晶體管310和NMOS晶體管312通過其主電流節點串聯連接在電源電壓軌104和接地端之間。另外，PMOS晶體管314、PMOS晶體管316和NMOS晶體管318通過其主電流節點串聯連接在提供信號0N/0FF的線116和接地端之間。在PMOS晶體管314和PMOS晶體管316之間的節點320與PMOS晶體管314的柵極、NMOS晶體管312的柵極和NMOS晶體管318的柵極連接。另外，節點320通過PMOS晶體管322的主電流節點與電源電壓軌104連接。PMOS晶體管316的柵極接收線118上的確認信號Ρ0Κ，而PMOS晶體管322的柵極接收反相器324將確認信號POK反相后的信號。PMOS晶體管310的柵極接收線116上的0N/0FF信號。例如，PMOS晶體管310、PMOS晶體管314、PMOS晶體管316和PMOS晶體管322都具有與電源電壓軌104連接的連接件。
[0042]在操作中，當線116上的啟動信號0N/0FF被確認且確認信號POK為低態時，電流Ikef將與通過晶體管314、晶體管316和晶體管318所傳導的電流成比例。然而，如果信號POK轉為高態或者如果信號0N/0FF轉為低態，則電流Ikef將衰減為零。當信號POK為高態時，晶體管322能夠利用相對低的阻抗使晶體管312的柵極被驅動。
[0043]圖3C示出根據圖3Α和圖3Β的基準電流生成電路的可替選示例的基準電流生成電路110，其中，基準電流可設定為零，或者設定為多個其它電流電平中的一個。為此，多個電流源(例如三個電流源)被并行地連接在線108和接地端之間。這些電流源中的每個電流源可由各自的控制信號(在圖3C的示例中標記為PGl至PG3)啟用或停用。基準電流Ikef等于由每個啟用的電流源所產生的電流的總和。例如，每個電流源在啟用時產生相同的電流電平。然而，在可替選的實施方式中，這些電流源可具有不同的尺寸而因此產生彼此不同的電流電平。用于控制這些電流源的控制信號可被設定為對于待通電的給定孤島固定的值。可替選地，例如，在孤島通電期間，控制信號可被調整成使得電流鏡逐個被接通以逐漸增大基準電流。
[0044]圖4Α示出圖2的電流控制的開關102，其與圖2的電流控制的開關102相同，因此不再詳細描述。圖4Α附加地示出根據示例性實施方式的構成控制器112的用于生成反饋信號FBK的部分的電路400，其中，使用反饋回路消除電流限制，從而使電流控制的開關的晶體管402和晶體管404的漏極電壓為相同值。[0045]例如，電路400包括具有負輸入端和正輸入端的放大器402，該負輸入端與電流控制的開關102的PMOS晶體管202和PMOS晶體管206之間的節點404連接，該正輸入端與內部電源軌105連接。放大器402的輸出端在線114上將反饋信號FBK提供給PMOS晶體管206的柵極。
[0046]在操作中，放大器402驅動晶體管206的柵極以使節點404處的電壓達到內部電壓軌105上的電壓，以便當軌105上的VDD_int的電壓電平接近VDD_ext的電平時，施加相同的電流密度穿過晶體管202和晶體管204。由于直到確認信號POK轉為高態時才能從電源軌105得到DC電流，因此電源軌105例如將達到電壓VDD_ext的電平，而節點404由于流經晶體管202的電流Ikef而將始終保持低于電壓VDD_ext的電平。該不對稱性有利地致使反饋信號FBK趨向高電平，在該高電平下，晶體管206不再導通。
[0047]圖4B示出根據可替選的實施方式的構成用于生成反饋信號FBK的控制器112的電路的示例，其中，基于電源電壓VDD_int的電平生成反饋信號。
[0048]如圖所示，例如，電路112包括PMOS晶體管410，該PMOS晶體管410通過其主電流節點連接在VDD_int電源軌105和節點412之間。節點412還被連接到電流吸收器414，該電流吸收器414的另一端通過串聯連接的開關416和開關418而與接地端連接。PMOS晶體管410的柵極與線108連接，該線108上的基準電流Ikef被提供到電流控制的開關102。此外，線108通過串聯連接的反相器420和反相器422控制開關416。反相器420的電壓輸入端與節點412連接。線116上的0N/0FF信號控制開關418以及連接在節點412和接地端之間的另一開關424的反相輸入端。節點412在線114上提供反饋信號FBK。在反相器420和反相器422之間的節點在線118上提供信號Ρ0Κ。
[0049]在操作中，當信號0N/0FF為高態且線108上的電壓為高態時，電流吸收器414被啟用，使得信號POK為低態。當信號0N/0FF為低態或線108上的電壓為低態時，電流吸收器414被停用，使得信號POK為高態。當線116上的0N/0FF信號為低態時，開關424使反饋信號FBK轉為低態，從而確保開關在啟動孤島的通電階段之前處于限流模式。只要線105上的內部電源電壓VDDjnt沒有高到足以導通晶體管410且使信號FBK轉為高態，則電流吸收器414將維持信號FBK為低態，從而消除電流控制的開關102中的電流限制。例如，選擇電流吸收器414所傳導的電流的電平以及晶體管410的尺寸，使得當VDDjnt的電壓電平達到VDD_ext的電平時，反饋信號FBK被確認。
[0050]圖4C示出根據可替選的實施方式的構成用于生成反饋信號FBK的控制器112的電路的示例，根據本示例，基于在軌105上檢測到的電壓VDD_int的斜率來消除電流控制的開關102的電流限制。
[0051]如圖所示，在本示例中，電容器430在內部電源軌105和接地端之間與NMOS晶體管432串聯連接。電流源434和另一 NMOS晶體管436也在電壓軌105和接地端之間串聯連接。另一電流源438在電源電壓軌104和節點442之間與開關440串聯連接。節點442連接晶體管432的柵極和晶體管436的柵極，且還連接晶體管432的漏極。位于電流源434和晶體管436之間的節點444在線114上提供反饋信號FBK，且還通過開關446被連接到接地端。線116上的信號0N/0FF與開關440的控制輸入端連接，且還與開關446的反相控制輸入端連接。
[0052]在操作中，例如，選擇電流源434和電流源438，使得每個電流源都提供相對較低的電流，例如,在I μ A和ImA之間的電流，并且由電流源434提供的電流高于由電流源438提供的電流。由于電壓VDDjnt開始于接地端，因此當信號ON/OFF轉為高態時，電流源434在電流源438之后被啟用，從而確保反饋信號FBK不在高態開始。在軌105上的內部電源電壓VDDjnt升高時，電流將流經電容器620，從而使在晶體管432的柵極和晶體管436的柵極上的電壓升高，因此使反饋信號FBK轉為接地。當電壓電平VDDjnt隨著其接近電源電壓VDD_ext的電平而穩定時，流經電容器430的電流將減弱，從而降低晶體管432和晶體管436的柵極電壓。因此，反饋信號FBK將向著電壓VDDjnt的電平升高，從而消除由電流控制的開關102所施加的電流限制。
[0053]圖5示出集成電路500，該集成電路500例如為片上系統(SoC)，且提供了集成有圖1A的孤島100的系統的例。例如，SoC500構成電子設備的一部分，該電子設備例如為個人計算機、筆記本電腦、機頂盒或者便攜式裝置，例如移動電話、數碼照相機、便攜式游戲機、全球定位裝置等。
[0054]在圖5的示例中，SoC500包括孤島502 (ISLETl)和孤島504 (ISLET2)。盡管示出了兩個孤島，但是在可替選的實施方式中，也可僅存在一個孤島或者兩個以上的孤島。例如,這些孤島中的每個孤島都包括上文所述的圖1A的電路。
[0055]例如，SoC500包括與孤島502和孤島504中的每個都相連接的活動控制單元(ACU) 506。ACU506還與供電單元(PSU) 508連接，該PSU508通過電源電壓軌510將DC電源電壓VDD_ext提供給孤島502和孤島504，例如，該電源電壓軌510對應于圖1A的軌104。例如，PSU508包括DC-DC轉換器，其完全地或部分地集成在芯片上。
[0056]A⑶506在線512上將啟動信號0N/0FF1提供給孤島502，且當孤島502的通電階段已經完成時，在線514上接收來自孤島502的確認信號P0K1。以類似的方式，A⑶506在線516上將啟動信號0N/0FF2提供給孤島504，且當孤島504的通電階段已經完成時，在線518上接收來自孤島504的確認信號P0K2。
[0057]例如，A⑶506還將分別與孤島502和孤島504有關的休眠模式信號SMl (在線520上)和休眠模式信號SM2 (在線522上)提供給PSU508。PSU508分別提供相對應的確認信號SM1_ACK (在線524上)和確認信號SM2_ACK (在線526上)返回至ACU506。
[0058]下面將結合圖6的時序圖描述圖5的電路的操作的示例。
[0059]圖6的時序圖示出時序信號0N/0FF1、P0K1、SM1和SM1_ACK的示例，這些信號與圖5的孤島502有關。這些時序信號的相似序列可以用于啟用或停用圖5的電路中的其它孤島O
[0060]例如，當孤島502啟用且正常操作時，啟動信號0N/0FF1為高態。當需要使孤島502斷電時，信號0N/0FF1轉為低態，如圖6中的沿602所示。孤島502內的控制電路相應地通過使孤島502與電源電壓軌510斷開連接來進行響應。一旦斷電完成，例如，線514上的確認信號POKl通過孤島502轉為低態，如下降沿604所示。
[0061]當確認信號POKl被ACU506接收時，ACU506向PSU508確認線520上的休眠模式信號SM1，如圖6中的上升沿606所示。該信號指示PSU508孤島502已經進入休眠模式。在響應中，例如，PSU508可將其電源電路調整為適應于更新的需求。尤其是，由于孤島502降低了消耗，因此PSU508的多個部分可被停用以節省電力。
[0062]PSU508通過提供確認信號SM1_ACK而確認孤島502的休眠模式，在圖6的示例中，通過該信號的下降沿608進行指示。
[0063]在休眠模式結束時，當孤島502將要被重新啟用時，ACU506首先使休眠模式信號SMl轉為低態，如圖6中的沿610所示。這向PSU508預先提示，孤島502將再次被通電，且例如，PSU508通過啟用另外的電路以滿足孤島502的預期的額外電力需求來進行響應。然后，PSU508通過確定確認信號SM1_ACK，來確認孤島502的休眠模式的預期結束，如圖6中的上升沿612所示。
[0064]然后，A⑶506向孤島502確認啟動信號0N/0FF1，如上升沿614所示，這指示孤島502其將要被重新啟用。孤島502中的控制電路通過借助電流控制的開關將孤島再次連接到電源電壓軌510來進行響應，然后，一旦當孤島502的通電階段完成時，則線514上的確認信號POKl被確認，如上升沿616所示。
[0065]本文中所描述的實施方式的優勢在于，提供了用于基于基準電流供給受限電流給集成電路的孤島的電流控制的開關、以及提供了用于在通電階段結束時消除該電流限制的控制器，相對大型的孤島的通電可以以相對快速且有效的方式來實現，而不會在電源電壓軌(VDD_ext)上引起巨大的波動，另外該波動可干擾SoC的其它電路。圖2的電路提供了電流控制的開關的特別簡單且有效的實現方式。
[0066]另外，有利地，基準電流Ikef和/或反饋信號FBK基于存在于外部電源軌或內部電源軌上的電壓電平。
[0067]因此，盡管已經描述本發明的至少一個示例性實施方式，但本領域技術人員可以很容易地進行各種變型、修改和改進。
[0068]例如，盡管在外部電壓軌104和內部電壓軌105之間提供電流的晶體管已經在附圖中以單個晶體管204示出，但是對于本領域技術人員顯而易見的是，該晶體管可由多個并行連接的，具有常規源極、漏極和柵極節點的多個晶體管構成。這同樣適用于在已經示出的各種電路的其它晶體管中的任意晶體管。
[0069]另外，對于本領域技術人員顯而易見的是，在可替選的實現方式中，在各個電路中示出的一個或多個PMOS晶體管可由NMOS晶體管替代，反之亦然。另外，盡管晶體管被描述為MOS晶體管，但也可使用可替選的技術。
[0070]另外，對于本領域技術人員顯而易見的是，在各個實施方式中指出的接地連接更通常地被電平不為零伏的VSS電壓替代，電源電壓電平可為零伏或其它電平。
[0071]另外，對于本領域技術人員顯而易見的是，與各個附圖相關的所描述的各個電路可以以任意組合的方式進行組合。
【權利要求】
1.一種用于控制集成電路的孤島(100)的通電階段的供電電路，所述供電電路包括: 開關(102)，所述開關(102)由電流控制且連接在所述孤島的電源電壓軌(104)和內部電壓軌(105)之間。
2.根據權利要求1所述的供電電路，其中，在所述通電階段期間，電流控制的開關適于以限流模式進行操作，在所述限流模式中，基于基準電流Ikef限制所述開關供給的電流；在所述通電階段結束時，所述電流控制的開關適于以非限流模式進行操作，在所述非限流模式中，不基于所述基準電流限制所述開關供給的電流。
3.根據權利要求2所述的供電電路，其中，所述基準電流是可變的，且所述供電電路還包括適于生成可變的基準電流的生成電路(110)。
4.根據權利要求2或3所述的供電電路，還包括: 控制電路(112)，所述控制電路(112)適于將反饋信號FBK提供給所述電流控制的開關(102)，所述開關適于基于所述反饋信號而從所述限流模式轉變到所述非限流模式。
5.根據權利要求4所述的供電電路，其中，所述電流控制的開關包括: 第一晶體管(204)，所述第一晶體管(204)通過其主電流節點連接在所述電源電壓軌(104)和所述內部電壓軌(105)之間；和 第二晶體管和第三晶體管(202, 206),所述第二晶體管和所述第三晶體管(202, 206)通過其主電流節點串聯連接在所述電源電壓軌和用于接收所述基準電流的輸入線(108 )之間，其中，所述第一晶體管和所述第二晶體管的控制節點與所述輸入線連接，且所述第三晶體管的控制節點適于接收所述反饋信號。
6.根據權利要求5所述的供電電路，其中，所述控制電路(112)包括放大器(402)，所述放大器(402)適于基于在所述內部電壓軌(105)的電壓電平和位于所述電流控制的開關的所述第二晶體管和所述第三晶體管之間的節點(404)處的電壓電平之間的比較，生成所述反饋信號FBK。
7.根據權利要求4至6中任一項所述的供電電路，其中，所述控制電路(112)適于基于在所述內部電壓軌(105 )上檢測到的電壓電平來生成所述反饋信號FBK。
8.根據權利要求5所述的供電電路，其中，所述控制電路(112)適于基于在所述內部電壓軌上檢測到的電壓的變化率來生成所述反饋信號。
9.根據權利要求4至8中任一項所述的供電電路，其中，所述控制電路(112)適于基于在所述電源電壓軌(104 )上檢測到的電壓電平來生成所述反饋信號。
10.一種集成電路，包括: 至少一個孤島(502、504)，所述至少一個孤島(502、504)包括權利要求1至9中任一項所述的供電電路；和 控制單元(506)，所述控制單元(506)適于選擇性地啟動所述至少一個孤島的供電電路。
11.一種控制集成電路的孤島(100)的通電階段的方法，所述孤島包括連接在所述孤島的電源電壓軌(104)和內部電壓軌(105)之間的電流控制的開關(102)，所述方法包括: 在所述通電階段期間，控制所述電流控制的開關(102)以限流模式進行操作，在所述限流模式中，基于基準電流Ikef限制所述開關所供給的電流。
12.根據權利要求 11所述的方法，還包括:在所述通電階段結束時，控制所述電流控制的開關(102)以非限流模式進行操作，在所述非限流模式中，不基于所述基準電流限制所述開關所供給的電流。
13.根據權利要求12所述的方法，其中，所述電流控制的開關包括:第一晶體管(204)，所述第一晶體管(204)通過其主電流節點連接在所述電源電壓軌(104)和所述內部電壓軌(105)之間；以及第二晶體管和第三晶體管(202，206)，所述第二晶體管和所述第三晶體管(202,206)通過其主電流節點串聯連接在所述電源電壓軌和用于接收所述基準電流Ikef的輸入線(108)之間，其中，所述第一晶體管和所述第二晶體管的控制節點與所述輸入線連接，且所述第三晶體管的控制節點適于接收反饋信號FBK，并且其中: 控制所述電流控制的開關以所述限流模式進行操作包括:驅動所述反饋信號以使所述第三晶體管啟用；以及 控制所述電流控制的開關以所述非限流模式進行操作包括:驅動所述反饋信號以使所述第三晶體管停用。
14.根據權利要求12或13所述的方法，其中，控制所述電流控制的開關以所述非限流模式進行操作包括:通過控制電路(112)檢測所述內部電壓軌(105)上的電壓何時達到設定電平。
15.根據權利要求12或13所述的方法，其中，控制所述電流控制的開關以所述非限流模式進行操作包括:在所述通電階段期間，通過控制電路(112 )檢測所述內部電壓軌(105 )上的電壓的時間導數何時降低至設定電平以下。
【文檔編號】H02M3/137GK103904886SQ201310741248
【公開日】2014年7月2日 申請日期:2013年12月27日 優先權日:2012年12月27日
【發明者】羅伊克·西貝德, 格里古里·吉梅內茲 申請人:道芬綜合公司