一種高效、超低壓的集成化有源全波整流器的制造方法
【專利摘要】本發明提供一種高效、超低壓的集成化有源全波整流器，包括：負電壓轉換器，用于將正弦輸入的負半波電流轉化為正半波電流；有源二極管電路，與所述負電壓轉換器連接，用于控制所述正半波電流的方向。本發明的方案使有源全波整流器具有低電壓，低功耗，高效率，并且有源全波整流器的工藝偏差對該有源全波整流器的輸出電壓值的影響很小。
【專利說明】一種高效、超低壓的集成化有源全波整流器
【技術領域】
[0001]本發明涉及整流器電路【技術領域】，特別是指一種高效、超低壓的集成化有源全波整流器。
【背景技術】
[0002]近年來，隨著微電子技術的進步，智能植入式醫療設備，無線射頻識別標簽，無線傳感器和傳感器網絡迅速發展。然而，這些設備使用電池供電限制了它們的使用壽命。為了解決這個問題，能量獲取系統的研究應用而生。它通過收集環境能源(熱能，振動源，射頻能等)，經傳感器轉化為電能。其中振動能是主要能源之一，其輸出電壓為正弦波，因此必須采用整流器將交流電壓轉化為直流電壓。
[0003]由于能量獲取的功率和電壓通常很低，整流器中大的電壓降是必須避免的，因此常見半導體二極管甚至肖特基二極管均不能使用。目前的技術方案都沒有實現低功耗和高效率的良好結合，特別是在低電源電壓的設計還是處于空白，所以有必要采取一種新的電路結構來實現一種高效、超低壓的集成化有源全波整流器。
【發明內容】
[0004]本發明要解決的技術問題是提供一種高效、超低壓的集成化有源全波整流器，使得有源全波整流器具有低電壓，低功耗，高效率，并且有源全波整流器的工藝偏差對該有源全波整流器的輸出電壓值的影響很小。
[0005]為解決上述技術問題，本發明的實施例提供一種高效、超低壓的集成化有源全波整流器，包括:
[0006]負電壓轉換器，用于將正弦輸入的負半波電流轉化為正半波電流；
[0007]有源二極管電路，與所述負電壓轉換器連接，用于控制所述正半波電流的方向。
[0008]其中，所述負電壓轉換器包括:
[0009]第一 NMOS晶體管(麗I)、第二 NMOS晶體管(麗2)、第三NMOS晶體管(麗3)、第四NMOS晶體管(MN4)、第一 PMOS晶體管(MPl )、第二 PMOS晶體管(MP2)，其中，
[0010]所述第一 NMOS晶體管(麗I)的源極和第二 NMOS晶體管(麗2)的源極接地，所述第一 NMOS晶體管(MNl)的柵極和第二 NMOS晶體管(MN2)的漏極與第二輸入電壓(Vin2)連接，所述第二 NMOS晶體管(麗2)的柵極和第一 NMOS晶體管(麗I)的漏極與第一輸入電壓(Vinl)連接，并且所述第一 NMOS晶體管(MNl)的襯底和第二 NMOS晶體管(MN2)的襯底接地；
[0011]所述第一 PMOS晶體管(MPl)的源極和第二 PMOS晶體管(MP2)的源極相連作為輸出電壓Vnvc，所述第一 PMOS晶體管(MPl)的柵極和第二 PMOS晶體管(MP2)的漏極與第二輸入電壓(Vin2)連接，所述第二 PMOS晶體管(MP2)的柵極和第一 PMOS晶體管(MPl)的漏極與第一輸入電壓(Vinl)連接，并且所述第一 PMOS晶體管(MPl)的襯底和第二 PMOS晶體管(MP2)的襯底與所述第三NMOS晶體管(麗3)的漏極相連；
[0012]所述第三NMOS晶體管(MN3)的漏極與其柵極短接，所述第四NMOS晶體管(MN4)的漏極與其柵極短接，所述第三NMOS晶體管(MN3)的源極與所述第四NMOS晶體管(MN4)的漏極相接作為所述第一 PMOS晶體管(MPl)和第二 PMOS晶體管(MP2)的襯底偏置，所述第四NMOS晶體管(MN4)的源極接地，并且所述第三NMOS晶體管(MN3)的襯底和第四NMOS晶體管(MN4)的襯底接地。
[0013]其中，所述有源二極管電路包括:
[0014]傳輸門、第三PMOS晶體管(M15)、第四PMOS晶體管(M16)、驅動所述傳輸門的比較器電路(31)以及與所述比較器連接的反相器(32)；
[0015]其中，所述傳輸門包括:第五NMOS晶體管(M17)、第五PMOS晶體管(M18)；
[0016]其中，所述第五NMOS晶體管(M17)的漏極和所述第五PMOS晶體管(M18)的源極與所述負電壓轉換器的輸出電壓Vnvc連接，所述第五NMOS晶體管(M17)的源極和所述第五PMOS晶體管(M18)的漏極與輸出電壓Vout連接，所述第五NMOS晶體管(M17)的襯底接地，所述第五PMOS晶體管(M18)的柵極與比較器的輸出連接，所述第五NMOS晶體管(M17)的柵極與反相器的輸出相接，所述第三PMOS晶體管(M15)的源極和所述第四PMOS晶體管(M16)的源極相接作為所述第五PMOS晶體管(M18)的襯底偏置；
[0017]所述第三PMOS晶體管(M15)的源極與襯底短接，所述第四PMOS晶體管(M16)的源極與襯底短接，所述第三PMOS晶體管(M15)的漏極和所述第四PMOS晶體管(M16)的柵極與所述負電壓轉換器的輸出電壓Vnvc連接，所述第四PMOS晶體管(M16)的漏極和所述第三PMOS晶體管(Ml5)的柵極與輸出電壓Vout連接。
[0018]其中，所述比較器電路(31)包括:
[0019]第六PMOS晶體管(Ml)、第七PMOS晶體管(M2 )、第六NMOS晶體管(M3 )和第七NMOS晶體管(M4)組成的差分體輸入電路；
[0020]第十二 NMOS晶體管(M13)和第十三NMOS晶體管(M14)組成的自偏置電路；以及
[0021]第八PMOS晶體管(M5)和第八NMOS晶體管(M6)、第九PMOS晶體管(M7)和第九NMOS晶體管(M8)、第十PMOS晶體管(M9)和第十NMOS晶體管(MlO)組成的輸出級；
[0022]其中，所述第十二 NMOS晶體管(M13)柵極和漏極短接并與Vout相連，所述第十三NMOS晶體管(M14)的柵極與漏極短接，所述第十二 NMOS晶體管(M13)的源極和第十三NMOS晶體管(M14)的漏極連接，所述第十二 NMOS晶體管(M13)的襯底接地，所述第十三NMOS晶體管(M14)的源極和襯底接地；
[0023]所述第六PMOS晶體管(Ml)和第七PMOS晶體管(M2)的襯底分別于Vnvc和Vout連接，所述第六PMOS晶體管(Ml)和第七PMOS晶體管(M2)的漏極分別和第六NMOS晶體管(M3)和第七NMOS晶體管(M4)的漏極連接，第六NMOS晶體管(M3)和第七NMOS晶體管(M4)的柵極與第十三NMOS晶體管(M14)的漏極連接；
[0024]所述第六PMOS晶體管(Ml)、第七PMOS晶體管(M2)、第八PMOS晶體管(M5)、第九PMOS晶體管(M7)、第十PMOS晶體管(M9)和第i^一 PMOS晶體管(Mll)的源極與Vout相連；所述第八PMOS晶體管(M5)、第九PMOS晶體管(M7)、第十PMOS晶體管(M9)的襯底也與Vout相連；
[0025]所述第六NMOS晶體管(M3)和第七NMOS晶體管(M4)、第八NMOS晶體管(M6)、第九NMOS晶體管(M8)、第十NMOS晶體管(MlO)的源極和襯底接地；
[0026]所述第八PMOS晶體管(M5)、第九PMOS晶體管(M7)、第十PMOS晶體管(M9)的漏極分別和NMOS晶體管(M6)、NMOS晶體管(M8)、NMOS晶體管(MlO)的漏極相連；
[0027]所述第八PMOS晶體管(M5)、第九PMOS晶體管(M7)、第十PMOS晶體管(M9)的柵極分別和NMOS晶體管(M6)、NMOS晶體管(M8)、NMOS晶體管(MlO)的柵極相連。
[0028]其中，所述反相器(32)包括:
[0029]第^^一 PMOS晶體管(Mll)和第i^一 NMOS晶體管(M12)，用于驅動第五NMOS晶體管(M17)的柵極；其中，所述第i^一 PMOS晶體管(MlI)的漏極和第i^一 NMOS晶體管(M12)的漏極相連；
[0030]所述第i^一 PMOS晶體管(Mll)的柵極和第i^一 NMOS晶體管(M12)的柵極相連，并與所述比較器的輸出級連接；
[0031]所述第i^一 PMOS晶體管(MlI)的襯底也與Vout相連；
[0032]所述第i^一 NMOS晶體管(M12)的源極和襯底接地。
[0033]其中，所述比較器通過存儲電容Cs供電。
[0034]本發明的上述技術方案的有益效果如下:
[0035]上述方案中，使有源全波整流器具有低電壓，低功耗，高效率，并且有源全波整流器的工藝偏差對該有源全波整流器的輸出電壓值的影響很小，另外，工作在亞閾值區的體輸入比較器驅動其柵電壓，該比較器為自偏置，偏置電路簡單，整個整流器的電壓降僅為幾十毫伏，使得輸入電壓為0.25V時其電壓轉換效率高達95%以上。
【專利附圖】
【附圖說明】
[0036]圖1為本發明的實施例中的高效、超低壓有源全波整流器的電路圖；
[0037]圖2為圖1中的負電壓轉換器的電路圖；
[0038]圖3為圖1中有源二極管電路的電路圖。
【具體實施方式】
[0039]為使本發明要解決的技術問題、技術方案和優點更加清楚，下面將結合附圖及具體實施例進行詳細描述。
[0040]首先，為了便于理解本發明的具體實施例，下面對本發明具體實施例中所涉及的專業術語進行說明:
[0041]PMOS:P-channel Metal Oxide Semiconductor FET, P 溝道金屬氧化物半導體場效應晶體管；
[0042]NM0S:N-channel Metal Oxide Semiconductor FET, N 溝道金屬氧化物半導體場效應晶體管。
[0043]如圖1所示，一種高效、超低壓的集成化有源全波整流器，包括:
[0044]負電壓轉換器11，用于將正弦輸入的負半波電流轉化為正半波電流；
[0045]有源二極管電路12，與所述負電壓轉換器連接，用于控制所述正半波電流的方向。
[0046]如圖2所示，所述負電壓轉換器11包括:
[0047]第一 NMOS晶體管MNl、第二 NMOS晶體管MN2、第三NMOS晶體管MN3、第四NMOS晶體管MN4、第一 PMOS晶體管MPl、第二 PMOS晶體管MP2，其中，
[0048]所述第一 NMOS晶體管麗I的源極和第二 NMOS晶體管麗2的源極接地，所述第一NMOS晶體管MNl的柵極和第二 NMOS晶體管MN2的漏極與第二輸入電壓Vin2連接，所述第二 NMOS晶體管MN2的柵極和第一 NMOS晶體管MNl的漏極與第一輸入電壓Vinl連接，并且所述第一 NMOS晶體管麗I的襯底和第二 NMOS晶體管麗2的襯底接地；
[0049]所述第一 PMOS晶體管MPl的源極和第二 PMOS晶體管MP2的源極相連作為輸出電壓Vnvc，所述第一 PMOS晶體管MPl的柵極和第二 PMOS晶體管MP2的漏極與第二輸入電壓Vin2連接，所述第二 PMOS晶體管MP2的柵極和第一 PMOS晶體管MPl的漏極與第一輸入電壓Vinl連接，并且所述第一 PMOS晶體管MPl的襯底和第二 PMOS晶體管MP2的襯底與所述第三NMOS晶體管MN3的漏極相連；
[0050]所述第三NMOS晶體管麗3的漏極與其柵極短接，所述第四NMOS晶體管MN4的漏極與其柵極短接，所述第三NMOS晶體管MN3的源極與所述第四NMOS晶體管MN4的漏極相接作為所述第一 PMOS晶體管MPl和第二 PMOS晶體管MP2的襯底偏置，所述第四NMOS晶體管MN4的源極接地，并且所述第三NMOS晶體管MN3的襯底和第四NMOS晶體管MN4的襯底接地。
[0051]如圖3所示,所述有源二極管電路12包括:
[0052]傳輸門、第三PMOS晶體管M15、第四PMOS晶體管M16、驅動所述傳輸門的比較器電路31以及與所述比較器連接的反相器32 ；
[0053]其中，所述傳輸門包括:第五NMOS晶體管M17、第五PMOS晶體管M18 ；
[0054]其中，所述第五NMOS晶體管M17的漏極和所述第五PMOS晶體管M18的源極與所述負電壓轉換器的輸出電壓Vnvc連接，所述第五NMOS晶體管M17的源極和所述第五PMOS晶體管M18的漏極與輸出電壓Vout連接,所述第五NMOS晶體管Ml7的襯底接地,所述第五PMOS晶體管M18的柵極與比較器的輸出連接，所述第五NMOS晶體管M17的柵極與反相器的輸出相接，所述第三PMOS晶體管M15的源極和所述第四PMOS晶體管M16的源極相接作為所述第五PMOS晶體管M18的襯底偏置；
[0055]所述第三PMOS晶體管M15的源極與襯底短接，所述第四PMOS晶體管M16的源極與襯底短接，所述第三PMOS晶體管M15的漏極和所述第四PMOS晶體管M16的柵極與所述負電壓轉換器的輸出電壓Vnvc連接，所述第四PMOS晶體管M16的漏極和所述第三PMOS晶體管Ml5的柵極與輸出電壓Vout連接。
[0056]其中，所述比較器電路31包括:
[0057]第六PMOS晶體管Ml、第七PMOS晶體管M2、第六NMOS晶體管M3和第七NMOS晶體管M4組成的差分體輸入電路；
[0058]第十二 NMOS晶體管M13和第十三NMOS晶體管M14組成的自偏置電路；以及
[0059]第八PMOS晶體管M5和第八NMOS晶體管M6、第九PMOS晶體管M7和第九NMOS晶體管M8、第十PMOS晶體管M9和第十NMOS晶體管MlO組成的輸出級；
[0060]其中，所述第十二 NMOS晶體管M13柵極和漏極短接并與Vout相連，所述第十三NMOS晶體管M14的柵極與漏極短接，所述第十二 NMOS晶體管M13的源極和第十三NMOS晶體管M14的漏極連接，所述第十二 NMOS晶體管M13的襯底接地，所述第十三NMOS晶體管M14的源極和襯底接地；
[0061]所述第六PMOS晶體管Ml和第七PMOS晶體管M2的襯底分別于Vnvc和Vout連接，所述第六PMOS晶體管Ml和第七PMOS晶體管M2的漏極分別和第六NMOS晶體管M3和第七NMOS晶體管M4的漏極連接，第六NMOS晶體管M3和第七NMOS晶體管M4的柵極與第十三NMOS晶體管M14的漏極連接；
[0062]所述第六PMOS晶體管Ml、第七PMOS晶體管M2、第八PMOS晶體管M5、第九PMOS晶體管M7、第十PMOS晶體管M9和第i^一 PMOS晶體管Mll的源極與Vout相連；所述第八PMOS晶體管M5、第九PMOS晶體管M7、第十PMOS晶體管M9的襯底也與Vout相連；
[0063]所述第六NMOS晶體管M3和第七NMOS晶體管M4、第八NMOS晶體管M6、第九NMOS晶體管M8、第十NMOS晶體管MlO的源極和襯底接地；
[0064]所述第八PMOS晶體管M5、第九PMOS晶體管M7、第十PMOS晶體管M9的漏極分別和NMOS晶體管M6、NMOS晶體管M8、NMOS晶體管MlO的漏極相連；
[0065]所述第八PMOS晶體管M5、第九PMOS晶體管M7、第十PMOS晶體管M9的柵極分別和NMOS晶體管M6、NMOS晶體管M8、NMOS晶體管MlO的柵極相連。
[0066]其中，所述反相器32包括:
[0067]第^^一 PMOS晶體管MlI和第i^一NMOS晶體管M12，用于驅動第五NMOS晶體管M17的柵極；其中，所述第i^一 PMOS晶體管Mll的漏極和第i^一 NMOS晶體管M12的漏極相連；
[0068]所述第i^一 PMOS晶體管Mll的柵極和第i^一 NMOS晶體管M12的柵極相連，并與所述比較器的輸出級連接；
[0069]所述第i^一 PMOS晶體管Ml I的襯底也與Vout相連；
[0070]所述第i^一 NMOS晶體管M12的源極和襯底接地。
[0071]下面說明本發明的上述高效、超低壓有源全波整流器的實現原理，由圖中可知，該高效、超低壓有源全波整流器包括:負電壓轉換器(NVC)和與所述負電壓轉換器連接的有源二極管，其中負電壓轉換器，用來把正弦輸入的負半波轉化為正半波，但負電壓轉換器不能夠控制電流的方向，電路中有可能產生反向電流，從而儲存在電容上的電荷損失。因此傳統電路一般采用二極管連接的MOS管來控制電流的方向，從而消除反向電流。與傳統二極管連接的MOS管相比，本實施例所述有源二極管電壓降較低，從而更適合低電壓應用，但有源二極管的控制電路即比較器存在一定的電流損耗。
[0072]參見圖2，為圖1中的負電壓轉換器的電路圖，該負電壓轉換器用來把正弦輸入的負半波轉化為正半波當輸入在正半波，即Vinl>Vin2時，隨著輸入電壓不斷增大到大于
Vthp I和Vthn,晶體管MPl和麗2導通。這樣電流從Vinl經過MPl和A點到達輸出接點，然后經B點和麗2返回到Vinl。同樣地，當輸入在負半波時，即Vin2>Vinl，晶體管MP2和麗I導通。這樣A點與Vin2連接。因此，A節點始終與輸入的高電位相連，B節點時鐘與輸入的低電位相連。
[0073]負電壓轉換器的電壓降為I Vdsp I +Vdsn,其中I Vdsp I和Vdsn分別為MP1/MP2和MNl/MN2的源漏電壓差。對于超低電壓整流器設計，低的電壓降是取得高的電壓轉換效率所必須的。降低電壓降的一種方法是增加MOS管的尺寸，這樣電路的面積也會相應增加。本實施例中采用體偏置技術來降低電路的壓降，同時也可以減小電路的面積。
[0074]閾值電壓Vth是源襯電壓Vbs的函數。
[0075]Vth = Vtm + χφφρ-νΒβ\ -^1)公式(I)
[0076]其中Y，(^和Vbs分別為體效應系數，襯底表面電勢和源襯電壓。從公式(I)可以看出Vth隨著Vbs的增加而減小。因此，可以適當增加PMOS (ΜΡ1，ΜΡ2)體電壓來減小閾值電壓Vth。本實施例中偏置電壓是通過使用兩個二極管連接的NMOS (麗3和MN4)對Vntc進行分壓來獲得。由于雙阱工藝不是標準CMOS工藝，因此，NMOS (MN1，麗2)的襯底與地相連。
[0077]由圖3可知，本實施例中有源二極管電路的主要目的是控制電流方向，使得有源二極管像理想二極管一樣具有很小的電壓降，其輸入為負電壓轉換器的輸出V.。本實施例中傳輸門(TG Switch)由比較器驅動，本實施例中比較器為自啟動，不需要額外的啟動電路。當電壓Vntc高于電壓Vmjt,比較器輸出電壓為低電平,傳輸門TG導通。相反,如果電壓Vott高于電壓Vnvd比較器輸出電壓為高電平，傳輸門TG關閉，消除了反向電流。組成NMOS晶體管M17、PMOS晶體管M18傳輸門(TG Switch)的NMOS晶體管M17、PMOS晶體管M18的尺寸特別重要，大的晶體管尺寸可以使晶體管的導通電阻降低，但會增大晶體管的柵電容和電路的面積。晶體管M21和M22組成的有源偏置減少了有源二極管的電壓降，其尺寸可以很小因為僅有很小的電流通過。
[0078]有源二極管的關鍵就是比較器。由于比較器通過存儲電容Cs供電，所以比較器的功耗應該比較低。此外，此整流器主要應用于低電壓能量獲取，因此比較器應該在低電壓(例如0.25V)下可以工作。傳統柵輸入比較器的最小工作電壓為max(|Vthp|+Vthn+VQV，Vthn+
Vdsp I)，其中Vw為PMOS晶體管的過壓差，Vthn和I Vthp I分別為NMOS和PMOS的閾值電壓，Vdsn和IvdspI分別為NMOS和PMOS的源漏電壓差。因此，傳統的比較器不能滿足低電壓工作的要求。
[0079]鑒于以上原因，本實施例中使用體輸入比較器。比較器中的晶體管工作在亞閾值區，其漏電流Id為
ψ γ -V
[0080]Id = Ido — exp( os th)公式(2)
Ln Vt
[0081]其中Idci為常數，L為有效溝道長度,W為有效溝道寬,Ves為柵源電壓，η為亞閾值斜率系數，VT=kT/q為熱電壓。又由公式(I)所示的閾值電壓Vth與Vsb關系可得
Y
[0082]1D x exp(-p)公式(3)
I
[0083]在一般的模擬集成電路設計中體效應是不希望的，但在本實施例中比較器為體輸入，這使得比較器可以很好的滿足低電壓工作的要求。本實施例中的比較器有三部分組成:自偏置電路，體輸入電路和反相器輸出級電路。
[0084]自偏置電路是由兩個二極管連接的NMOS對輸出直流電壓Vtot進行分壓獲得，因此不需要額外的電阻和自啟動電路。越是簡單的偏置其消耗的電流就越少，從而可以提高本實施例中有源全波整流器的電壓轉換效率。
[0085]體輸入電路采用兩個PMOS晶體管的襯底作為輸入來比較負電壓轉換器的輸出電壓Vntc和有源整流器的輸出電壓VoUT。當電壓Vntc高于電壓Votjt,比較器輸出電壓為低電平，傳輸門TG導通。相反,如果電壓Vqut高于電壓Vntc,比較器輸出電壓為高電平,傳輸門TG關閉，消除了反向電流。
[0086]輸出電路使用三個反相器產生數字輸出信號來控制傳輸門(TG Switch)的開或關。同時為了降低電路的電壓降，NMOS晶體管M17和PMOS晶體管M18的尺寸通常較大，從而晶體管的柵電容較大。因此M9和MlO的W/L應該足夠大來驅動NMOS晶體管Ml7和PMOS晶體管M18。另外，體輸入電路M1-M4的W/L對比較器的速度非常重要。M5和M6較小的W/L可以獲得較高的開關速度，本實施例中三個反相器的W/L以三倍速度逐次增大。
[0087]當VotitMntc時，若NMOS晶體管M17和PMOS晶體管M18組成的開關仍然導通，則從Vout到Vntc的反向電流就會產生。反向電流的產生會使得整流器的電壓轉換效率嚴重降低。為了提高電壓轉換效率，反向電流必須消除。本實施例中通過合理的調節PMOS晶體管M13和M14的W/L，從而可以得到合適的NMOS晶體管M3和M4的偏置電壓Vgs,從而比較器可以在恰當的時候關斷NMOS晶體管M17和PMOS晶體管M18，即消除了反向電流。
[0088]以上所述是本發明的優選實施方式，應當指出，對于本【技術領域】的普通技術人員來說，在不脫離本發明所述原理的前提下，還可以作出若干改進和潤飾，這些改進和潤飾也應視為本發明的保護范圍。
【權利要求】
1.一種高效、超低壓的集成化有源全波整流器，其特征在于，包括: 負電壓轉換器，用于將正弦輸入的負半波電流轉化為正半波電流； 有源二極管電路，與所述負電壓轉換器連接，用于控制所述正半波電流的方向。
2.根據權利要求1所述的高效、超低壓的集成化有源全波整流器，其特征在于，所述負電壓轉換器包括: 第一 NMOS晶體管(MNl)、第二 NMOS晶體管(MN2 )、第三NMOS晶體管(MN3 )、第四NMOS晶體管(MN4)、第一 PMOS晶體管(MPl )、第二 PMOS晶體管(MP2)，其中， 所述第一 NMOS晶體管(麗I)的源極和第二 NMOS晶體管(麗2)的源極接地，所述第一NMOS晶體管(MNl)的柵極和第二 NMOS晶體管(MN2)的漏極與第二輸入電壓(Vin2)連接，所述第二 NMOS晶體管(MN2)的柵極和第一 NMOS晶體管(MNl)的漏極與第一輸入電壓(Vinl)連接，并且所述第一匪OS晶體管(MNl)的襯底和第二 NMOS晶體管(MN2)的襯底接地； 所述第一 PMOS晶體管(MPl)的源極和第二 PMOS晶體管(MP2)的源極相連作為輸出電壓Vnvc，所述第一 PMOS晶體管(MPl)的柵極和第二 PMOS晶體管(MP2)的漏極與第二輸入電壓(Vin2)連接，所述第二 PMOS晶體管(MP2)的柵極和第一 PMOS晶體管(MPl)的漏極與第一輸入電壓(Vinl)連接，并且所述第一 PMOS晶體管(MPl)的襯底和第二 PMOS晶體管(MP2)的襯底與所述第三NMOS晶體管(MN3)的漏極相連； 所述第三NMOS晶體管(MN3)的漏極與其柵極短接，所述第四NMOS晶體管(MN4)的漏極與其柵極短接，所述第三NMOS晶體管(MN3)的源極與所述第四NMOS晶體管(MN4)的漏極相接作為所述第一 PMOS晶體管(MPl)和第二 PMOS晶體管(MP2)的襯底偏置，所述第四NMOS晶體管(MN4)的源極接地，并且所述第三NMOS晶體管(MN3)的襯底和第四NMOS晶體管(MN4)的襯底接地。
3.根據權利要求1所述的高效、超低壓的集成化有源全波整流器，其特征在于，所述有源二極管電路包括: 傳輸門、第三PMOS晶體管(M15)、第四PMOS晶體管(M16)、驅動所述傳輸門的比較器電路(31)以及與所述比較器連接的反相器(32)； 其中，所述傳輸門包括:第五NMOS晶體管(M17)、第五PMOS晶體管(M18)； 其中，所述第五NMOS晶體管(M17)的漏極和所述第五PMOS晶體管(M18)的源極與所述負電壓轉換器的輸出電壓Vnvc連接，所述第五NMOS晶體管(M17)的源極和所述第五PMOS晶體管(M18)的漏極與輸出電壓Vout連接，所述第五NMOS晶體管(M17)的襯底接地，所述第五PMOS晶體管(M18)的柵極與比較器的輸出連接，所述第五NMOS晶體管(M17)的柵極與反相器的輸出相接，所述第三PMOS晶體管(M15)的源極和所述第四PMOS晶體管(M16)的源極相接作為所述第五PMOS晶體管(M18)的襯底偏置； 所述第三PMOS晶體管(M15)的源極與襯底短接，所述第四PMOS晶體管(M16)的源極與襯底短接，所述第三PMOS晶體管(M15)的漏極和所述第四PMOS晶體管(M16)的柵極與所述負電壓轉換器的輸出電壓Vnvc連接，所述第四PMOS晶體管(M16)的漏極和所述第三PMOS晶體管(Ml5)的柵極與輸出電壓Vout連接。
4.根據權利要求3所述的高效、超低壓的集成化有源全波整流器，其特征在于，所述比較器電路(31)包括: 第六PMOS晶體管(Ml)、第七PMOS晶體管(M2)、第六NMOS晶體管(M3)和第七NMOS晶體管(M4)組成的差分體輸入電路； 第十二 NMOS晶體管(M13)和第十三NMOS晶體管(M14)組成的自偏置電路；以及第八PMOS晶體管(M5)和第八NMOS晶體管(M6)、第九PMOS晶體管(M7)和第九NMOS晶體管(M8)、第十PMOS晶體管(M9)和第十NMOS晶體管(MlO)組成的輸出級； 其中，所述第十二 NMOS晶體管(M13)柵極和漏極短接并與Vout相連，所述第十三NMOS晶體管(M14)的柵極與漏極短接，所述第十二 NMOS晶體管(M13)的源極和第十三NMOS晶體管(M14)的漏極連接，所述第十二 NMOS晶體管(M13)的襯底接地，所述第十三NMOS晶體管(M14)的源極和襯底接地； 所述第六PMOS晶體管(Ml)和第七PMOS晶體管(M2)的襯底分別于Vnvc和Vout連接，所述第六PMOS晶體管(Ml)和第七PMOS晶體管(M2)的漏極分別和第六NMOS晶體管(M3)和第七NMOS晶體管(M4)的漏極連接，第六NMOS晶體管(M3)和第七NMOS晶體管(M4)的柵極與第十三NMOS晶體管(M14)的漏極連接； 所述第六PMOS晶體管(Ml)、第七PMOS晶體管(M2)、第八PMOS晶體管(M5)、第九PMOS晶體管(M7)、第十PMOS晶體管(M9)和第i^一 PMOS晶體管(Mll)的源極與Vout相連；所述第八PMOS晶體管(M5)、第九PMOS晶體管(M7)、第十PMOS晶體管(M9)的襯底也與Vout相連； 所述第六NMOS晶體管(M3)和第七NMOS晶體管(M4)、第八NMOS晶體管(M6)、第九NMOS晶體管(M8)、第十NMOS晶體管(MlO)的源極和襯底接地； 所述第八PMOS晶體管(M5)、第九PMOS晶體管(M7)、第十PMOS晶體管(M9)的漏極分別和NMOS晶體管(M6)、NMOS晶體管(M8)、NMOS晶體管(MlO)的漏極相連； 所述第八PMOS晶體管(M5)、第九PMOS晶體管(M7)、第十PMOS晶體管(M9)的柵極分別和NMOS晶體管(M6)、NMOS晶體管(M8)、NMOS晶體管(MlO)的柵極相連。
5.根據權利要求4所述的高效、超低壓的集成化有源全波整流器，其特征在于，所述反相器(32)包括: 第i^一 PMOS晶體管(Mll)和第i^一 NMOS晶體管(M12)，用于驅動第五NMOS晶體管(M17)的柵極；其中，所述第i^一 PMOS晶體管(Mll)的漏極和第i^一 NMOS晶體管(M12)的漏極相連； 所述第十一 PMOS晶體管(Mll)的柵極和第十一 NMOS晶體管(M12)的柵極相連，并與所述比較器的輸出級連接； 所述第i^一 PMOS晶體管(MlI)的襯底也與Vout相連； 所述第i^一 NMOS晶體管(M12)的源極和襯底接地。
6.根據權利要求4所述的高效、超低壓的集成化有源全波整流器，其特征在于，所述比較器通過存儲電容Cs供電。
【文檔編號】H02M7/217GK104242695SQ201310253747
【公開日】2014年12月24日 申請日期:2013年6月24日 優先權日:2013年6月24日
【發明者】王靜敏, 朱樟明, 楊正, 楊銀堂 申請人:西安電子科技大學