電壓轉換電路的制作方法

電壓轉換電路的制作方法
【專利摘要】本發明為一種電壓轉換電路。電壓轉換電路包含：一驅動輸入節點；一驅動輸出節點；一驅動反向器，輸入端用于接收一驅動輸入信號，輸出端輸出與該驅動輸入信號反向的一驅動反向信號；以及，一第一開關，根據該驅動反向信號而決定導通狀態，當該驅動反向信號為低電平時，該第一開關導通并輸出該接地電壓于該驅動輸出節點；以及，當該驅動反向信號為高電平時，該第一開關呈現斷路狀態并產生一轉換電壓于該驅動輸出節點。
【專利說明】電壓轉換電路
【技術領域】
[0001]本發明是有關于一種電壓轉換電路，且特別是有關于一種通過晶體管串迭方式實現的電壓轉換電路。
【背景技術】
[0002]升壓轉換器(Boost Converter)的功能是將供應電壓提升(boost up)成為較高的轉換電壓。例如:利用1.8V的供應電壓產生3.6V的轉換電壓。
[0003]已知技術搭配系統單芯片(system on chip,簡稱為SoC)通過升壓轉換器,將轉換電壓Vout提供給負載電路時,經常使用外接于印刷電路板(Printed Circuit Board,簡稱為PCB)的匪OS晶體管。
[0004]請參照圖1，其是已知技術于系統單芯片外部，提供電壓轉換電路的示意圖。此圖式以Vdd代表供應電壓，且電壓轉換電路(升壓電路)通過驅動輸出節點Sout而輸出電壓電平為2*Vdd的轉換電壓。
[0005]此處選用的NMOS晶體管，其所能承受的耐壓，將連帶影響所輸出的轉換電壓的最高電壓。
[0006]在此圖式中，除了系統單芯片I以外的電路，都與系統單芯片一同設置于印刷電路板上。其中，電感(inductor)的一端電連接于供應電壓Vdd,另一端則與NMOS晶體管NI的漏極、肖特基二極管(Schottky Diode)的輸入端共同電連接于驅動輸出節點Sout。肖特基二極管D的輸出端電連接于電容C。其中，電容C用于代表外部的負載電容，節點Vc可以電連接至外部的負載。
[0007]由圖1可以看出，此處的NMOS晶體管將額外占用印刷電路板的空間。
[0008]請參見圖2，其是已知技術于系統單芯片內部，提供電壓轉換電路的示意圖。為了節省所占用的印刷電路板的空間，此種做法將NMOS晶體管設置于系統單芯片2內。
[0009]在設計升壓電路時，無論是否將NMOS晶體管設置于系統單芯片2內，NMOS晶體管N2的漏極與源極之間都必須能夠承受2*Vdd的跨壓。因此，此種做法需要使用高壓制程實現可以2*Vdd跨壓的NMOS晶體管N2。
[0010]隨著半導體制程的發展，半導體元件的尺寸越來越小。連帶地，半導體元件所能承受的耐壓也越來越低。由于系統單芯片2內部的其它電路并不需要使用高電壓，如果為了僅占整體功能一小部分的升壓轉換器而須額外使用高電壓的制程，對于系統單芯片而言，此種設計將衍生制造時的困難度，且額外增加高電壓制程會增加成本。
[0011]根據前述說明可以得知，如何將NMOS晶體管集成于系統單芯片內，并能兼顧于低壓制程的制造與生產，仍是設計升壓轉換器時的兩難。

【發明內容】

[0012]本發明的一方面為一種電壓轉換電路，包含:一驅動輸入節點；一驅動輸出節點；一驅動反向器，電連接于該驅動輸入節點、一供應電壓與一接地電壓間，其輸入端用于接收一驅動輸入信號，輸出端輸出與該驅動輸入信號反向的一驅動反向信號；以及，一第一開關，電連接于該驅動輸出節點與該供應電壓，并通過一控制節點而電連接于該驅動反向器，該第一開關是根據該驅動反向信號而決定導通狀態，當該驅動反向信號為低電平時，該第一開關導通并輸出該接地電壓于該驅動輸出節點；以及，當該驅動反向信號為高電平時，該第一開關呈現斷路狀態并產生一轉換電壓于該驅動輸出節點。
[0013]為了對本發明的上述及其它方面有更佳的了解，下文特舉實施例，并配合所附圖式，作詳細說明如下。
【專利附圖】

【附圖說明】
[0014]圖1，其是已知技術于系統單芯片外部，提供電壓轉換電路的示意圖。
[0015]圖2，其是已知技術于系統單芯片內部，提供電壓轉換電路的示意圖。
[0016]圖3，其是本發明于系統單芯片內部，提供電壓轉換電路的示意圖。
[0017]圖4，其是本發明的電壓轉換電路搭配輸出級時，輸出級的電容電壓變化的波形圖。
[0018]圖5，其是本發明利用串迭的晶體管，實現電壓轉換電路的示意圖。
[0019]圖6A，其是本發明的電壓轉換電路，在輸入信號為高電平時，內部晶體管的導通/關閉狀態的不意圖。
[0020]圖6B，其是圖6A中，本發明的電壓轉換電路內部晶體管的各電極導電壓的列表。
[0021]圖7A，其是本發明的電壓轉換電路，在輸入信號為低電平時，內部晶體管的導通/關閉狀態的不意圖。
[0022]圖7B，其是圖7A中，本發明的電壓轉換電路內部晶體管的各電極導電壓的列表。
[0023]圖8，其是本發明的電壓轉換電路，因應脈沖調制信號的電平改變，內部各節點電壓變化波型的示意圖。
[0024][主要元件標號說明]
[0025]系統單芯片1、2、3、驅動級301
[0026]緩沖級303 電壓轉換電路30
【具體實施方式】
[0027]為了改善已知技術的缺失，本發明提出利用低耐壓的晶體管，以迭加(cascode)的方式實現電壓轉換電路。根據本發明構想的實施例，此種電壓轉換電路能夠輸出電平達2*Vdd的轉換電壓。
[0028]請參見圖3，其是本發明于系統單芯片內部，提供電壓轉換電路的示意圖。
[0029]在此圖式中，由電感L、二極管D、電容C組成的輸出級外接于系統單芯片3。
[0030]另一方面，電壓轉換電路30集成于系統單芯片3內，且電壓轉換電路30包含由驅動反向器INV_drv與第一開關Ml組成的驅動級301。其中，驅動反向器INV_drv電連接于驅動輸入節點Sdrv_in、供應電壓Vdd與接地電壓Gnd間；第一開關Ml則電連接于驅動輸出節點Sout、供應電壓Vdd。此外,驅動反向器INV_drv與第一開關Ml通過控制節點Sctrl而電連接。
[0031]假設第一開關Ml為NMOS晶體管，則將其柵極電連結于供應電壓Vdd、源極電連接于控制節點Sctrl、漏極電連接于驅動輸出節點Sout。
[0032]同時，假設二極管D的導通電壓為0.45V。
[0033]當驅動輸入信號為低電平時(例如:Vdrv_in=接地電壓Gnd=OV),驅動反向器INV_drv將連帶輸出高電平(例如:Vctrl=供應電壓Vdd)于控制節點Sctrl。
[0034]此時，第一開關Ml因為柵極與源極之間的壓差為Vdd-Vdd=OV的緣故而關閉。
[0035]當第一開關Ml體關閉時，供應電壓Vdd仍通過電感L而產生導通電流至驅動輸出節點。此時，電容C將因而開始進行充電。此時驅動輸出節點的電壓約為2*Vdd，而電容電壓 Vc 約等于 2*Vdd-0.45。
[0036]當驅動輸入信號為高電平時(例如:Vdrvjn=供應電壓Vdd)，驅動反向器INV_drv將連帶輸出低電平(例如:Vctrl=接地電壓Gnd=OV)于控制節點Sctrl。
[0037]此時，第一開關Ml因為柵極與源極之間的壓差為Vdd-O=Vdd的緣故而導通。通過第一開關Ml的導通，此時供應電壓Vdd將通過電感L而產生導通電流，這個導通電流經由第一開關Ml與驅動反向器INV_drv而流至接地電壓。因此，此時驅動輸出節點的電壓為OV0
[0038]在此同時，電容C會因為驅動輸出節點Sout的電壓較低的緣故而進行放電。因此，電容電壓Vc將由2*Vdd-0.45再略為下降。
[0039]圖4，其是本發明的電壓轉換電路搭配輸出級時，輸出級的電容電壓變化的波形圖。圖式中的線段LI代表電容電壓Vc在系統單芯片3剛開機還未進入穩定狀態時的電壓變化；線段L2則代表電容電壓Vc在系統單芯片3進入穩定狀態時的電壓變化。
[0040]假設元件的耐壓Vdd為4.2V，由此圖式可以看出，電容電壓Vc在系統單芯片3還未進入穩定狀態時，其電壓將由OV逐漸增加至大約8V。
[0041 ] 進一步由將線段S2的部分區段放大后，可以看出電容電壓Vc會在8.02V與8.04V之間變化。
[0042]其中，電容C會在驅動輸入信號為低電平時充電(L2a)，此時的電容電壓Vc將由8.02V逐步上升至8.04V。另一方面，電容C會在驅動輸入信號為高電平時放電(L2b)。此時的電容電壓Vc將由8.04V逐步下降至8.02V。
[0043]請參見圖5，其是本發明利用串迭的晶體管，實現電壓轉換電路的示意圖。此圖式說明驅動反向器包含:第二開關M2與第三開關M3。
[0044]第二開關M2電連接于驅動輸入節點Sdrv_in、供應電壓Vdd與第一開關Ml。第二開關M2會在驅動輸入信號為低電平時導通，進而提供供應電壓Vdd予控制節點Sctrl。第三開關M3電連接于驅動輸入節點、接地電壓與第一開關Ml。第三開關M3會在驅動輸入信號為高電平時導通，進而提供接地電壓Gnd予控制節點Sctrl。
[0045]由此圖式可以看出，第二開關M2可為PMOS晶體管、第三開關M3可為NMOS晶體管。其中，第二開關M2的柵極電連接于驅動輸入節點Sdrv_in、源極電連接于供應電壓Vdd、漏極電連接于控制節點Sctrl。第三開關M3的
[0046]柵極電連接于驅動輸入節點Sdrv_in、源極電連接于接地電壓Gnd、漏極電連接于控制節點Sctrl0
[0047]此外，第二開關M2的本體電連接于源極、第三開關M3的本體電連接于源極。
[0048]請參見圖6A，其是本發明的電壓轉換電路，在輸入信號為高電平時，內部晶體管的導通狀態的示意圖。
[0049]在本發明的電壓轉換電路與輸入信號之間，還可進一步提供包含第一緩沖反向器Invl與第二緩沖反向器Inv2的緩沖級303。第一緩沖反向器Invl與第二緩沖反向器Inv2均電連接于供應電壓Vdd與接地電壓Gnd之間。
[0050]第一緩沖反向器Invl的輸入端電連接于輸入信號Vin，且第一緩沖反向器Invl用于輸出與輸入信號Vin反向的反向輸入信號Vinl。
[0051]第二緩沖反向器的輸入端電連接于第一緩沖反向器的輸出端，且第二緩沖反向器的輸出端電連接于驅動輸入節點Sdrv_in。第二緩沖反向器用于收反向輸入信號Vinl，并于驅動輸入節點Srv_in輸出驅動輸入信號Vdrv_in。因為經過二度的反向，驅動輸入信號Vdrv_in的相位會與輸入信號Vin —致。
[0052]其中，第二緩沖反向器包含第四開關M4與第五開關M5。第四開關M4電連接于第一緩沖反向器Invl的輸出端點、供應電壓Vdd與驅動輸入節點Sdrv_in。第四開關M4在反向輸入信號Vinl為低電平時導通,進而輸出供應電壓Vdd于驅動輸入節點Sdrv_in。第五開關M5電連接于第一緩沖反向器Invl的輸出端點、接地電壓Gnd與驅動輸入節點Sdrv_in。第五開關M5在反向輸入信號Vinl為高電平時導通，進而輸出接地電壓Gnd=OV于驅動輸入節點Sdrv_in。
[0053]如圖所示，第四開關M4可假設為PMOS晶體管，其柵極電連接于第一緩沖反向器Invl的輸出端點、源極電連接于供應電壓Vdd、漏極電連接于驅動輸入節點Sdrv_in。同理，第五開關M5可假設為NMOS晶體管，其柵極電連接于第一緩沖反向器Invl的輸出端點、源極電連接于接地電壓Gnd、漏極電連接于驅動輸入節點Sdrv_in。此外,第四開關M4的本體電連接于源極、第五開關M5的本體電連接于源極。
[0054]首先假設輸入信號Vin為高電平(Vdd)的情形:
[0055]當輸入信號Vin為高電平時(Vin=Vdd)，由第一緩沖反向器Invl輸出的反向輸入信號Vinl為0V，而第二緩沖反向器則輸出Vdd至驅動輸入節點Sdrv_in。
[0056]如前所述，此時驅動反向器因為第二開關M2斷路、第三開關M3呈現導通的緣故而輸出0V。連帶的，驅動反向器將輸出OV至控制節點Sctrl。連帶的，第一開關Ml因為柵極電壓為Vdd、源極電壓為OV而導通。
[0057]請參見圖6B，其是圖6A中，本發明的電壓轉換電路內部晶體管的各電極導電壓的列表。
[0058]此圖式的第一列代表第二開關M2的各個電極之間的電壓差；第二列代表第三開關M3的各個電極之間的電壓差；以及，第三列代表第一開關Ml的各個電極之間的電壓差。
[0059]其中，第二行代表個別的晶體管的柵極與源極之間的電位差；第三行代表個別的晶體管的柵極與漏極之間的電位差；第四行代表個別的晶體管的漏極與源極之間的電位差。此外，第五行代表個別的晶體管的柵極與本體(body)之間的電位差；第六行代表個別的晶體管的漏極與本體之間的電位差；以及，第七行代表個別的晶體管的本體與源極之間的電位差。
[0060]其中，代表第二開關M2的PMOS晶體管、代表第三開關M3的NMOS晶體管、代表第一開關Ml的NMOS晶體管，其本體均與源極相連。
[0061]因此，圖6B第七行的電壓差均為0V。以及，這些晶體管的柵極與本體的電壓差VGB，均相當于柵極與源極的電壓差VGS(VGB=VGS)，即第二行與第五行所示的電壓差相等。再者，這些晶體管的漏極與源極的電壓差VDS與漏極與本體的電壓差VDB相等(VDS=VDB)，即，第四行與第六行所示的電壓差彼此相等。
[0062]承上，當輸入信號Vin為高電平(Vdd)時，第二開關M2各個電極彼此間的電壓差分別為:VGS=VGB=0V ；VDS=VDB=OV-Vdd=-Vdd ;VGD=Vdd-OV=Vdd ;以及，VBS=0V。
[0063]當輸入信號Vin為高電平(Vdd)時，第三開關M3各個電極彼此間的電壓差分別為:VGS=VGB=Vdd-OV=Vdd ；VDS=VDB=0V-0V=0V ;VGD=Vdd-OV=Vdd ;以及，VBS=0V。
[0064]當輸入信號Vin為高電平(Vdd)時，第一開關Ml各個電極彼此間的電壓差分別為:VGS=VGB=Vdd-OV=Vdd ；VDS=VDB=0-0V=0V ;VGD=Vdd-OV=Vdd ;以及，VBS=0V。
[0065]請參見圖7A，其是本發明的電壓轉換電路，在輸入信號為低電平時，內部晶體管的導通/關閉狀態的示意圖。
[0066]接著,說明輸入信號Vin為低電平的情形:
[0067]當輸入信號Vin為低電平OV時，首先通過第一緩沖反向器而輸出Vdd，經由第二緩沖反向器Inv2后輸出0V。
[0068]如前所述，此時驅動反向器將輸出Vdd，其中第二開關M2呈現導通、第三開關M3呈現斷路。因此，驅動反向器將輸出Vdd至Ml的源極。連帶的，第一開關Ml因為柵極電壓為Vdd、源極電壓為Vdd,因而呈現斷路狀態。
[0069]此時，第一開關Ml的漏極與Vout的電壓為2*Vdd，而電容電壓Vc的電壓大約為2*Vdd-0.45V。
[0070]請參見圖7B，其是圖7A中，本發明的電壓轉換電路內部晶體管的各電極導電壓的列表。此處的各行與各列所代表的意義均與圖6B相似，因而不再贅述。
[0071]承上，當輸入信號Vin為低電平(OV)時，第二開關M2各個電極彼此間的電壓差分別為:VGS=VGB=OV-Vdd=-Vdd ；VDS=VDB=Vdd-Vdd=OV ;VGD=OV-Vdd=-Vdd ;以及，VBS=OV。
[0072]當輸入信號Vin為低電平(OV)時，第三開關M3各個電極彼此間的電壓差分別為:VGS=VGB=0V-0V=0V ；VDS=VDB=Vdd-OV=Vdd ;VGD=OV-Vdd=-Vdd ;以及，VBS=OV。
[0073]當輸入信號Vin為低電平(OV)時，第一開關Ml各個電極彼此間的電壓差分別為:VGS=VGB=Vdd-Vdd=OV ；VDS=VDB=2*Vdd-Vdd=Vdd ;VGD=Vdd_2*Vdd=-Vdd ;以及，VBS=OV。
[0074]進一步檢視當輸入信號改變時，各個開關的各極之間的電壓差具有以下關系:
[0075]根據圖6B、7B的第四列可以看出，對第一開關Ml來說，電極之間的壓差可能為Vdd,-Vdd,OVο
[0076]根據圖6B、7B的第二列可以看出，對第二開關M2而言，電極之間的壓差可能為-Vdd、OV。
[0077]根據圖6B、7B的第三列可以看出，對第三開關M3而言，電極之間的壓差可能為-Vdd、Vdd、0V。
[0078]因此，電壓轉換電路中的各個晶體管，其不同電極之間的電壓差都不會超過Vdd，因此本發明不需要使用耐高壓的元件。
[0079]在一般的情況下,輸入信號Vin會以脈沖調制信號(pulse width modulation,簡稱為PWM)方式存在。PWM信號具有高電平期間與低電平期間，假設高電平期間的電壓為Vdd、低電平期間的電壓為0V。關于PWM信號的產生方式與電壓變化,并非本發明的核心技術特征，此處不予詳述。
[0080]請參見圖8，其是采用本發明的電壓轉換電路，因應脈沖調制信號的電平改變，仿真各節點電壓變化的波型圖。
[0081]此圖式假設系統單芯片使用的電池來源為鋰電池，其所提供的供應電壓Vdd為
4.2V。
[0082]輸入信號Vin為高電平時，其電壓為4.2V。此時的反向輸入信號Vinl為0V、驅動輸入信號Vdrv_in為4.2V、控制節點的電壓Vctrl為0V。另一方面，驅動輸出節點所輸出的轉換電壓Vout為OV。
[0083]輸入信號Vin為低電平時,其電壓為0V。此時的反向輸入信號Vinl為4.2V、驅動輸入信號Vdrv_in為0V、控制節點的電壓Vctrl為4.2V。另一方面，于驅動輸出節點輸出的轉換電壓Vout為8V。
[0084]換言之，本發明的電壓轉換電路，僅需利用一般的低壓晶體管，便能在驅動輸出節點產生介于O疒8.33V(相當于OV?2*Vdd)的轉換電壓Vout。
[0085]附帶一提的是，這里的供應電壓Vdd并不需要被限定。假設Vdd為1.8V時，可以輸出3.6V ;若Vdd為4.2V時，大約輸出8.4V的輸出電壓；或者，供應電壓Vdd可為其它數值。
[0086]本發明提供的電壓轉換電路主要通過驅動級提供電壓轉換功能。驅動級內部所包含的第二開關M2、第一開關Ml、M3，其所需承受的最高電壓均為Vdd。因此，本發明確實提供了兼容于一般低壓制程的做法。是故，本發明確實能兼顧空間與生產成本的需求。
[0087]綜上所述，雖然本發明已以諸項實施例揭露如上，然其并非用以限定本發明。本發明所屬【技術領域】中具有通常知識者，在不脫離本發明的精神和范圍內，當可作各種的更動與潤飾。因此，本發明的保護范圍當視所附的權利要求范圍所界定者為準。
【權利要求】
1.一種電壓轉換電路,包含: 一驅動輸入節點； 一驅動輸出節點； 一驅動反向器，電連接于該驅動輸入節點、一供應電壓與一接地電壓間，其輸入端用于接收一驅動輸入信號，輸出端輸出與該驅動輸入信號反向的一驅動反向信號；以及， 一第一開關，電連接于該驅動輸出節點與該供應電壓，并通過一控制節點而電連接于該驅動反向器，該第一開關是根據該驅動反向信號而決定導通狀態，當該驅動反向信號為低電平時，該第一開關導通并輸出該接地電壓于該驅動輸出節點；以及，當該驅動反向信號為高電平時，該第一開關呈現斷路狀態并產生一轉換電壓于該驅動輸出節點。
2.根據權利要求1所述的電壓轉換電路，其中該轉換電壓約為該供應電壓的兩倍。
3.根據權利要求1所述的電壓轉換電路，其中該第一開關為NMOS晶體管，其柵極電連結于該供應電壓、源極電連接于該控制節點、漏極電連接于該驅動輸出節點。
4.根據權利要求1所述的電壓轉換電路，其中該驅動反向器包含: 一第二開關，電連接于該驅動輸入節點、該供應電壓與該第一開關，其于該驅動輸入信號為低電平時導通，進而提供該供應電壓予該控制節點；以及， 一第三開關，電連接于該驅動輸入節點、該接地電壓與該第一開關，其于該驅動輸入信號為高電平時導通，進而提供該接地電壓予該控制節點。
5.根據權利要求4所述的電壓轉換電路，其中該第二開關為PMOS晶體管，柵極電連接于該驅動輸入節點、源極電連接于該供應電壓、漏極電連接于該控制節點。
6.根據權利要求4所述的電壓轉換電路，其中該第三開關為NMOS晶體管，柵極電連接于該驅動輸入節點、源極電連接于該接地電壓、漏極電連接于該控制節點。
7.根據權利要求1所述的電壓轉換電路，其中還包含一緩沖級，包含: 一第一緩沖反向器，輸入端電連接于一輸入信號，其輸出與該輸入信號反向的一反向輸入信號；以及， 一第二緩沖反向器，電連接于該第一緩沖反向器的輸出端與該驅動輸入節點，其接收該反向輸入信號，并于該驅動輸入節點輸出該驅動輸入信號。
8.根據權利要求7所述的電壓轉換電路，其中該驅動輸入信號是與該輸入信號同向、與該反向輸入信號反向。
9.根據權利要求7所述的電壓轉換電路，其中該輸入信號為一脈沖調制信號，其高電平約等于該供應電壓，且其低電平約等于該接地電壓。
10.根據權利要求7所述的電壓轉換電路，其中該第二緩沖反向器包含: 一第四開關，電連接于該第一緩沖反向器的輸出端點、該供應電壓與該驅動輸入節點，其于該反向輸入信號為低電平時導通，進而輸出該供應電壓于該驅動輸入節點；以及， 一第五開關，電連接于該第一緩沖反向器的輸出端點、該接地電壓與該驅動輸入節點，其于該反向輸入信號為高電平時導通，進而輸出該接地電壓于該驅動輸入節點。
11.根據權利要求10所述的電壓轉換電路，其中該第四開關為PMOS晶體管，其柵極電連接于該第一緩沖反向器的輸出端點、源極電連接于該供應電壓、漏極電連接于該驅動輸入節點；以及，該第五開關為NMOS晶體管，其柵極電連接于該第一緩沖反向器的輸出端點、源極電連接于該接地電壓、漏極電連接于該驅動輸入節點。
12.根據權利要求1所述的電壓轉換電路，其電連接于一輸出級，而該輸出級包含: 一電感，第一端電連接于該供應電壓，第二端電連接于該驅動輸出節點； 一二極管，輸入端電連接于該驅動輸出節點；以及， 一電容，電連接于該二極管的輸出端以及該接地電壓之間。
13.根據權利要求12所述的電壓轉換電路，其中該電壓轉換電路是集成于一系統單芯片內，該輸出級是外接于該系統單芯片。
14.根據權利要求12所述的電壓轉換電路，其中該電容于該驅動輸入信號為低電平時充電，并于該驅動輸 入信號為高電平時放電。
【文檔編號】H02M3/07GK103973103SQ201310045504
【公開日】2014年8月6日 申請日期:2013年2月5日 優先權日:2013年2月5日
【發明者】劉勇江 申請人:迅宏科技股份有限公司