專利名稱：一種限流電路的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種限流電路。
背景技術(shù)：
在一些便攜式電子電路中，部分的電路所需電流較小，因此就需要對(duì)電流進(jìn)行限制?，F(xiàn)有技術(shù)的限流電路一般是通過雙極型晶體管和/或電阻構(gòu)建限流限流電路。這種限流電路自身的功耗較大，在集成電路里雙極型晶體管和/或電阻在半導(dǎo)體集成電路里面所占面積較大，不利于集成電路的應(yīng)用。
實(shí)用新型內(nèi)容本實(shí)用新型的發(fā)明目的在于針對(duì)上述存在的問題，提供一種MOS結(jié)構(gòu)的限流電路。本實(shí)用新型采用的技術(shù)方案是這樣的一種限流電路，包括輸入端、輸出端，該電路還包括第一 PMOS晶體管、第二 PMOS晶體管、第三PMOS晶體管、第四PMOS晶體管、第一NMOS晶體管、第二 NMOS晶體管、第三NMOS晶體管、第四NMOS晶體管、第五NMOS晶體管、第六NMOS晶體管、電阻和恒流源。電壓源連接至第一 PMOS晶體管的源極、第二 PMOS晶體管的源極、第三PMOS晶體管的源極和第四PMOS晶體管的源極；輸入端連接至第一PMOS晶體管的漏極和第二PMOS晶體管的柵極；第一 PMOS晶體管的柵極和第一 NMOS晶體管的漏極通過電阻連接至電壓源；第二 PMOS晶體管的漏極連接至第一 NMOS晶體管的柵極和第二 NMOS晶體管的漏極；第三PMOS晶體管的柵極和第四PMOS晶體管的柵極連接至第三PMOS晶體管的漏極和第五NMOS晶體管的漏極；第四PMOS晶體管的漏極連接至第二 NMOS晶體管的柵極、第三NMOS晶體管的柵極和漏極；第一 NMOS晶體管的源極、第二 NMOS晶體管的源極、第三NMOS晶體管的源極和第四NMOS晶體管的漏極連接至輸出端；第四NMOS晶體管的源極、第五NMOS晶體管的源極和第六匪OS晶體管的源極均接地；第四NMOS晶體管的柵極和漏極、第五NMOS晶體管的柵極和漏極、第六NMOS晶體管的柵極和漏極均通過恒流源連接至電壓源。在上述的電路中，所述第一 PMOS晶體管與第二 PMOS晶體管為參數(shù)相同的PMOS晶體管。在上述的電路中，所述第三PMOS晶體管與第四PMOS晶體管為參數(shù)相同的PMOS晶體管。在上述的電路中，所述第一 NMOS晶體管與第二 NMOS晶體管為參數(shù)相同的NMOS晶體管。在上述的電路中，所述第四NMOS晶體管、第五NMOS晶體管和第六NMOS晶體管為參數(shù)相同的NMOS晶體管。綜上所述，由于采用了上述技術(shù)方案，本實(shí)用新型的有益效果是電路結(jié)構(gòu)簡(jiǎn)單，MOS管體較小功耗小，便于集成電路中的應(yīng)用。
圖I是本實(shí)用新型限流電路的電路原理圖。
具體實(shí)施方式
以下結(jié)合附圖，對(duì)本實(shí)用新型作詳細(xì)的說明。為了使本實(shí)用新型的目的、技術(shù)方案及優(yōu)點(diǎn)更加清楚明白，
以下結(jié)合附圖及實(shí)施例，對(duì)本實(shí)用新型進(jìn)行進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實(shí)施例僅僅用以解釋本實(shí)用新型，并不用于限定本實(shí)用新型。如圖I所示，是本實(shí)用新型限流電路的電路原理圖。本實(shí)用新型的一種限流電路，包括輸入端IN、輸出端0UT，該電路還包括第一 PMOS晶體管P1、第二 PMOS晶體管P2、第三PMOS晶體管P3、第四PMOS晶體管P4、第一 NMOS晶體管NI、第二 NMOS晶體管N2、第三NMOS晶體管N3、第四NMOS晶體管N4、第五NMOS晶體管N5、第六NMOS晶體管N6、電阻Rl和恒流源II。
以下結(jié)合附圖I對(duì)本實(shí)用新型上述的各電子元器件之間的連接關(guān)系做詳細(xì)說明電壓源VDD連接至第一 PMOS晶體管Pl的源極、第二 PMOS晶體管P2的源極、第三PMOS晶體管P3的源極和第四PMOS晶體管P4的源極；輸入端IN連接至第一 PMOS晶體管Pl的漏極和第二 PMOS晶體管P2的柵極；第一 PMOS晶體管Pl的柵極和第一 NMOS晶體管NI的漏極通過電阻Rl連接至電壓源VDD ;第二 PMOS晶體管P2的漏極連接至第一 NMOS晶體管NI的柵極和第二 NMOS晶體管N2的漏極；第三PMOS晶體管P3的柵極和第四PMOS晶體管P4的柵極連接至第三PMOS晶體管P3的漏極和第五NMOS晶體管N5的漏極；第四PMOS晶體管P4的漏極連接至第二 NMOS晶體管N2的柵極、第三NMOS晶體管N3的柵極和漏極；第一 NMOS晶體管NI的源極、第二 NMOS晶體管N2的源極、第三NMOS晶體管N3的源極和第四NMOS晶體管N4的漏極連接至輸出端OUT ;第四NMOS晶體管N4的源極、第五NMOS晶體管N5的源極和第六NMOS晶體管N6的源極均接地；第四NMOS晶體管N4的柵極和漏極、第五NMOS晶體管N5的柵極和漏極、第六NMOS晶體管N6的柵極和漏極均通過恒流源Il連接至電壓源VDD。在本實(shí)用新型上述技術(shù)方案的電路中，所述第一 PMOS晶體管Pl與第二 PMOS晶體管P2采用參數(shù)相同的PMOS晶體管。在本實(shí)用新型上述技術(shù)方案的電路中，所述第三PMOS晶體管P3與第四PMOS晶體管P4采用參數(shù)相同的PMOS晶體管。在本實(shí)用新型上述技術(shù)方案的電路中，所述第一 NMOS晶體管NI與第二 NMOS晶體管N2采用參數(shù)相同的NMOS晶體管。在本實(shí)用新型上述技術(shù)方案的電路中，所述第四NMOS晶體管N4、第五NMOS晶體管N5和第六NMOS晶體管N6采用參數(shù)相同的NMOS晶體管。以上所述僅為本實(shí)用新型的較佳實(shí)施例而已，并不用以限制本實(shí)用新型，凡在本實(shí)用新型的精神和原則之內(nèi)所作的任何修改、等同替換和改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
權(quán)利要求1.一種限流電路，包括輸入端(IN)、輸出端(OUT)，其特征在于，還包括第一 PMOS晶體管(PI)、第二 PMOS晶體管(P2 )、第三PMOS晶體管(P3 )、第四PMOS晶體管(P4 )、第一 NMOS晶體管(NI)、第二 NMOS晶體管(N2)、第三NMOS晶體管(N3)、第四NMOS晶體管(N4)、第五NMOS晶體管(N5)、第六NMOS晶體管(N6)、電阻(Rl)和恒流源(Il)； 電壓源(VDD)連接至第一 PMOS晶體管(Pl)的源極、第二 PMOS晶體管(P2)的源極、第三PMOS晶體管(P3)的源極和第四PMOS晶體管(P4)的源極；輸入端(IN)連接至第一 PMOS晶體管(Pl)的漏極和第二 PMOS晶體管(P2)的柵極；第一 PMOS晶體管(Pl)的柵極和第一NMOS晶體管(NI)的漏極通過電阻(Rl)連接至電壓源(VDD);第二 PMOS晶體管 (P2)的漏極連接至第一 NMOS晶體管(NI)的柵極和第二 NMOS晶體管(N2)的漏極；第三PMOS晶體管 (P3)的柵極和第四PMOS晶體管(P4)的柵極連接至第三PMOS晶體管(P3)的漏極和第五NMOS晶體管(N5)的漏極；第四PMOS晶體管(P4)的漏極連接至第二 NMOS晶體管(N2)的柵極、第三NMOS晶體管(N3)的柵極和漏極；第一 NMOS晶體管(NI)的源極、第二 NMOS晶體管(N2)的源極、第三NMOS晶體管(N3)的源極和第四NMOS晶體管(N4)的漏極連接至輸出端(OUT);第四NMOS晶體管(N4)的源極、第五NMOS晶體管(N5)的源極和第六NMOS晶體管(N6)的源極均接地；第四NMOS晶體管(N4)的柵極和漏極、第五NMOS晶體管(N5)的柵極和漏極、第六NMOS晶體管(N6)的柵極和漏極均通過恒流源(Il)連接至電壓源(VDD)。
2.根據(jù)權(quán)利要求I所述的限流電路，其特征在于，所述第一PMOS晶體管(Pl)與第二PMOS晶體管(P2)為參數(shù)相同的PMOS晶體管。
3.根據(jù)權(quán)利要求I所述的限流電路，其特征在于，所述第三PMOS晶體管(P3)與第四PMOS晶體管(P4)為參數(shù)相同的PMOS晶體管。
4.根據(jù)權(quán)利要求I所述的限流電路，其特征在于，所述第一NMOS晶體管(NI)與第二NMOS晶體管(N2)為參數(shù)相同的NMOS晶體管。
5.根據(jù)權(quán)利要求I所述的限流電路，其特征在于，所述第四NMOS晶體管(N4)、第五NMOS晶體管(N5)和第六NMOS晶體管(N6)為參數(shù)相同的NMOS晶體管。
專利摘要本實(shí)用新型公開了一種限流電路，包括輸入端(IN)、輸出端(OUT)，還包括第一PMOS晶體管(P1)、第二PMOS晶體管(P2)、第三PMOS晶體管(P3)、第四PMOS晶體管(P4)、第一NMOS晶體管(N1)、第二NMOS晶體管(N2)、第三NMOS晶體管(N3)、第四NMOS晶體管(N4)、第五NMOS晶體管(N5)、第六NMOS晶體管(N6)、電阻(R1)和恒流源(I1)。本實(shí)用新型的有益效果是電路結(jié)構(gòu)簡(jiǎn)單，MOS管體較小功耗小，便于集成電路中的應(yīng)用。
文檔編號(hào)H02H9/02GK202797926SQ20122048533
公開日2013年3月13日 申請(qǐng)日期2012年9月21日 優(yōu)先權(quán)日2012年9月21日
發(fā)明者余力, 吳勇, 桑園 申請(qǐng)人:鄭州單點(diǎn)科技軟件有限公司