專利名稱：應用于降壓型dc-dc開關電源中的軟啟動電路的制作方法
技術領域：
本發明屬于電子電路技術領域，特別涉及應用于降壓型DC-DC開關電源中的軟啟動電路，可用于模擬集成電路。
背景技術：
在開關電源領域中，降壓型DC-DC以其簡單，高效，低功耗等優點特別適合開關電源，但在電路啟動階段存在浪涌電流和過沖電壓，損壞其所在芯片的內部結構及其外部電路。參照圖1，軟啟動電路包括分頻器電路和數模轉換電路，該分頻器電路的第一輸入端與其所在芯片的清零信號Clr相連，該分頻器電路的第二輸入端與其所在芯片的時鐘信號CLK相連，該分頻器電路的八個輸出端分別與數模轉換電路相連，分別輸出8位數字信號DO D7;該數模轉換電路的第一輸入端與其所在芯片的基準電壓信號VREF相連，該數模轉換電路的第二輸入端與軟啟動結束信號SS_0VER相連，該數模轉換電路的輸出端輸出電壓信號Vss ;分頻器電路由其所在芯片的清零信號clr控制其所在芯片的時鐘信號CLK，輸出8位數字信號DO D7分別控制數模轉化電路中8個開關管的導通與關斷，當軟啟動結束信號SS_0VER工作時，基準電壓信號VREF與軟啟動輸出電壓信號Vss的最終值相同。上述軟啟動電路的缺點主要是軟啟動輸出電壓Vss不能大于其所在芯片的基準電壓VREF，僅適用于其所在芯片的基準電壓VREF作為誤差放大器的輸入端與其所在芯片的反饋電壓進行比較，不適合其所在芯片的基準電壓VREF作為PWM比較器的輸入端與斜波補償電壓與電流采樣電壓之和進行比較，且誤差放大器的輸出端需要高箝位電路進行高箝位保護，不僅增大了靜態電流和功耗，而且增加了版圖面積及成本。
發明內容
本發明的目的在于提供一種應用于降壓型DC-DC開關電源中的軟啟動電路，以解決現有技術靜態電流大、功耗大，版圖面積大和成本高的問題，減化其所在芯片的復雜程度。為實現上述目的，本發明包括分頻器電路I和控制電路2，分頻器電路I的第一輸出端C與控制電路2的第一輸入端E相連，輸出軟啟結束信號OVER ;控制電路2的第一輸出端G與分頻器電路I的第一輸入端B相連，輸出清零信號clr，其特征在于分頻器電路I的第二輸出端D與控制電路2的第二輸出端H、第三輸出端M分別連接有電流-電壓轉換電路3,用于輸出電壓信號Vss ；所述的電流-電壓轉換電路3，包括電流源電路31、電阻網絡32和高嵌位電路33，其中電流源電路31，設有四個輸入端和三個輸出端，其第一輸入端作為電流-電壓轉換電路3的第一輸入端N，并與其所在芯片的電流源IREF相連，其第二輸入端作為電流-電壓轉換電路3的第二輸入端K，并與分頻器電路I輸入的數字信號Fl F7相連，其第三輸入端作為電流-電壓轉換電路3的第三輸入端J，并與控制電路2輸入的數字信號F8相連，其第四輸入端作為電流-電壓轉換電路3的第四輸入端I，并與控制電路2輸入的數字信號XF8相連，其第一輸出端與電阻網絡32相連，輸出電流信號Il 17，其第二輸出端與電阻網絡32相連，輸出電流信號18，其第三輸出端與高嵌位電路33相連，輸出電壓信號V2 ；電阻網絡32,設有兩個輸入端與一個輸出端，其輸出端與高嵌位電路33相連,輸出電壓信號Vl ；高嵌位電路33,設有兩個輸入端與一個輸出端,其輸出端作為電流-電壓轉換電路3的輸出端L,輸出電壓信號Vss。作為優選，上述軟啟動電路的電流源電路31，由12個PMOS管MPl MP12和11個NMOS管MNl MNll連接組成，其中第九NMOS管MN9、第十NMOS管MNlO和第^^一 NMOS管MNl I，其柵極分別相連構成 電流鏡結構，其源極分別相連，并連接到地；第九NMOS管MN9的漏極作為電流-電壓轉換電路3的第一輸入端N，并與其所在芯片的電流源IREF相連；第十NMOS管麗10的漏極與第十二 PMOS管MP12的漏極相連；第一PMOS 管 MP1、第二 PMOS 管 MP2、第三 PMOS 管 MP3、第四 PMOS 管 MP4、第五 PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7和第十二 PMOS管MP12，其柵極分別相連構成電流鏡結構，其源極分別相連，并與其所在芯片的電源電壓VIN相連；第一 PMOS管MPl的漏極與第一 NMOS管MNl的漏極相連；第二 PMOS管MP2的漏極與第二 NMOS管MN2的漏極相連；第三PMOS管MP3的漏極與第三NMOS管麗3的漏極相連；第四PMOS管MP4的漏極與第四NMOS管MN4的漏極相連；第五PMOS管MP5的漏極與第五NMOS管麗5的漏極相連；第六PMOS管MP6的漏極與第六NMOS管MN6的漏極相連；第七PMOS管MP7的漏極與第七NMOS管麗7的漏極相連；第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10，其柵極分別相連構成電流鏡結構，其源極分別相連，并與其所在芯片的電源電壓VIN相連；第八PMOS管MP8的漏極與第i^一 NMOS管MNll的漏極相連；第九PMOS管MP9的漏極與第八NMOS管MN8的漏極相連；第十PMOS管MPlO的漏極作為電流源電路31的第三輸出端，輸出電壓信號V2 ；第十一 PMOS管MP11，其柵極作為電流-電壓轉換電路3的第四輸入端I，并與控制電路2輸入的數字信號XF8相連，其漏極與第七PMOS管MP7的柵極相連；其源極與其所在芯片的電源電壓VIN相連；第一NMOS 管 MNl、第二 NMOS 管 MN2、第三 NMOS 管 MN3、第四 NMOS 管 MN4、第五 NMOS管麗5、第六NMOS管MN6和第七NMOS管麗7，其柵極分別與分頻器電路I輸入的七路數字信號Fl F7相連；其源極分別輸出七路電流信號Il 17 ;第八NMOS管MN8，其柵極作為電流-電壓轉換電路3的第三輸入端J，并與控制電路2輸入的數字信號F8相連，其源極作為電流源電路31的第二輸出端，輸出電流信號18。作為優選，上述軟啟動電路的電阻網絡32，由19個電阻Rl R19連接組成，其中第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6和第七電阻R7串聯跨接于第十八電阻R18的一端與地之間，且第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6和第七電阻R7的一端分別與電流源電路31輸入的七路電流信號Il 17對應連接；
第十二電阻R12和第十五電阻R15串聯跨接于第三電阻R3的另一端與地之間；第九電阻R9和第八電阻R8串聯跨接于第四電阻R4的另一端與地之間；第十電阻RlO和第十一電阻Rll串聯跨接于第五電阻R5的另一端與地之間；第十三電阻R13和第十四電阻R14串聯跨接于第六電阻R6的另一端與地之間；第十六電阻R16和第十七電阻R17串聯跨接于第七電阻R7的另一端與地之間；第十八電阻R18的一端作為電阻網絡32的輸出端，輸出電壓信號Vl ;第十九電阻R19跨接于第十八電阻R18的另一端與地之間。作為優選，上述軟啟動電路的高嵌位電路33，包括三極管PNPl、第二十電阻R20和電容Cl ；所述三極管PNP1，其基極作為高嵌位電路33的第一輸入端，并與電阻網絡32輸入的電壓信號Vl相連；其射極作為高嵌位電路33的第二輸入端，并與電流源電路31輸入的電壓信號V2相連；其集電極連接到地；所述第二十電阻R20和電容Cl串聯跨接于三極管PNPl的射極與地之間，第二十電阻R20和電容Cl的公共端作為電流-電壓轉換電路3的輸出端L，輸出電壓信號Vss。作為優選，上述軟啟動電路的控制電路2，包括RS觸發器RS1、第一反相器I1、第二反相器12和或非門NI ；所述RS觸發器RSl，其輸入端R作為控制電路2的第一輸入端E，并與分頻器電路I輸入的軟啟結束信號OVER相連；其輸入端S作為控制電路2的第二輸入端F，并與其所在芯片的關斷信號SHUT相連；其輸出端Q與第一反相器Il的輸入端相連；所述第一反相器Il的輸出端作為控制電路2的第一輸出端H,與第二反相器12的輸入端相連，輸出數字信號F8 ;第二反相器12的輸出端作為控制電路2的第二輸出端M,輸出數字信號XF8 ；所述或非門NI,其第一輸入端與第一反相器Il的輸出端相連；其第二輸入端與其所在芯片的關斷信號SHUT相連；其輸出端作為控制電路2的第三輸出端G，輸出清零信號clr。本發明與現有技術相比具有以下優點1.本發明由于采用電流-電壓轉換電路，減小了過沖電壓和浪涌電流，提高了輸出電壓的穩定性。2.本發明由于在電流-電壓轉換電路中設有高箝位電路，減小了靜態電流和功耗，降低了成本，減化了其所在芯片的復雜程度。
圖1為傳統軟啟動電路的結構框圖；圖2為本發明軟啟動電路的結構框圖；圖3為圖2中控制電路原理圖；圖4為圖2中電流-電壓轉換電路的結構框圖；圖5為圖4的原理圖。
具體實施方式
以下結合附圖及其實施例對本發明作進一步描述。參照圖2，本發明的軟啟動電路包括分頻器電路1、控制電路2和電流-電壓轉換電路3，其中電流-電壓轉換電路3框圖如圖4所示，它包括電流源電路31、電阻網絡32和高嵌位電路33，該電流源電路31的第一輸入端作為電流-電壓轉換電路3的第一輸入端N，并與其所在芯片的電流源IREF相連，該電流源電路31的第二輸入端作為電流-電壓轉換電路3的第二輸入端K，并與分頻器電路I輸入的數字信號Fl F7相連，該電流源電路31的第三輸入端作為電流-電壓轉換電路3的第三輸入端J，并與控制電路2輸入的數字信號F8相連，該電流源電路31的第四輸入端作為電流-電壓轉換電路3的第四輸入端I，并與控制電路2輸入的數字信號XF8相連，該電流源電路31的第一輸出端與電阻網絡32相連，輸出電流信號11 17，該電流源電路31的第二輸出端與電阻網絡32相連，輸出電流信號18，該電流源電路31的第三輸出端與高嵌位電路33相連，輸出電壓信號V2 ;該電阻網絡32的輸出端與高嵌位電路33相連，輸出電壓信號Vl ;該高嵌位電路33的輸出端作為電流-電壓轉換電路3的輸出端L,輸出電壓信號Vss ;該分頻器電路I的第一輸出端C與控制 電路2的第一輸入端E相連，輸出軟啟結束信號OVER ;控制電路2的第一輸出端G與分頻器電路I的第一輸入端B相連,輸出清零信號clr。參照圖3，本發明的控制電路2，包括RS觸發器RS1、第一反相器I1、第二反相器12和或非門NI，其中RS觸發器RSl,其輸入端R作為控制電路2的第一輸入端E,并與分頻器電路I輸入的軟啟結束信號OVER相連；其輸入端S作為控制電路2的第二輸入端F，并與其所在芯片的關斷信號SHUT相連；其輸出端Q與第一反相器Il的輸入端相連，軟啟結束信號OVER初始值為低電平，若其所在芯片的關斷信號SHUT為高電平時，清零信號clr為低電平，分頻器電路I不工作，當系統恢復正常工作后，關斷信號SHUT為低，RS觸發器的R端為低電平，輸出保持不變，關斷信號SHUT與數字信號F8通過二輸入或非門使分頻器開始工作；當分頻器電路I輸出的軟啟結束信號OVER為高電平時，RS觸發器的R端為高電平，RS觸發器的輸出端為低電平，數字信號F8變為高電平使清零信號clr為低電平，關斷分頻器電路I ;第一反相器II，其輸出端作為控制電路2的第一輸出端H,與第二反相器12的輸入端相連，輸出數字信號F8 ;第二反相器12的輸出端作為控制電路2的第二輸出端M,輸出數字信號XF8，此數字信號F8與數字信號XF8是一對反相信號，用于控制電流源電路31中的電流大小；或非門NI,其第一輸入端與第一反相器Il的輸出端相連；其第二輸入端與其所在芯片的關斷信號SHUT相連；其輸出端作為控制電路2的第三輸出端G，輸出清零信號clr。參照圖5，本發明電流-電壓轉換電路3中的電流源電路31、電阻網絡32和高嵌位電路33，其電路結構如下所述電流源電路31，由12個PMOS管和11個NMOS管連接組成，即第一 PMOS管MP1、第二 PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七 PMOS 管 MP7、第八 PMOS 管 MP8、第九 PMOS 管 MP9、第十 PMOS 管 MP10、第^^一 PMOS管 MP11、第十二 PMOS 管 MP12、第一 NMOS 管 MN1、第二 NMOS 管 MN2、第三 NMOS 管 MN3、第四NMOS管MN4、第五NMOS管MN5、第六NMOS管MN6、第七NMOS管MN7、第八NMOS管MN8、第九NMOS 管 MN9、第十 NMOS 管 MNlO 和第^^一 NMOS 管 MN11，其中
第九NMOS管MN9、第十NMOS管MNlO和第^^一 NMOS管MNll的柵極分別相連構成電流鏡結構；第九NMOS管MN9、第十NMOS管MNlO和第i^一 NMOS管MNll的源極分別相連，并連接到地；第九NMOS管MN9的漏極作為電流-電壓轉換電路3的第一輸入端N，并與其所在芯片的電流源IREF相連；第十NMOS管麗10的漏極與第十二 PMOS管MP12的漏極相連，第九NMOS管MN9、第十NMOS管MNlO和第i^一 NMOS管MNll為電流源電路31提供基準電流信號;第一PMOS 管 MP1、第二 PMOS 管 MP2、第三 PMOS 管 MP3、第四 PMOS 管 MP4、第五 PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7和第十二 PMOS管MP12的柵極分別相連構成電流鏡結構 ’第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7和第十二 PMOS管MP12的源極分別相連，并與其所在芯片的電源電壓VIN相連；第一 PMOS管MPl的漏極與第一 NMOS管麗I的漏極相連；第二 PMOS管MP2的漏極與第二 NMOS管麗2的漏極相連；第三PMOS管MP3的漏極與第三NMOS管MN3的漏極相連；第四PMOS管MP4的漏極與第四NMOS管MN4的漏極相連；第五PMOS管MP5的漏極與第五NMOS管麗5的漏極相連；第六PMOS管MP6的漏極與第六NMOS管MN6的漏極相連；第七PMOS管MP7的漏極與第七NMOS管麗7的漏極相連，第一 PMOS管MPl、第二 PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7分別為七條支路提供鏡像電流信號；第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MPlO的柵極分別相連構成電流鏡結構，第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MPlO的源極分別相連，并與其所在芯片的電源電壓VIN相連；第八PMOS管MP8的漏極與第i^一 NMOS管麗11的漏極相連；第九PMOS管MP9的漏極與第八NMOS管MN8的漏極相連；第十PMOS管MPlO的漏極作為電流源電路31的第三輸出端，輸出電壓信號V2 ；第十一 PMOS管MPl I，其柵極作為電流-電壓轉換電路3的第四輸入端I，并與控制電路2輸入的數字信號XF8相連，其漏極與第七PMOS管MP7的柵極相連；其源極與其所在芯片的電源電壓VIN相連，第i^一 PMOS管MPll作為開關管，由控制電路2輸入的數字信號XF8控制其導通和關斷；第一NMOS 管 MN1、第二 NMOS 管 MN2、第三 NMOS 管 MN3、第四 NMOS 管 MN4、第五 NMOS管麗5、第六NMOS管MN6和第七NMOS管麗7的柵極分別與分頻器電路I輸入的七路數字信號Fl F7相連；第一 NMOS管MNl、第二 NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管麗5、第六NMOS管MN6和第七NMOS管麗7的源極分別輸出七路電流信號Il 17，第一 NMOS 管 MNl、第二 NMOS 管 MN2、第三 NMOS 管 MN3、第四 NMOS 管 MN4、第五 NMOS 管麗5、第六NMOS管MN6和第七NMOS管麗7作為開關管，由其柵極所加的分頻器電路I輸入的數字信號Fl F7控制其開關管的導通與關斷；第八NMOS管MN8，其柵極作為電流-電壓轉換電路3的第三輸入端J，并與控制電路2輸入的數字信號F8相連，其源極作為電流源電路31的第二輸出端，輸出電流信號18，第八NMOS管MN8作為開關管，由控制電路2輸入的數字信號F8控制其導通和關斷。所述電阻網絡32，由19個電阻Rl R19連接組成，即第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6、第七電阻R7、第八電阻R8、第九電阻R9、第十電阻R10、第i^一電阻R11、第十二電阻R12、第十三電阻R13、第十四電阻R14、第十五電阻R15、第十六電阻R16、第十七電阻R17第十八電阻R18和第十九電阻R19，其中第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6和第七電阻R7串聯跨接于第十八電阻R18的一端與地之間，且第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6和第七電阻R7的一端分別與電流源電路31輸入的七路電流信號Il 17對應連接；第十二電阻R12和第十五電阻R15串聯跨接于第三電阻R3的另一端與地之間；第九電阻R9和第八電 阻R8串聯跨接于第四電阻R4的另一端與地之間；第十電阻RlO和第i^一電阻Rll串聯跨接于第五電阻R5的另一端與地之間；第十三電阻R13和第十四電阻R14串聯跨接于第六電阻R6的另一端與地之間；第十六電阻R16和第十七電阻R17串聯跨接于第七電阻R7的另一端與地之間；第十八電阻R18的一端作為電阻網絡32的輸出端，輸出電壓信號Vl ;第十九電阻R19跨接于第十八電阻R18的另一端與地之間；在軟啟動電路剛開始工作階段，分頻器電路I不工作，第八PMOS管MP8通過電流鏡結構將其支路上的電流鏡像到第十PMOS管MPlO支路上，使三極管PNPl工作，電阻Rl R19上沒有電流，電壓信號Vss為三極管PNPl的射極電壓Ve ;當其所在芯片的關斷信號SHUT為低電平時，分頻器電路I開始工作輸出數字信號Fl F7，并控制電流-電壓轉換電路3中第一 NMOS管MNl 第七NMOS管的導通與關斷。所述高嵌位電路33，包括三極管PNPl、第二十電阻R20和電容Cl，其中三極管PNP1，其基極作為高嵌位電路33的第一輸入端，并與電阻網絡32輸入的電壓信號Vl相連；其射極作為高嵌位電路33的第二輸入端，并與電流源電路31輸入的電壓信號V2相連；其集電極連接到地；第二十電阻R20和電容Cl串聯跨接于三極管PNPl的射極與地之間，第二十電阻R20和電容Cl的公共端作為電流-電壓轉換電路3的輸出端L，輸出電壓信號Vss，當軟啟動結束后，電壓信號Vss作為軟啟動電路的高箝位信號，提高了軟啟動電路的高效性。本發明的具體工作原理如下軟啟動電路剛開始工作時，控制電路2輸出的清零信號clr為高電平，分頻器電路I輸出的7位數字信號Fl F7和軟啟結束信號OVER均為低電平，經過一個時鐘信號CLK后，數字信號Fl變為高電平而其余信號均為低電平，數字信號F7 Fl按照二進制方式表示為0000001，在第二個時鐘信號CLK后，第一位數字信號Fl變為低電平，第二位數字信號F2變為高電平而其余信號為低電平，數字信號F7 Fl按照二進制方式表示為0000010，在第三個時鐘信號CLK后，第一位數字信號Fl和第二位數字信號F2變為高電平而其余數字信號為低電平，數字信號F7 Fl按照二進制方式表示為0000011，每過一個時鐘信號CLK后，二進制數加I，數字信號F7 Fl用二進制方式表示從0000000變化到1111111，當數字信號F7 Fl 二進制方式表示為1111111時，再經過一個時鐘信號CLK后，分頻器電路I輸出的結束信號OVER為高電平，數字信號F7 Fl 二進制方式表示為0000000，數字信號F7 Fl控制電流-電壓轉換電路3輸出的電壓信號Vss近似線性上升，軟啟結束信號OVER使控制電路2輸出的清零信號clr變為低電平，關斷分頻器電路I ;當分頻器電路I恢復正常工作后，關斷信號SHUT為低電平，RS觸發器的R端為低電平，輸出保持不變，關斷信號SHUT與數字信號F8通過二輸入或非門使分頻器電路I輸出的軟啟結束信號OVER為高電平，RS觸發器的R端為高電平，RS觸發器的輸出端為低電平，數字信號F8變為高電平使清零信號clr為低電平，關斷分頻器電路I ;數字信號XF8與數字信號F8共同作用使電流-電壓轉換電路3輸出的電壓信號Vss穩定，軟啟動過程結束。若關斷信號SHUT在任意時刻為高電平時，清零信號clr為低電平，關斷分頻器電路1，RS觸發器的輸出保持不變，則數字信號F8和數字信號XF8也不變，電流-電壓轉換電路3輸出的電壓信號Vss不變，軟啟動過程結束，電壓信號Vss可作為高箝位信號。在軟啟動電路剛開始工作階段，分頻器電路I不工作，電流-電壓轉換電路3中的第八PMOS管MP8通過電流鏡結構將其支路上的電流鏡像到第十PMOS管MPlO支路上，使三極管PNPl工作，電阻Rl R19上沒有電流，故輸出電壓為三極管PNPl的射極電壓Ve ;當關斷信號SHUT為低電平時，分頻器電路I輸出的數字信號Fl F7控制電流-電壓轉換電路3中NMOS管麗I 麗7的導通與關斷。數字信號Fl F7控制的7路電流分別對應為Il 17，設電阻第一電阻Rl 第十九電阻R19的阻值相同都為R，通過戴維南等效，軟啟動過程中電流-電壓轉換電路3的輸出電壓Vss為
權利要求
1.一種應用于降壓型DC-DC開關電源中的軟啟動電路，包括分頻器電路(I)和控制電路(2)，分頻器電路(I)的第一輸出端C與控制電路(2)的第一輸入端E相連,輸出軟啟結束信號OVER;控制電路⑵的第一輸出端G與分頻器電路(I)的第一輸入端B相連,輸出清零信號clr，其特征在于分頻器電路(I)的第二輸出端D與控制電路(2)的第二輸出端H、第三輸出端M分別連接有電流-電壓轉換電路(3)，用于輸出電壓信號Vss ；所述的電流-電壓轉換電路(3)，包括電流源電路(31)、電阻網絡(32)和高嵌位電路 (33)，其中電流源電路(31)，設有四個輸入端和三個輸出端，其第一輸入端作為電流-電壓轉換電路(3)的第一輸入端N，并與其所在芯片的電流源IREF相連，其第二輸入端作為電流-電壓轉換電路(3)的第二輸入端K，并與分頻器電路(I)輸入的數字信號Fl F7相連，其第三輸入端作為電流-電壓轉換電路(3)的第三輸入端J，并與控制電路(2)輸入的數字信號 F8相連，其第四輸入端作為電流-電壓轉換電路(3)的第四輸入端I，并與控制電路(2)輸入的數字信號XF8相連，其第一輸出端與電阻網絡(32)相連，輸出電流信號Il 17，其第二輸出端與電阻網絡(32)相連，輸出電流信號18，其第三輸出端與高嵌位電路(33)相連， 輸出電壓信號V2 ；電阻網絡(32),設有兩個輸入端與一個輸出端,其輸出端與高嵌位電路(33)相連,輸出電壓信號Vl ；高嵌位電路(33),設有兩個輸入端與一個輸出端,其輸出端作為電流-電壓轉換電路 (3)的輸出端L,輸出電壓信號Vss。
2.根據權利要求1所述的軟啟動電路，其特征在于電流源電路(31)，由12個PMOS管 MPl MP12和11個NMOS管麗I 麗11連接組成，其中第九NMOS管MN9、第十NMOS管MNlO和第i^一 NMOS管MNl I，其柵極分別相連構成電流鏡結構，其源極分別相連，并連接到地；第九NMOS管MN9的漏極作為電流-電壓轉換電路 (3)的第一輸入端N，并與其所在芯片的電流源IREF相連；第十NMOS管麗10的漏極與第十二 PMOS管MP12的漏極相連；第一 PMOS管MP1、第二 PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第五PMOS管 MP5、第六PMOS管MP6、第七PMOS管MP7和第十二 PMOS管MP12，其柵極分別相連構成電流鏡結構，其源極分別相連，并與其所在芯片的電源電壓VIN相連；第一 PMOS管MPl的漏極與第一 NMOS管MNl的漏極相連；第二 PMOS管MP2的漏極與第二 NMOS管MN2的漏極相連；第三PMOS管MP3的漏極與第三NMOS管麗3的漏極相連；第四PMOS管MP4的漏極與第四NMOS 管MN4的漏極相連；第五PMOS管MP5的漏極與第五NMOS管麗5的漏極相連；第六PMOS管 MP6的漏極與第六NMOS管MN6的漏極相連；第七PMOS管MP7的漏極與第七NMOS管麗7的漏極相連；第八PMOS管MP8、第九PMOS管MP9和第十PMOS管MP10，其柵極分別相連構成電流鏡結構，其源極分別相連，并與其所在芯片的電源電壓VIN相連；第八PMOS管MP8的漏極與第 i^一 NMOS管麗11的漏極相連；第九PMOS管MP9的漏極與第八NMOS管MN8的漏極相連；第十PMOS管MPlO的漏極作為電流源電路(31)的第三輸出端，輸出電壓信號V2 ；第H^一 PMOS管MPll，其柵極作為電流-電壓轉換電路(3)的第四輸入端I，并與控制電路(2)輸入的數字信號XF8相連，其漏極與第七PMOS管MP7的柵極相連；其源極與其所在芯片的電源電壓VIN相連；第一 NMOS管MN1、第二 NMOS管MN2、第三NMOS管MN3、第四NMOS管MN4、第五NMOS管麗5、第六NMOS管MN6和第七NMOS管麗7，其柵極分別與分頻器電路(I)輸入的七路數字信號Fl F7相連；其源極分別輸出七路電流信號Il 17 ;第八NMOS管MN8，其柵極作為電流-電壓轉換電路(3)的第三輸入端J，并與控制電路⑵輸入的數字信號F8相連，其源極作為電流源電路(31)的第二輸出端，輸出電流信號 18。
3.根據權利要求1所述的軟啟動電路，其特征在于電阻網絡(32)，由19個電阻Rl R19連接組成，其中第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6和第七電阻R7串聯跨接于第十八電阻R18的一端與地之間，且第一電阻R1、第二電阻R2、第三電阻R3、第四電阻R4、第五電阻R5、第六電阻R6和第七電阻R7的一端分別與電流源電路 (31)輸入的七路電流信號Il 17對應連接；第十二電阻R12和第十五電阻R15串聯跨接于第三電阻R3的另一端與地之間；第九電阻R9和第八電阻R8串聯跨接于第四電阻R4的另一端與地之間；第十電阻RlO和第十一電阻Rll串聯跨接于第五電阻R5的另一端與地之間；第十三電阻R13和第十四電阻R14串聯跨接于第六電阻R6的另一端與地之間；第十六電阻R16和第十七電阻R17串聯跨接于第七電阻R7的另一端與地之間；第十八電阻R18的一端作為電阻網絡(32)的輸出端，輸出電壓信號Vl ;第十九電阻 R19跨接于第十八電阻R18的另一端與地之間。
4.根據權利要求1所述的軟啟動電路，其特征在于高嵌位電路(33)，包括三極管PNPl、 第二十電阻R20和電容Cl ；所述三極管PNP1，其基極作為高嵌位電路(33)的第一輸入端，并與電阻網絡(32)輸入的電壓信號Vl相連；其射極作為高嵌位電路(33)的第二輸入端，并與電流源電路(31)輸入的電壓信號V2相連；其集電極連接到地；所述第二十電阻R20和電容Cl串聯跨接于三極管PNPl的射極與地之間，第二十電阻 R20和電容Cl的公共端作為電流-電壓轉換電路(3)的輸出端L，輸出電壓信號Vss。
5.根據權利要求1所述的軟啟動電路，其特征在于控制電路(2)，包括RS觸發器RSl、 第一反相器I1、第二反相器12和或非門NI ；所述RS觸發器RS1，其輸入端R作為控制電路(2)的第一輸入端E，并與分頻器電路(I)輸入的軟啟結束信號OVER相連；其輸入端S作為控制電路(2)的第二輸入端F，并與其所在芯片的關斷信號SHUT相連；其輸出端Q與第一反相器Il的輸入端相連；所述第一反相器Il的輸出端作為控制電路⑵的第一輸出端H,與第二反相器12的輸入端相連，輸出數字信號F8 ;第二反相器12的輸出端作為控制電路(2)的第二輸出端M,輸出數字信號XF8 ；所述或非門NI，其第一輸入端與第一反相器Il的輸出端相連；其第二輸入端與其所在芯片的關斷信號SHUT相連；其輸出端作為控制電路(2)的第三輸出端G，輸出清零信號 clr。
全文摘要
本發明公開了一種應用于降壓型DC-DC開關電源中的軟啟動電路，主要解決現有啟動電路存在過沖電壓和浪涌電流，以及靜態功耗過大的問題。該啟動電路包括分頻器電路、控制電路和電流-電壓轉換電路；分頻器電路的第一輸出端與控制電路相連，輸出軟啟結束信號OVER；分頻器電路的第二輸出端與電流-電壓轉換電路相連，輸出數字信號F1～F7；控制電路的第一輸出端與分頻器電路相連，輸出清零信號clr；控制電路的第二輸出端、第三輸出端與電流-電壓轉換電路相連，分別輸出數字信號F8和數字信號XF8；電流-電壓轉換電路輸出電壓信號VSS；本發明采用了電流-電壓轉換電路，提高了輸出電壓穩定性，減小了靜態功耗，縮小了版圖面積，降低了成本，可用于模擬集成電路。
文檔編號H02M1/36GK103001480SQ20121055914
公開日2013年3月27日 申請日期2012年12月20日 優先權日2012年12月20日
發明者何惠森, 來新泉, 聶博, 李佳佳 申請人:西安電子科技大學