專利名稱：一種用于dc-dc驅動的超低靜態電流的電平移位電路的制作方法
技術領域：
本發明屬于集成電路設計領域，涉及一種模擬集成電路，特別是一種用于DC-DC驅動的超低靜態電流的電平移位電路。
背景技術：
目前，為了滿足高壓DC-DC轉換器的應用需求，特別是在分布式電源系統、汽車電子和MEMS等領域的需要，一些晶元代工廠開發了一種適用于高壓電源芯片設計的工藝，這種工藝具有薄/厚柵氧化層和更高的額定電壓的特點。橫向雙擴散MOS (LDMOS)的應用已成為在不改變掩膜制作工藝的情況下，提高低壓過程中高壓容限的一種重要方法。通常，LDMOS高壓晶體管的柵源擊穿電壓遠低于其漏源擊穿電壓，例如一個3 0V η溝道LDMOS(nLDMOS)在導通時候的柵源電壓低于5V，較低的柵源電壓有利于降低開關損耗。在高壓DC-DC轉換器中，自舉式技術廣泛用于產生比輸入更高的電壓以驅動電源開關的高壓端，為了能夠與低電壓的邏輯電平進行兼容，低壓/高壓電平轉換器應用而生，其轉換速度和功耗對于DC-DC轉換器十分重要，特別是在便攜式應用領域。圖I顯示了一種在同步降壓轉換器中實現電平轉換的自舉式驅動電路結構圖，該電路包括低壓供電源VDD，二極管D1，電容CB和聞壓電源開關。當聞壓開關關閉時，Vboot = VDD-VDiode,當聞壓開關開啟時，Vboot =ViN+(VDD-VDiode)。并且，nLDMOS用作高壓和低壓的轉換開關，能夠承受30V的漏源電壓和5V的柵源電壓，電平移位器產生一個低的擺幅。電平移位器在高壓驅動電路中是一個重要環節，諸如在MEMS、電源轉換器、等離子顯示驅動、以及其他一些電子機械系統中。圖2所示的是利用交叉耦合的PMOS負載實現電平轉移的傳統電平轉移電路，該電路將電壓從低壓源VDDL轉移到高壓源VDDH，下拉NMOS在輸出狀態改變之前克服了 PMOS的鎖存狀態，輸出電壓從OV到VDDH，有可能超過擊穿電壓，因此對圖I所示的浮動驅動方案是不合適的。圖3是在圖2的基礎上，引入了兩個二極管為電路提供鉗位電流，使A、B兩點電壓在支路導通時不致降到0V，從而使輸出電壓范圍穩定在Vui-VDitjde到VBOOT之間，進而滿足輸出要求。然而，由于穩定時的鉗位電流為流過二極管的電流，其電流值仍然很大，從而使電路具有很高的靜態損耗，因此在開關型DC-DC電源電路的實際應用中仍有其缺陷。
發明內容
針對上述傳統電平轉移電路的缺陷或不足，本發明的目的在于，提供一種用于DC-DC驅動的超低靜態電流的電平移位電路，該電路不僅能使輸入電壓轉移到既定的位置，具有耐高壓的特點，而且能夠降低電路的靜態損耗，進一步優化了電平轉移結構中的電路設計。為了達到上述目的，本發明采用如下的技術解決方案一種用于DC-DC驅動的超低靜態電流的電平移位電路，所述的電平移位電路包括
第一電源VCC，開關節點電壓VX，第二電源VB00T，邏輯輸入端IN，邏輯輸出端0UT，4 個反相器 INVl、INV2、INV3 和 INV4，12 個晶體管 Ml、M2、M3、M4、M5、M6、M7、M8、M9、M10、M1UM12 ;其中，晶體管機、] 2、]\19、]\110和祖1均為5V的低壓NM0S，晶體管M7、M8和M12均為5V的低壓PM0S，晶體管M3、M4均為30V的高壓NM0S，晶體管M5、M6均為30V的高壓PMOS ；所述反相器INVl的輸入端與邏輯輸入端IN相連，反相器INVl的輸出端與M3的柵極相連，反相器INV2的輸入端與反相器INVl的輸出端相連，反相器INV2的輸出端與晶體管M4的柵極相連，反相器INVl和反相器INV2使M3和M4交替導通；晶體管Ml和晶體管M2的源極分別接地，柵極分別接第一電源VCC，晶體管Ml的漏極與晶體管M3的源極相連，晶體管M2的漏極與晶體管M4的源極相連，晶體管Ml、M2分別為第一支路和第二支路提供大小可調的支路電流，其中，晶體管Ml、M3、M5、M7和M9的連接電路構成第一支路，晶體管M2、M4、M6、M8和MlO的連接電路構成第二支路；晶體管M3的漏極與晶體管M5的漏極相連，晶體管M4的漏極與晶體管M6的漏極相連；晶體管M5的源極與晶體管M7的漏極相連，晶體管M6的源極與晶體管M8的漏極相連；晶體管M5的柵極與晶體管M6的柵極相連且均與開 關節點電壓VX相連；M7的源極和M8的源極均與第二電源VBOOT相連；晶體管M5的源極與晶體管M7的漏極的連接線上任取一點A ;在晶體管M6的源極與晶體管M8的漏極的連接線上任取一點B ;晶體管M8的棚極和晶體管M9的漏極均與點A相連；晶體管M7的棚極和晶體管MlO的漏極與點B相連；晶體管M9的柵源極和晶體管MlO的柵源極均與開關節點電壓VX相連；晶體管Mll的柵極和晶體管M12的柵極相連，且晶體管Mll柵極和晶體管M12的柵極均與晶體管MlO的漏極相連；M11的漏極和M12的漏極互相連接后與反相器INV3的輸入端相連，晶體管MlI的源極和開關節點電壓VX相連，晶體管M12的源極和第二電源VBOOT相連；反相器INV3與反相器INV4級聯，反相器INV4的輸出端與邏輯輸出端OUT相連，反相器INV3、反相器INV4的電源端均與第二電源VBOOT相連，反相器INV3、反相器INV4的地端均與開關節點電壓VX相連。本發明還包括如下其他技術特征所述第一電源VCC的輸入電壓范圍為OV到6V。所述開關節點電壓VX的輸入電壓范圍為OV到30V。所述第二電源VBOOT的其輸入電壓范圍為5V到35V，第二電源VBOOT是在開關節點電壓VX的基礎上疊加5V電壓形成的電壓。與現有的電平移位電路相比，本發明具有如下的優點I、使用兩個30V的高壓PMOS晶體管，并和兩個5V的低壓NMOS晶體管進行組合連接，不僅能使電壓轉移到特定位置，滿足電路功能要求，具有耐高壓的特點，而且采用的30V聞壓PMOS具有自關斷能力，極大的減小了電路中的靜態電流，使電路穩定時的靜態損耗為超低靜態損耗，此組合連接結構為本發明的一個重要方面。2、使用兩個5V的低壓NMOS晶體管，由于其寬長比可調，因此當其工作在線性區的時候，可看作兩個阻值可調的線性電阻，能夠為電路提供大小可調的電流。3、使用兩個30V的高壓NMOS晶體管，避免出現高壓擊穿問題，具有高壓隔離作用。4、使用兩個低壓晶體管構成比較門限的反相器，改善電路中的電平轉換速度。輸入邏輯端IN通過反相器INVl、INV2交替導通，從而控制第一支路和第二支路交替導通，使電路產生壓差恒定的移位電壓。
5、級聯兩個反相器，能夠對邏輯電平進行整形，并增大了電平移位電路的電壓驅動能力。6、本發明的電路簡單，節省芯片面積，適用于具有開關型DC-DC轉換器驅動等結構的電源芯片。
圖I為采用同步管的反相Buck型開關電源的基本拓撲結構圖。圖2為傳統的電平移位電源產生電路示意圖。圖3為對傳統電路改進后的電平移位電源產生電路示意圖。圖4為本發明的用于DC-DC驅動的超低靜態電流的電平移位電路示意圖。·
以下結合附圖和具體實施方式
對本發明進一步解釋說明。
具體實施例方式如圖4所示，本發明的用于DC-DC驅動的超低靜態電流的電平移位電路，該電平移位電路包括第一電源VCC，其輸入電壓范圍為OV到6V;開關節點電壓VX，是浮空的地電位，與DC-DC轉換器高壓邊和低壓邊的公共端相連，其輸入電壓范圍為OV到30V ；第二電源VB00T，是DC-DC轉換器自舉式高壓電源，其輸入電壓范圍為5V到35V ；第二電源VBOOT是在DC-DC轉換器的開關節點電壓VX的基礎上疊加一個固定電壓(例5V)形成的電壓，VBOOT隨開關節點電壓VX變化而變化，在全輸出范圍內VBOOT與開關節點電壓VX的差值始終恒定。邏輯輸入端IN，用以接收高電平為第一電源VCC和低電平為OV的邏輯輸入信號；并向電路輸入電平信號；邏輯輸出端0UT，用以提供高電平為第二電源VBOOT和低電平為第三電源VX的邏
輯輸出信號；4 個反相器 INVl、INV2、INV3 和 INV4 ；12 個晶體管，分別為 M1、M2、M3、M4、M5、M6、M7、M8、M9、M10、M11、M12，其中，晶體管Ml、M2、M9、MlO和Mll均為5V的低壓NMOS,晶體管M7、M8和M12均為5V的低壓PMOS,晶體管M3、M4均為30V的高壓NMOS，晶體管M5、M6均為30V的高壓PMOS ；所述反相器INVl的輸入端與邏輯輸入端IN相連，反相器INVl的輸出端與M3的柵極相連，反相器INV2的輸入端與反相器INVl的輸出端相連，反相器INV2的輸出端與晶體管M4的柵極相連，反相器INVl和反相器INV2使M3和M4交替導通；晶體管Ml和晶體管M2的源極分別接地，柵極分別接第一電源VCC，晶體管Ml的漏極與晶體管M3的源極相連，晶體管M2的漏極與晶體管M4的源極相連，晶體管Ml、M2分別為第一支路和第二支路提供大小可調的支路電流，其中，晶體管Ml、M3、M5、M7和M9的連接電路構成第一支路，晶體管M2、M4、M6、M8和MlO的連接電路構成第二支路；晶體管M3的漏極與晶體管M5的漏極相連，晶體管M4的漏極與晶體管M6的漏極相連；晶體管M5的源極與晶體管M7的漏極相連，晶體管M6的源極與晶體管M8的漏極相連；晶體管M5的柵極與晶體管M6的柵極相連且均與開關節點電壓VX相連；M7的源極和M8的源極均與第二電源VBOOT相連；晶體管M5的源極與晶體管M7的漏極的連接線上任取一點A ;在晶體管M6的源極與晶體管M8的漏極的連接線上任取一點B ;晶體管M8的棚極和晶體管M9的漏極均與點A相連；晶體管M7的棚極和晶體管MlO的漏極與點B相連；晶體管M9的柵源極和晶體管MlO的柵源極均與開關節點電壓VX相連；晶體管Mll的柵極和晶體管M12的柵極相連，且晶體管Mll柵極和晶體管M12的柵極均與晶體管MlO的漏極相連；M11的漏極和M12的漏極互相連接后與反相器INV3的輸入端相連，晶體管MlI的源極和開關節點電壓VX相連，晶體管M12的源極和第二電源VBOOT相連；反相器INV3與反相器INV4級聯，反相器INV4的輸出端與邏輯輸出端OUT相連，反相器INV3、反相器INV4的電源端均與第二電源VBOOT相連，反相器INV3、反相器INV4的地端均與開關節點電壓VX相連。本發明的設計與工作原理如下本發明中，晶體管Ml、M2的柵極始終與第一電源VCC相連，因此始終工作在線性區，可看做兩個線性電阻，分別為兩條支路提供電流。由于晶體管M3、M4均為30V的NM0S，其寬長比不可任意調節，而晶體管Ml、M2作為5V的NM0S，其寬長比可以任意調節，因此選·用晶體管Ml、M2為電路提供電流，并通過改變其寬長比來調節兩條支路電流大小。晶體管M3和M4選用30V的高壓NMOS，保護晶體管Ml和晶體管M2，避免出現電壓擊穿問題，具有高壓隔離作用。M5和M6選用30V的高壓PM0S，不僅能夠保護Ml和M2，避免出現電壓擊穿問題，具有高壓隔離作用，而且當晶體管M5、M6源柵壓差低于MOS管的閾值電壓時，晶體管M5、M6自行關斷，其源漏兩極流過的電流僅為器件的漏電流，該電流在納安培以下，可實現超低靜態電流。晶體管M9、MlO選用5V的低壓PM0S，當晶體管M5、M6源極的漏電流使其柵源壓差分別大于晶體管M9、M10的閾值電壓時，晶體管M9、M10開始導通，為晶體管M5、M6提供漏電流，將晶體管M5、M6的源極電壓鉗位在只比開關節點電壓VX低一個MOS管的閾值電壓的電平上。對于第一支路(由晶體管M1、M3、M5、M7和M9的連接電路構成)，假定起始時刻，晶體管M7導通，晶體管M8關斷，則A點電壓VA等于第二電源VB00T，晶體管M5導通。當邏輯輸入端IN的輸入電壓為低電平時，經過反相器INV1，電壓變為高電平，M3導通，此時，M3源極接O電位，漏極接晶體管M5的漏極，由于晶體管M5導通，電壓等于第二電源VB00T，有可能高于晶體管M3的擊穿電壓，所以M3應使用30V的高壓NMOS，又因為Ml導通，所以第一支路導通，晶體管M5的漏極變為O電位，此時，M5的源極和柵極電壓分別為第二電源VBOOT和開關節點電壓VX，均有可能高于晶體管M5的擊穿電壓，所以M5應使用30V的高壓PM0S。由于A點整個支路導通，A點電壓VA開始降低，使M8導通，VB等于第二電源VB00T，關斷晶體管M7。當VA降到使M5的源柵壓差低于MOS管的閾值電壓時，晶體管M5關斷，但仍會產生漏電流，VA繼續降低，當M5源極的漏電流使其柵源壓差大于M9的閾值電壓時，晶體管M9反相導通，為A點提供鉗位電流，使VA穩定在開關節點電壓VX附近，避免A點電壓繼續降低，防止M7和M8被電壓擊穿。B點電壓VB經過反相器驅動到達邏輯輸出端0UT，此時，邏輯輸出端OUT等于第二電源VBOOT。當晶體管M5關斷時，整個支路關斷，不再產生導通電流，但由于M5仍會產生漏電流，此漏電流在納安培以下，為超低靜態電流，因此產生的靜態損耗為超低靜態損耗。由于漏電流會繼續使A點電壓VA降低，當晶體管M5源極的漏電流使其柵源壓差大于晶體管M9的閾值電壓時，晶體管M9的源漏極反相，為A點提供一個很小的鉗位電流，其大小為晶體管M5的漏電流大小，使A點電壓穩定在開關節點電壓VX。因此，本發明的電路具有超低靜態損耗功能。此外，由于晶體管M5、M6導通或關斷的時間很短，通常僅為幾納秒，盡管那一瞬間
的電流會很大，但其平均電流卻很小。例如，開關時的電流為500uA，在一個周期內，導通和
關斷的時間均為3ns，對于頻率為IMHz的開關來說，其平均電流為
權利要求
1.一種用于DC-DC驅動的超低靜態電流的電平移位電路，其特征在于，所述的電平移位電路包括 第一電源VCC，開關節點電壓VX，第二電源VBOOT，邏輯輸入端IN，邏輯輸出端OUT，4個反相器 INVl、INV2、INV3 和 INV4,12 個晶體管 Ml、M2、M3、M4、M5、M6、M7、M8、M9、M10、Mil、M12 ;其中，晶體管M1、M2、M9、M10和Mll均為5V的低壓NMOS,晶體管M7、M8和M12均為5V的低壓PM0S，晶體管M3、M4均為30V的高壓NM0S，晶體管M5、M6均為30V的高壓PMOS ； 所述反相器INVl的輸入端與邏輯輸入端IN相連，反相器INVl的輸出端與M3的柵極相連，反相器INV2的輸入端與反相器INVl的輸出端相連，反相器INV2的輸出端與晶體管M4的柵極相；晶體管Ml和晶體管M2的源極分別接地，柵極分別接第一電源VCC，晶體管Ml的漏極與晶體管M3的源極相連，晶體管M2的漏極與晶體管M4的源極相連，晶體管Ml、M2分別為第一支路和第二支路提供大小可調的支路電流，其中，晶體管M1、M3、M5、M7和M9的連接電路構成第一支路，晶體管M2、M4、M6、M8和MlO的連接電路構成第二支路；晶體管M3的漏極與晶體管M5的漏極相連，晶體管M4的漏極與晶體管M6的漏極相連；晶體管M5的源 極與晶體管M7的漏極相連，晶體管M6的源極與晶體管M8的漏極相連；晶體管M5的柵極與 晶體管M6的柵極相連且均與開關節點電壓VX相連；M7的源極和M8的源極均與第二電源VBOOT相連；晶體管M5的源極與晶體管M7的漏極的連接線上任取一點A ;在晶體管M6的源極與晶體管M8的漏極的連接線上任取一點B ;晶體管M8的柵極和晶體管M9的漏極均與點A相連；晶體管M7的棚極和晶體管MlO的漏極與點B相連；晶體管M9的棚源極和晶體管MlO的柵源極均與開關節點電壓VX相連；晶體管Mll的柵極和晶體管M12的柵極相連，且晶體管Mll柵極和晶體管M12的柵極均與晶體管MlO的漏極相連；M11的漏極和M12的漏極互相連接后與反相器INV3的輸入端相連，晶體管Ml I的源極和開關節點電壓VX相連，晶體管M12的源極和第二電源VBOOT相連；反相器INV3與反相器INV4級聯，反相器INV4的輸出端與邏輯輸出端OUT相連，反相器INV3、反相器INV4的電源端均與第二電源VBOOT相連，反相器INV3、反相器INV4的地端均與開關節點電壓VX相連。
2.如權利要求I所述的用于DC-DC驅動的超低靜態電流的電平移位電路，其特征在于，所述第一電源VCC的輸入電壓范圍為OV到6V。
3.如權利要求I所述的用于DC-DC驅動的超低靜態電流的電平移位電路，其特征在于，所述開關節點電壓VX的輸入電壓范圍為OV到30V。
4.如權利要求I所述的用于DC-DC驅動的超低靜態電流的電平移位電路，其特征在于，所述第二電源VBOOT的其輸入電壓范圍為5V到35V，第二電源VBOOT是在開關節點電壓VX的基礎上疊加5V電壓形成的電壓。
全文摘要
本發明公開了一種用于DC-DC驅動的超低靜態電流的電平移位電路，該電路主要解決電平移位過程中的靜態損耗問題。該電平移位電路包括第一電源VCC，開關節點電壓VX，第二電源VBOOT，邏輯輸入端IN，邏輯輸出端OUT，4個反相器INV1、INV2、INV3和INV4，12個晶體管M1-M12；晶體管M1、M2、M9、M10和M11均為5V的低壓NMOS，晶體管M7、M8和M12均為5V的低壓PMOS，晶體管M3、M4均為30V的高壓NMOS，晶體管M5、M6均為30V的高壓PMOS；由于采用具有自關斷能力的30V高壓PMOS，極大的減小了電路中的靜態電流，使電路具有超低靜態損耗功能。本發明電路簡單，節省芯片面積，適用于具有開關型DC-DC轉換器驅動等結構的電源芯片。
文檔編號H02M3/155GK102904565SQ20121038099
公開日2013年1月30日 申請日期2012年10月9日 優先權日2012年10月9日
發明者李演明, 張 林, 賈亞飛, 文常保 申請人:長安大學