減少電磁干擾濾波器的功率消耗的泄放電路及方法
【專利摘要】本發明提供一種減少電磁干擾濾波器的功率消耗的泄放電路及方法，檢測連接到該電磁干擾濾波器的交流電源是否被移除，在交流電源被移除時，該泄放電路建立放電路徑供該電磁干擾濾波器的電容放電，在交流電源連接到該電磁干擾濾波器的期間，該泄放電路切斷該放電路徑以減少功率消耗。
【專利說明】減少電磁干擾濾波器的功率消耗的泄放電路及方法
【技術領域】
[0001]本發明是有關一種電磁干擾(Electro-Magnetic Interference; EMI)濾波器,特別是關于一種減少電磁干擾濾波器的功率消耗的泄放電路及方法。
【背景技術】
[0002]近年來，因能源危機及環保概念抬頭，歐盟、北美及日本等區域紛紛對電子設備訂定相關綠色環保法規，除規定電子設備的轉換效率外，亦對空載待機能耗提出嚴格要求。如圖1所示，在傳統的交直流轉換器中，電磁干擾濾波器10包括電容Cx具有兩端a及b供連接交流電源VAC，橋式整流器12整流電容Cx的電壓Vx產生輸入電壓Vin，電源供應器14將輸入電壓Vin轉換為輸出電壓Vo。當交流電源VAC移除時，電容Cx上的電壓Vx可能高達數百伏特，為了避免發生電擊危險，故使用泄放電阻Rl與電容Cx并聯以建立放電路徑供電容Cx放電。然而，在交流電源VAC持續供電時，泄放電阻Rl不斷的有電流通過，因而造成額外的功率消耗。在現行的安規中，例如CEI/IEC 60950-1 clause 2.1.1.7，電容Cx與泄放電阻Rl的放電時間常數(time constant) Rl X Cx必須小于I秒，因此電容Cx越大，泄放電阻Rl就越小，泄放電阻Rl所造成的功率消耗也就越大，特別是在系統待機時，泄放電阻Rl的功率消耗更占空載待機能耗相當大的比重。
【發明內容】
[0003]本發明的目的之一，在于提供一種減少電磁干擾濾波器的功率消耗的泄放電路及方法。
[0004]本發明的目的之一，在于提供一種與電源供應器的高電壓啟動電路共用壓點及高電壓元件的泄放電路。
[0005]根據本發明，一種減少電磁干擾濾波器的功率消耗的泄放電路包括整流電路、泄放開關及電源檢測電路。該整流電路連接該電磁干擾濾波器的電容的兩端，用以將該電容的第一電壓整流產生第二電壓，該電容具有兩端供連接交流電源。該電源檢測電路在該第二電壓持續大于臨界值超過預設時間時，導通連接在該整流電路及接地端之間的泄放開關以建立泄放路徑供該電容放電。其中該泄放開關及電源檢測電路可以整合在控制集成電路中，并且與該控制集成電路的高電壓啟動電路共用壓點及高電壓元件以減少壓點數量、電路面積及成本。
[0006]根據本發明，一種減少電磁干擾濾波器的功率消耗的泄放方法包括整流該電磁干擾濾波器的電容的第一電壓產生第二電壓，其中該電容的兩端供連接交流電源，在該第二電壓持續大于臨界值超過預設時間時，建立泄放路徑供該電容放電。
[0007]本發明的有益效果在于，應用本發明提供的技術方案能夠減少電磁干擾濾波器的功率消耗。
【專利附圖】
【附圖說明】[0008]圖1是已知的交直流轉換器；
[0009]圖2是本發明泄放電路的第一實施例；
[0010]圖3是圖2信號的波形圖；
[0011]圖4是本發明泄放電路的第二實施例；
[0012]圖5是本發明泄放電路的第三實施例；以及
[0013]圖6是本發明泄放電路的第四實施例。
[0014]附圖標號
[0015]10電磁干擾濾波器
[0016]12橋式整流器
[0017]14電源供應器
[0018]16泄放電路
[0019]18整流電路
[0020]20電源檢測電路
[0021]22比較器
[0022]24計時器
[0023]26反相器
[0024]28 電流源
[0025]30比較器
[0026]32 控制 IC
[0027]34與非門
[0028]36高電壓啟動電路
[0029]38 POR 電路
[0030]40泄放電流控制器
【具體實施方式】
[0031]圖2是本發明泄放電路16的第一實施例，其中泄放電路16取代圖1中的泄放電阻R1，泄放電路16包括整流電路18、電源檢測電路20、限流器Rb以及泄放開關SWb。整流電路18包括兩個二極管Dl及D2分別連接電容Cx的兩端a及b以全波整流電容Cx的電壓Vx產生電壓Vfull，如果橋式整流器12的輸出端Vin沒有如圖1所示的大電容Ci時，橋式整流器12可以取代整流電路18提供全波整流后的電壓Vfull。電源檢測電路20包括由電阻R2及R3組成的分壓電路、比較器22及計時器24，由電阻R2及R3組成的分壓電路分壓電壓Vfull產生電壓Vd，比較器22比較電壓Vd及參考電壓Vref，并在電壓Vd大于參考電壓Vref時送出比較信號SI，計時器24計數比較信號SI的持續時間Tl，在持續時間Tl大于預設時間T2時,計時器24導通(turn on)在整流電路18及接地端之間的泄放開關Sffb以使整流電路18、限流器Rb及泄放開關SWb形成放電路徑供電容Cx放電。與泄放開關SWb串聯的限流器Rb是用以限制通過泄放開關SWb的放電電流，在此實施例中，限流器Rb為電阻，在其他實施中，限流器也可以是其他可以限制電流的元件，例如耗盡型MOS晶體管晶體管。圖2的計時器24是由反相器26、開關SW1、電流源28、電容Cl及比較器30組成的模擬電路，電流源28連接電容Cl提供充電電流11，反相器26根據比較器22的輸出控制與電容Cl并聯的開關SWl以控制電容Cl的充放電，比較器30比較電容Cl的電壓Vc及參考電壓Vrefl產生比較信號Sb供控制泄放開關SWb。在其他實施例中，計時器24也可以是由振蕩器及計數器組成的數字電路。
[0032]一般而言，電壓Vfull為高電壓，因此電源檢測電路20中的比較器24需要使用高電壓元件，但是高電壓元件具有高成本及大面積的缺點，藉由控制電阻R2及R3的比例可以將電壓Vfull降為較低的電壓Vd，因此比較器22可以用低電壓或中電壓元件來實現，因而減少成本及電路面積。
[0033]圖3是圖2電路的波形圖。參照圖2及圖3，當交流電源VAC連接到電容Cx的兩端a及b時，電容Cx的電壓Vx隨交流電源VAC改變，整流電路18整流電壓Vx產生電壓Vful I，當電壓VfulI大于預設臨界值時，即電壓Vd大于參考電壓Vref時，比較器22產生比較信號SI關閉(turn off)計時器24中的開關SW1，電容Cl的電壓Vc因而開始上升。當電壓VfulI小于臨界值，即電壓Vd小于參考電壓Vref時，比較器22結束比較信號SI，因而導通開關SWl使電容Cl放電，進而將電壓Vc歸零。在交流電源VAC連接到電容Cx的情況下，由于電壓Vd的波形呈周期性變化，因此比較信號SI的持續時間Tl幾乎為定值，而且無法使電容Cl的電壓Vc上升到參考電壓Vref2，故維持關閉泄放開關SWb以切斷放電路徑，減少功率消耗。
[0034]當交流電源VAC被移除時，如圖3的時間tl所示，電容Cx的電壓Vx將維持在交流電源VAC移除瞬間的電壓，因此電壓Vd也將維持固定，若此時的電壓Vd大于參考電壓Vref,則比較器22將持續輸出比較信號SI使電壓Vc持續上升，如時間tl到t3所示，當比較信號SI的持續時間Tl達到預設時間T2時，如時間t2所示，電壓Vc大于參考電壓Vrefl，比較器30觸發比較信號Sb以導通泄放開關SWb，此時整流電路18、限制器Rb及泄放開關Sffb將形成放電路徑供電容Cx放電。
[0035]圖2的泄放電路16的全部或部分元作可以整合在集成電路(IntegratedCircuit; IC)中，例如整合到電源供應器14的控制IC32。
[0036]圖4是本發明泄放電路16的第二實施例，其包括整流電路18、具有限壓功能的高電壓元件Ml、限流器Rb、泄放開關SWb及電源檢測電路20，其中除了整流電路18之外的其他元件都整合到電源供應器14的控制IC32中，泄放電路16可與控制IC32中原本就有的高電壓啟動電路36共用壓點PHV及高電壓元件Ml，因此可以減少成本及電路面積。整流電路18整流電容Cx的電壓Vx產生電壓Vfull給控制IC32的壓點PHV，如果橋式整流器12的輸出端Vin沒有大電容Ci，則橋式整流器12可以取代整流電路18提供電壓Vfull。高電壓元件Ml的輸入端連接壓點PHV以接收電壓Vfull，高電壓元件Ml限制電壓VfulI的最大值以在其輸出端產生電壓Vd，高電壓元件Ml可以使用結型場效晶體管或耗盡型MOS晶體管，由于結型場效晶體管及耗盡型MOS晶體管的閾值電壓Vth為負電壓，因此當電壓Vfull小于_Vth時,高電壓元件Ml導通,此時電壓Vd等于Vfull,當電壓Vfull大于-Vth時,高電壓元件Ml夾止(pinch off),此時電壓Vd等于-Vth。限流器Rb與泄放開關SWb串聯在接地端及高電壓元件Ml的輸出端之間，限制泄放開關SWb上的放電電流，在此實施例中，限流器Rb為電阻，在其他實施中，限流器也可以使用其他可以限制電流的元件，例如耗盡型MOS晶體管。電源檢測電路20在被啟動信號Spor啟動后檢測電壓Vd以判斷交流電源VAC是否被移除，在檢測到交流電源VAC被移除時，電源檢測電路20產生信號Sb導通泄放開關Sffb以建立放電路徑供電容Cx放電。在圖4中，由于高電壓元件Ml限制輸入比較器22、限流器Rb及泄放開關SWb的電壓Vd，因此比較器22、限流器Rb及泄放開關SWb可以使用低電壓或中電壓元件以減少成本及電路面積。
[0037]參照圖4，當交流電源VAC連接到電容Cx的兩端a及b時，將產生電流12經整流電路18、高電壓元件Ml及二極管D3對電容Cstart充電，當電容Cstart的電壓VDD達到臨界值時，電源啟動重置(Power On Reset;P0R)電路38提供高準位的啟動信號Spor以啟動電源檢測電路20及控制IC32內的其他電路，進而啟動控制IC32。此外，電壓VDD可以直接作為電源電壓供給電源檢測電路20及控制IC32內的其他電路，或者經電壓調節器調節后供給電源檢測電路20及控制IC32內的其他電路。
[0038]圖4的電源檢測電路20包括比較器22、計時器24及與非門34，與非門34根據來自計時器24的信號S2及來自POR電路38的啟動信號Spor決定信號Sb，在控制IC32被啟動后，由于啟動信號Spor維持在高準位，因此信號Sb將由信號S2決定。在泄放電路16被啟動后，電源檢測電路20檢測電壓Vd，在交流電源VAC連接到電容Cx的兩端a及b的期間，電壓Vd的波形呈周期性變化，比較器22送出的比較信號SI的持續時間Tl幾乎為定值而且小于預設時間T2，故計時器24提供高準位的信號S2關閉泄放開關SWb以切斷放電路徑。當交流電源VAC被移除時，若此時的電壓Vd大于參考電壓Vref，比較器22將持續送出比較信號SI，當計時器24檢測到比較信號SI的持續時間Tl大于預設時間T2時，送出低準位的信號S2以觸發信號Sb來導通泄放開關SWb，此時整流電路18、高電壓元件Ml、限流器Rb及泄放開關SWb形成放電路徑供電容Cx放電。較佳的是，泄放開關SWb上的放電電流小于高電壓元件Ml上的電流。
[0039]圖4的計時器24可以如圖2的電路所示，由反相器26、開關SWl、電流源28、電容Cl及比較器30組成，但其中比較器30的正輸入端及負輸入端分別接收參考電壓Vrefl及電壓Vc，或者圖4的計時器24也可以使用由振蕩器及計數器組成的數字電路。
[0040]圖5是本發明泄放電路的第三實施例，其與圖4的電路同樣包括整流電路18、高電壓元件Ml、限流器Rb、泄放開關SWb及電源檢測電路20，但是限流器Rb及泄放開關SWb是串聯在接地端及高電壓元件Ml的輸入端之間，圖5的泄放電路16還包括高電壓元件M2連接在高電壓元件Ml的輸入端及限流器Rb之間，限制供給限流器Rb及泄放開關SWb的電壓，因此限流器Rb及泄放開關SWb可以使用低電壓或中電壓元件以減少成本及電路面積，高電壓元件M2可以使用結型場效晶體管或耗盡型MOS晶體管。當交流電源VAC連接到電容Cx的兩端a及b時，電源檢測電路20關閉泄放開關SWb以切斷放電路徑。當交流電源VAC被移除時，若此時的電壓Vd大于參考電壓Vref且持續時間Tl大于預設時間T2，則電源檢測電路20導通泄放開關SWb，整流電路18、高電壓元件M2、限流器Rb及泄放開關SWb將形成放電路徑供電容Cx放電。
[0041]在圖5中，泄放電路16的高電壓元件Ml及M2、限流器Rb、泄放開關SWb及電源檢測電路20可以整合到控制IC32中，并且如圖4所示，此泄放電路16可以與高電壓啟動電路36共用壓點PHV及高電壓元件Ml。此外，如果橋式整流器12的輸出端Vin沒有大電容Ci，則橋式整流器12可以取代整流電路18提供電壓Vfull。
[0042]圖6是本發明泄放電路16的第四實施例，其與圖4的電路同樣包括整流電路18、高電壓元件Ml、限流器Rb、泄放開關SWb及電源檢測電路20，但是限流器Rb及泄放開關SWb是串聯在接地端及高電壓元件Ml的輸入端之間，而且泄放開關SWb為高電壓元件，泄放開關SWb可以使用結型場效晶體管或耗盡型MOS晶體管，此外，泄放電路16還包括泄放電流控制器40根據來自電源檢測電路20的信號Sb控制泄放開關SWb。當交流電源VAC連接到電容Cx的兩端a及b時，泄放開關SWb關閉以切斷放電路徑。當交流電源VAC被移除時，若此時的電壓Vd大于參考電壓Vref且持續時間Tl大于預設時間T2，則電源檢測電路20送出信號Sb給泄放電流控制器40以導通泄放開關SWb，整流電路18、限流器Rb及泄放開關SWb將形成放電路徑供電容Cx放電。在圖6中，泄放電流控制器46可以根據信號Sb控制泄放開關SWb上的放電電流。
[0043]在圖6中，泄放電路16的高電壓元件Ml、限流器Rb、泄放開關SWb、電源檢測電路20及泄放電流控制器40可以整合到控制IC32中，并且如圖4所示，此泄放電路16可以與高電壓啟動電路36共用壓點PHV及高電壓元件Ml。此外，如果橋式整流器12的輸出端Vin沒有大電容Ci，則橋式整流器12可以取代整流電路18提供電壓Vfull。
[0044]以上對于本發明的最佳的狀態是實施例所作的敘述為闡明的目的，而無意限定本發明精確地為所揭露的形式，基于以上的教導或從本發明的實施例學習而作修改或變化是可能的，實施例為解說本發明的原理以及讓本領域技術人員以各種實施例利用本發明在實際應用上而選擇及敘述，本發明的技術思想由權利要求及其均等來決定。
【權利要求】
1.一種減少電磁干擾濾波器的功率消耗的泄放電路，其特征在于，所述電磁干擾濾波器包括電容具有兩端供連接交流電源，所述泄放電路包括: 整流電路，連接所述電容的兩端，整流所述電容的第一電壓產生第二電壓； 泄放開關，在所述整流電路及接地端之間；以及 電源檢測電路，連接所述泄放開關，在所述第二電壓持續大于臨界值超過預設時間時，導通所述泄放開關以建立泄放路徑使所述電容放電。
2.如權利要求1所述的泄放電路，其特征在于，所述電源檢測電路包括: 比較器，比較與所述第二電壓相關的第三電壓及一參考電壓，在所述第三電壓大于所述參考電壓時送出比較信號；以及 計時器，連接所述比較器及所述泄放開關，在所述比較信號的持續時間超過所述預設時間時，導通所述泄放開關。
3.如權利要求2所述的泄放電路，其特征在于，所述電源檢測電路還包括分壓電路連接所述整流電路及所述比較器，分壓所述第二電壓產生所述第三電壓。
4.如權利要求1所述的泄放電路，其特征在于，所述泄放電路還包括具有限壓功能的高電壓元件連接所述整流電流及所述電源檢測電路，接收所述第二電壓并限制所述第二電壓的最大值以產生第三電壓給所述電源檢測電路。
5.如權利要求4所述的泄放電路，其特征在于，所述電源檢測電路包括: 比較器，連接所述高電壓元件，比較所述第三電壓及一參考電壓，在所述第三電壓大于所述參考電壓時送出比較信號；以及` 計時器，連接所述比較器及所述泄放開關，在所述比較信號的持續時間超過所述預設時間時，導通所述泄放開關。
6.如權利要求4所述的泄放電路，其特征在于，所述高電壓元件為結型場效晶體管或耗盡型MOS晶體管。
7.如權利要求4所述的泄放電路，其特征在于，所述泄放開關經所述高電壓元件連接所述整流電路。
8.如權利要求7所述的泄放電路，其特征在于，所述放電電流小于所述高電壓元件上的電流。
9.如權利要求4所述的泄放電路，其特征在于，所述泄放開關、所述電源檢測電路及所述聞電壓兀件整合在控制集成電路中。
10.如權利要求9所述的泄放電路，其特征在于，所述高電壓元件提供電流給所述控制集成電路的啟動電容以啟動所述控制集成電路。
11.如權利要求1所述的泄放電路，其特征在于，所述泄放電路還包括限流器與所述泄放開關串聯，以限制所述泄放開關上的最大放電電流。
12.如權利要求1所述的泄放電路，其特征在于，所述泄放電路還包括具有限壓功能的高電壓元件在所述整流電路及所述泄放開關之間，用以限制輸入所述泄放開關的最大電壓。
13.如權利要求12所述的泄放電路，其特征在于，所述高電壓元件為結型場效晶體管或耗盡型場效晶體管。
14.一種減少電磁干擾濾波器的功率消耗的泄放方法，其特征在于，所述電磁干擾濾波器包括電容具有兩端供連接交流電源，所述泄放方法包括下列步驟: (A)對所述電容的第一電壓整流以產生第二電壓；以及 (B)檢測所述第二電壓，在所述第二電壓持續大于臨界值超過預設時間時，建立泄放路徑使所述電容放電。
15.如權利要求14所述的泄放方法，其特征在于，所述步驟(B)包括: 分壓所述第二電壓產生第三電壓；以及 在所述第三電壓持續大于一參考電壓超過所述預設時間時，建立所述泄放路徑。
16.如權利要求14所述的泄放方法，其特征在于，所述步驟(B)包括: 限制所述第二電壓的最大值產生第三電壓；以及 在所述第三電壓持續大于一參考 電壓超過所述預設時間時，建立所述泄放路徑。
【文檔編號】H02H9/04GK103516187SQ201210233836
【公開日】2014年1月15日 申請日期:2012年7月6日 優先權日:2012年6月19日
【發明者】李彥德, 劉國基, 蔡富生, 黎光峰, 張崇誠, 潘均宏, 唐健夫, 陳曜洲 申請人:立锜科技股份有限公司