專利名稱：具有快速啟動的電荷泵電路的制作方法
技術領域：
總的來說，本發明涉及電荷泵電路，且更具體地涉及一種具有超過一種操作類型的電荷泵電路。
背景技術：
電荷泵電路用于為其他電路提供電壓值不同于電源電壓值的電壓。電荷泵電路包括電荷泵，其是能產生電壓高于或低于其輸入電壓的電路，以及調整級，其調整由電荷泵產生的電壓。圖I是簡化電荷泵電路100的框圖，其包括用于接收輸入電壓Vin的輸入端子，用于接收ENABLE(使能)信號的輸入端子，用于接收時鐘信號的輸入端子，用于輸出PUMP_0K信號的輸出端子以及用于輸出輸出電壓Vott的輸出端子。輸出電容器Crat I禹合在Vott輸出 端子和接地端子之間。電荷泵電路100包括多個泵元胞或可配置的拉升單元(CPUC)，其中之一以理想化的方式示出在圖I中。每個泵元胞都包括二極管和泵電容器Ci。圖2是示出電荷泵電路100中的信號的圖200。ENABLE信號激活電荷泵電路100。電荷泵電路基本上具有三種操作模式跳躍模式，線性模式以及線性跳躍模式，該線性跳躍模式是另兩種模式的組合。不管電荷泵電路處于何種操作模式下，當電荷泵電路第一次被激活時，電荷泵電路的Votit都具有Vin的值，且Votit以相對小的步進值Vstep增大，每次步進發生的時間間隔取決于時鐘信號的頻率。因此，Vott需要經過某一時間量At達到目標值Vtaik。由電荷泵電路供電的電路在能夠使用電荷泵電路提供的電力之前可能需要等待這樣的用于使Vot達到目標值Vtam的某一時間量。在電荷泵電路中，At基本上取決于電荷泵的容量。PUMP_0K信號的狀態指示Votit穩定在VTAffi；。減少△ t的一種已知方法是增加時鐘頻率，但是增加時鐘頻率會導致不利的電磁兼容性(EMC)和電磁干擾(EMI)效應。減少At的另一種已知方法是增加每個Ci的電容，但是增加每個Ci的電容的缺點在于會增大電荷泵的面積。例如，使每個Ci的電容加倍會使電荷泵的面積幾乎增大一倍。
通過舉例的方式說明本發明，且本發明不限于附圖中所示示例，在附圖中相同的附圖標記表示相似的元件。為清楚簡明起見，附圖中的元件無需按比例繪制。圖I是簡化的電荷泵電路的框圖。圖2是示出圖I中所示的簡化的電荷泵電路中的信號的圖。圖3是根據本發明的電荷泵電路和m相時鐘生成器的功能框圖，電荷泵電路包括電荷栗和芳路電路。圖4是圖3的電荷泵的簡化原理圖。圖5是圖3的旁路電路的簡化原理圖，其包括時鐘頻率倍增器。圖6不出圖5的時鐘頻率倍增器的五個實施例中每一個的輸入信號和輸出信號的時序圖。圖7是圖3的電荷泵電路的操作仿真與公知的電荷泵電路的操作仿真之間的對比的圖。
具體實施例方式圖3示出根據本發明的電荷泵電路300的簡化功能框圖。電荷泵電路300包括電荷泵330和調整電荷泵產生的輸出電壓Vqut的調整級335。調整級335包括根據本發明的旁路電路320。公知的電荷泵電路沒有旁路電路。在一個實施例中，旁路電路320經由總線耦合至m相時鐘生成器310。旁路電路320經由總線耦合至電荷泵330。m相時鐘310將多個時鐘信號輸出至旁路電路320。時鐘信號的數量和總線寬度取決于電荷泵330的尺寸。由m相時鐘生成器310輸出的多個時鐘信號可表示為CLK0°、CLK360° /m、CLK2X360° /m、CLK3X360° /m、. . .、CLK (m_l) X 360° /m。電荷泵330包括用于接收輸入電壓Vin的 輸入端子，以及用于輸出輸出電SVott的輸出端子。輸出電容器Crat 340耦合在輸出端子和接地端子之間。調整級335包括衰減器350，其輸入耦合至電荷泵330的輸出且其輸出耦合至比較器360。比較器360將衰減器350輸出的信號的電壓與參考電壓Vkef進行比較，并將信號輸出至反饋電路370和觸發器380。觸發器380將PUMP_0K信號輸出至諸如閃速存儲器電路之類的負載以及旁路電路320。PUMP_0K信號的狀態指示Votit穩定在VTAK；。ENABLE信號饋送至反饋電路370以及觸發器380的復位端子(RST)。在一個實施例中，ENBALE信號來源于閃速存儲器電路的內部邏輯控制。反饋電路370基于ENABLE信號的狀態和Vott的當前值輸出接通電荷泵330的信號。在一個實施例中，高電平或邏輯“I”的使能信號與低于Vtam的Vott的當前值協同接通電荷泵電路300。圖4是電荷泵330的簡化原理圖。在一個實施例中，電荷泵330是迪克遜(Dickson)電荷泵。電荷泵330包括多個泵元胞402 (參見圖4)。每個泵元胞402都包括二極管和電容器Ci。在電荷泵330中，泵元胞402串聯耦合(從而形成圖3中的泵元胞的水平行)，且這種串聯布置的泵元胞數量越多，電荷泵330的輸出端的電壓Vott越大。電荷泵330還包括超過一個的串聯布置，即超過一個的圖3中的行，其中每個串聯布置都配置為與其他串聯布置并聯的布置。串聯布置的數量越大(彼此并聯配置)，則電荷泵330的輸出端的電流容量越大。通過具有多個串聯布置，每個電器容Ci的尺寸減小，從而有利地減小電荷泵330的面積。在正常操作期間，每個串聯布置，即圖3中的每個行，都耦合至從耦合至其他串聯布置的時鐘信號延遲的時鐘信號。對于“在正常操作期間”來說，其是指除電荷泵電路啟動期間之外的電荷泵300的操作過程期間。圖4中命名的時鐘信號是交錯的時鐘信號，其在正常操作期間輸出至電荷泵330。參見圖5，在啟動過程中，名稱交替的信號輸出至電荷泵330。電荷泵330的一行中的泵元胞402的數量N由該行中的二極管/泵電容器對的數量決定。電荷泵330在每個行中都具有N個泵元胞402。一行中的N個泵元胞402致使輸出電SVott等于輸入電壓Vin乘以N+ I。電荷泵330的交錯行的數量由在正常操作期間驅動電荷泵的時鐘相的數量m決定。電荷泵330具有m行且在正常操作期間由m個時鐘相驅動。電荷泵330在每個列中具有m個泵元胞402。在正常操作期間，由m相時鐘生成器310輸出的多個信號中的每個時鐘信號都以交錯的方式耦合至電荷泵330的不同行。在正常操作期間，電荷泵330的泵電容器在每次時鐘轉變中被逐行充電。在正常操作期間，電荷泵330的一列中的每個泵電容器都在不同時間充電。在正常操作期間，任意給定行中的電容器都在每次時鐘轉變中被逐個充放電，這導致某一大小的Vstep。Vstep是輸出電壓Vott在每次時鐘轉變時增加的量。每次時鐘轉變都對應于正被放電至輸出電壓節點的一個泵電容器C”另一方面，如果時鐘信號施加至超過一個的行，且從而施加至超過一個的泵電容器，則此時，Vstep的幅值會增大。例如，如果時鐘信號同時施加至兩(2)行，且從而同時施加至兩(2)個泵電容器，則Vst6p的幅值加倍，因為兩個電容器會同時放電。通過將m相時鐘生成器310輸出的所有m個交錯時鐘信號施加至旁路電路320而實現Vstep的幅值的增加。所有m個交錯時鐘信號都具有相同的頻率，但每個都具有不同的相位。旁路電路320將來自m相時鐘生成器的時鐘信號的頻率倍頻，并產生倍頻的時鐘信號，其頻率大于m個交錯時鐘信號的頻率。旁路電路320隨后將倍頻的時鐘信號(CLKOUT)施加至一半泵電容器，且將互補的倍頻時鐘信號(CLK0UT_B)施加至另一半泵電容器。因此，Vstep較大，從而減少電荷泵電路300的提升時間。如下文等式所示，能量化從電荷泵電路300的啟動直至Votit=Vtam節省了多少時間，其中Vtam是電荷泵電路達到的目標電壓。 無論行數多少，在電荷泵電路300的正常操作期間，每行中的每個電容器(如圖4中所示)都在不同于其他行中對應位置的電容器的時瞬時被充電。在正常操作期間，泵電容器的切換頻率fsw是m相時鐘生成器310的頻率fdk。有利地，在啟動期間，電荷泵電路300的操作與正常操作不同。當m為偶數時，時鐘信號的上升沿同時施加至一半數量的交錯行，且時鐘信號的下降沿同時施加至另一半數量的交錯行。當行數m時四(4)時，在電荷泵電路300的啟動期間，耦合至相同相的每個電容器(例如圖4中的頂行)都與另一行(例如圖4中從上向下數第二行)的對應位置上的電容器同時放電(或充電，這取決于CLK0° /CLKO° _13信號的正/負沿)。第一行中的每個電容器都與第二行中對應位置上的每個電容器同時充電/放電(取決于它們的時鐘信號沿)，這是因為這兩行都由CLKOUT信號控制。此外，第三行中的每個電容器都與第四行中對應位置上的電容器同時充電/放電(取決于它們的時鐘沿)。第三行中的每個電容器都與第四行中對應位置上的電容器同時充電/放電的原因是這兩行都由CLK0UT_B信號控制。與正常操作相比，在啟動期間，在每次時鐘轉變期間，兩倍數量的電容器進行充電/放電，且因MVstep的幅值是正常操作期間的Vstep的兩倍大。電荷泵電路300的輸出電壓Vtm達到目標值Vtam的時間At與每時鐘周期進行放電的泵電容器的數量成反比，時鐘周期由切換頻率控制。在正常操作期間，切換頻率是m相時鐘生成器310的頻率。在啟動期間，切換頻率是CLKOUT信號和CLK0UT_B信號的頻率，當然，CLK0UT_B信號也具有相同的頻率。在一個實施例中，當行數是四⑷時，啟動期間的切換頻率fsw是m相時鐘生成器310的頻率的兩(2)倍，或2Xfdk。因此，與正常操作相比，每時鐘周期都有兩倍數量的泵電容器進行放電。因此，電荷泵電路300的At有利地降至公知電荷泵電路的At的約二分之一。在另一實施例中，當行數是六(m = 6)時，啟動期間的切換頻率fsw是m相時鐘生成器310的頻率的三⑶倍，或3Xfclk。在另一實施例中，當行數是八(m = 8)時,啟動期間的切換頻率fsw是m相時鐘生成器310的頻率的四⑷倍，或4Xfclk。當行數是偶數(m =偶數)時，電荷泵電路300的啟動期間的切換頻率fsw通常是yX (m/2) Xfdk，其中y是大于一的實數，且y取決于旁路電路320的設計。因此，在另一實施例中，當行數是四(m=4)時，啟動期間的切換頻率是2X (m/2) Xfdk,或m相時鐘生成器310的頻率的四倍。因此，在又一實施例中，當行數是四(m=4)時，啟動期間的切換頻率是3 X (m/2) Xfdk，或m相時鐘生成器310的頻率的六倍。作為另一示例，當行數m是三(3)時,在電荷泵電路300的啟動期間，稱合至相同相的每個電容(例如圖4中的頂行)都在CLKOUT信號的每次時鐘轉變中充電/放電(取決于它們的時鐘信號沿)，從而使Vott增大Vstepl的量。第二和第三行中對應位置上的每個電容器都在CLK0UT_B信號的每次時鐘轉變中同時充電/放電(取決于它們的時鐘信號沿)，從而使Vtm增大Vstep2的量。在CLKOUT信號的每次時鐘轉變中，單行的電容器進行放電。在CLK0UT_B信號的每次時鐘轉變中，兩行的電容器進行放電。在啟動期間，當m = 3時，平均看來，與正常操作相比，每次時鐘轉變期間有172倍的電容器放電。因此，定義為Vstel^Vstep 的平均值的量值是正常操作期間的Vstep的IV2倍，且可如下表達。
, Vstepl + Vstepl 2,Ci + Ci ( I ,, - T_, 、VsreP* =——-——=^^((N+ 1)V1N-VTARG)
LL \ K^i + L^oulJ=+ DVin — VTARG)j在一個實施例中，當行數是三(m=3)時,啟動期間的切換頻率fsw是m相時鐘生成器310的頻率的三⑶倍，或3Xfelk。電荷泵電路300的輸出電壓Vqut達到目標值Vtak的時間At與每時鐘周期進行放電的泵電容器的數量成反比，時鐘周期由切換頻率控制。因此，在電荷泵電路300啟動期間，當行數是三(m=3)時，與正常操作相比，每時鐘周期中有三倍的泵電容器進行放電。因此，電荷泵電路300的At有利地降至公知電荷泵電路的At的約三分之一。在另一實施例中，當行數是五(m=5)時,啟動期間的切換頻率fsw是m相時鐘生成器310的頻率的五(5)倍，或5Xfclk。在另一實施例中，當行數是七(m=7)時,啟動期間的切換頻率fsw是m相時鐘生成器310的頻率的七(7)倍，或7Xf；lk。當行數是奇數(m=奇數)時，電荷泵電路300的啟動期間的切換頻率通常是ZXmXfdk，其中z是大于一的實數，且z取決于旁路電路320的設計。因此，在另一實施例中，當行數是三(m=3)時，啟動期間的切換頻率是2X3Xfdk，或m相時鐘生成器310的頻率的六(6)倍。因此，在又一實施例中，當行數是三(m=3)時，啟動期間的切換頻率是3X3Xfelk，或m相時鐘生成器310的頻率的九(9)倍。電荷泵電路300在電荷泵330的提升周期期間激活旁路電路320，提升周期是在Vout從Vin值轉變為Vtak值時，其發生在電荷泵電路第一次接通時。在Vot達到Vtam值之前，PUMP_0K信號為低電平，或邏輯“O”。在Votit達到Vtam值之后，PUMP_0K信號為高電平，或邏輯“I”。在Vott達到Vtam值之后，m相時鐘生成器310自動連接至電荷泵330，從而與旁路電路320中的時鐘頻率倍增器505 (參見圖5)，斷開連接并使電荷泵330處于正常操作。當Vott=Vtak時，旁路電路320根據其設計規格而使電荷泵電路300以正常方式工作。因此，在Votit=Vtak;之后，旁路電路320不會影響電荷泵330的操作。對于電荷泵電路300來說，通過重新布置泵電容器的切換順序縮短電荷泵電路首次接通時至Vot=Vtam時的時間間隔長度。一個實施例包括利用旁路電路320中的時鐘頻率倍增器505 (參見圖5)的輸出切換泵電容來增大泵電容器的切換頻率fsw，而不是增加m相時鐘生成器310的時鐘頻率fdk并利用m相時鐘生成器的輸出來切換泵電容器。泵電容器的切換頻率fsw的增大僅發生在電荷泵電路的輸出電壓Vtjut從Vin轉變至Vtak時。在Vin達到Vtam之后，m相時鐘生成器直接耦合至電荷泵330，從而導致電荷泵電路300處于正常操作，其中泵電容器的切換頻率fsw是m相時鐘生成器310的時鐘頻率fdk。當電荷泵電路300提升時，比較器360的輸出處于接通電荷泵330的狀態，以便為輸出電容器Ctjut 340充電。在Vqut首次達到Vtam之前，將CLKOUT和CLK0UT_B信號之一施加至電荷泵330的每個泵元胞402，從而使泵元胞中的電容器以快速啟動方式進行充電和放電。因此，改變時鐘信號施加至泵元胞402的方式縮短了電荷泵電路300達到Vtam所需的時間。在Vott首次達到Vtaik之后，將m相時鐘信號之一施加至電荷泵330的每個泵元胞 402，從而使泵元胞中的電容器以正常方式進行充電和放電。圖5是旁路電路320的簡化原理圖。旁路電路320包括時鐘頻率倍增器505以及開關電路515。在一個實施例中，開關電路515包括至少六(6)個與門、至少三(3)個或門以及一個反相器，如圖5中所示。在某些實施例中，時鐘頻率倍增器505包括組合邏輯，其利用來源于m相時鐘生成器310的多個m相時鐘信號來產生CLKOUT信號和CLK0UT_B信號。在其他實施例中，時鐘頻率倍增器505包括實現倍增的其他類型的電路。時鐘頻率倍增器505倍增時鐘信號的頻率fdk并將倍頻時鐘信號施加至電荷泵330，從而致使至少一些泵元胞402并聯操作。因此，Vstep幅值增大了取決于時鐘相位數量的因子。電荷泵330的時鐘相位的數量越多，則電荷泵電路300達到Vtam的時間越快。電荷泵電路300可由使用諸如CLKO0、CLK120°以及CLK240。的至少三個時鐘相位的任意交錯的電荷泵330來使用。開關電路515選擇以下之一 m相時鐘生成器310輸出的時鐘信號組，以及時鐘頻率倍增器505輸出的兩個信號，這取決于調整級335輸出的PUMP_0K信號的值。開關電路515包括多個開關，其選擇以下之一時鐘信號，即CLK0°、CLK360° /m、CLK2X360° /m、CLK3X360。/m、.、CLK(m-l) X360° /m ;以及倍頻時鐘信號，S卩 CLKOUT 和 CLK0UT_B。旁路電路320利用開關電路515選擇的信號驅動電荷泵330。如果PUMP_0K=1，則圖5右側列出的時鐘信號是在正常操作期間輸出至電荷泵330的交錯時鐘信號。如果PUMP_0K=0，則圖5右側列出的時鐘信號是在啟動期間輸出至電荷泵330的倍頻時鐘信號。對于偶數相位來說，時鐘頻率倍增器505的CLKOUT端子和CLK0UT_B端子都連接至相同數量的電容器。CLKOUT端子連接至一半數量的電容器，且CLK0UT_B端子連接至另一半數量的電容器。對于奇數相位來說，CLKOUT端子和CLK0UT_B端子都連接至不同數量的電容器，因為奇數除以二不能得到整數。例如，如果電荷泵電路300具有五個時鐘相位，則CLKOUT端子連接至三個開關，且CLK0UT_B端子連接至另兩個開關，反之亦然。圖6不出對于時鐘頻率倍增器505的五個實施例中每一個的五個時序圖。每個時序圖都示出時鐘頻率倍增器505的每個實施例如何從m相時鐘生成器310接受多個m相時鐘信號并從而產生CLKOUT信號，該信號的頻率與相位數量成比例。圖6中的每個時序圖是對于三、四、五、六和八時鐘相位的時鐘頻率倍增器505的示例。其他邏輯電路可用于其他數量的時鐘相位。例如，對于三個相位(m=3)來說，時鐘頻率倍增器505的組合邏輯是CLKOUT = CLKO5 十 CLLC120。
CLK240。。在該示例中，當 fclk=60MHz 時，fsw=180MHz，
cik。 例如，對于四個相位(m=4)來說，時鐘頻率倍增器505的組合邏輯是CLKOUT = CLKOs CLI〈90%在該示例中，當 fclk=60MHz 時，fsw=120MHz，或(m/2)fclk。例如，對于五個相位(m=5)來說，時鐘頻率倍增器505的組合邏輯是CLKOUT = CLKO0 十 CLK72° CLK1445 十 CLK216° 十CLK288%在該示
例中，當 I^lk=GOMHz 時，fsw=300MHz,或 mfclk。例如，對于六個相位(m=6)來說，時鐘頻率倍增器505的組合邏輯是clkout = clko° 十 clk60° 十 clk!20。。在該示例中，當 fclk=60MHz 時，fSff=i80MHz,或(m/2)f；lk。在m是奇數時，fsw較fdk的增加比m是偶數時更為明顯。這歸因于在m是奇數時，在啟動期間，使電荷泵電路300最有效。無論怎樣，當m是偶數時，與公知電荷泵電路相比，在啟動期間，電荷泵電路300更有效。盡管在m是奇數時，At較之m是偶數時具有更明顯的縮短，但在電荷泵300的一個實施例中，還是將m選擇為偶數，這是因為時鐘頻率倍增器505的電路在m為偶數時會更小，正如以上示例中可以看到的，其中在m是偶數時，存在更少的異或( )操作。在輸出電壓達到乂―之前，旁路電路320阻擋m相時鐘生成器310輸出的時鐘信號到達電荷泵330，且旁路電路驅動時鐘頻率倍增器505輸出的倍頻時鐘信號至電荷泵330。這發生在PUMP_0K信號無效或處于邏輯“0”時，這指示Vott尚未穩定。當PUMP_0K有效時，即當Vott=Vtak時，旁路電路320將時鐘頻率倍增器505與電荷泵330斷開，且使m相時鐘生成器310輸出的時鐘信號驅動電荷泵330。以下等式量化了從電荷泵電路300的啟動直至VOT=VTAK；f省了多少時間(與公知電荷泵電路的啟動相比)。在正常操作期間，對于每個泵元胞402來說，即對于一個電容器Ci來說，每次放電或泵送引起的Vott在每一時鐘周期中增加一個步進電壓Vstep的量，Vstep具有以下值Vsrep = ——— ((N + \)VIN — Vtarg )
C / + C out但是在啟動期間,且當m是偶數時,有兩個泵元胞402同時放電或泵送,其導致雙倍的步進電壓，如下給出Fsrep* =+ l)FiV — Fmjg)等式(I)
La + C 嫌因此，Vstep*/Vst印=2。對于電容器Ci來說，等式⑴變為
權利要求
1.一種電荷泵電路,包括 電荷泵，所述電荷泵用于將輸出電壓輸出； 耦合至所述電荷泵的時鐘電路，所述時鐘電路用于產生時鐘信號，所述時鐘信號用于驅動所述電荷泵的電路，以及所述時鐘電路用于產生至少一個替換時鐘信號，所述至少一個替換時鐘信號用于驅動所述電荷泵的所述電路；以及 耦合至所述電荷泵的輸出端子的調整級，所述調整級用于產生指示所述輸出電壓當前值的信號， 其中，取決于指示所述輸出電壓當前值的所述信號的狀態，所述時鐘電路將下述組中的一個耦合至所述電荷泵，所述組由以下構成 所述時鐘信號，以及 所述至少一個替換時鐘信號。
2.根據權利要求I所述的電荷泵電路，其中所述時鐘信號具有頻率且所述至少一個替換時鐘信號具有更高的頻率，并且其中，在所述電荷泵電路的啟動期間，取決于指示所述輸出電壓當前值的所述信號的狀態，所述時鐘電路將下述組中的一個耦合至所述電荷泵，所述組由以下構成 所述時鐘信號而非所述至少一個替換時鐘信號，以及 所述至少一個替換時鐘信號而非所述時鐘信號。
3.根據權利要求2所述的電荷泵電路，其中所述時鐘電路包括時鐘頻率倍增器電路，所述時鐘頻率倍增器電路產生所述至少一個替換時鐘信號，所述時鐘頻率倍增器電路具有用于接收所述時鐘信號的輸入端子以及用于輸出所述至少一個替換時鐘信號的至少一個輸出端子，其中所述時鐘頻率倍增器電路包括組合邏輯，所述組合邏輯利用所述時鐘信號產生所述至少一個替換時鐘信號。
4.根據權利要求I所述的電荷泵電路，其中所述至少一個替換時鐘信號包括第一替換時鐘信號和第二替換時鐘信號，所述第二替換時鐘信號具有與所述第一替換時鐘信號的相位反相的相位。
5.根據權利要求I所述的電荷泵電路，其中所述電荷泵具有用于接收電源電壓Vin的電源電壓輸入端子，并且其中所述電荷泵包括多組N個泵元胞，所述N個泵元胞被布置為串聯配置以形成行，用以產生輸出電壓Vott= (N-I) Vin ；以及，多組m行，所述m行被布置為彼此并聯配置，用以控制所述電荷泵的電流容量。
6.根據權利要求5所述的電荷泵電路，其中，在所述電荷泵電路的啟動期間，泵元胞中的至少兩行由相同的替換時鐘信號驅動，從而使一行中的泵元胞與另一行中的另一泵元胞同時充電/放電，并且其中在啟動之后，一行由第一時鐘信號驅動而另一行由第二時鐘信號驅動，所述第二時鐘信號具有與所述第一時鐘信號不同的相位。
7.根據權利要求I所述的電荷泵電路，其中所述時鐘電路包括開關電路，所述開關電路具有用于接收所述時鐘信號的輸入端子和用于接收所述至少一個替換時鐘信號的至少一個輸入端子以及多個輸出端子，每一個輸出端子用于輸出下述之一所述一個時鐘信號或所述至少一個替換時鐘信號。
8.根據權利要求7所述的電荷泵電路，其中，取決于指示所述輸出電壓當前值的所述信號的所述狀態，所述開關電路輸出以下之一所述時鐘信號，以及 所述至少一個替換時鐘信號。
9.根據權利要求8所述的電荷泵電路，其中所述開關電路在所述電荷泵電路啟動完成之前輸出所述至少一個替換時鐘信號。
10.根據權利要求8所述的電荷泵電路，其中所述開關電路在所述電荷泵電路啟動完成之后輸出所述時鐘信號。
11.一種芯片上系統SoC,包括 集成電路襯底； 設置在所述集成電路襯底上的閃速存儲器電路；以及 設置在所述集成電路襯底上的電荷泵電路，所述電荷泵電路用于以輸出電壓向所述閃速存儲器電路提供電力，所述電荷泵電路包括 電荷泵，所述電荷泵具有用于提供所述輸出電壓的輸出端子，以及耦合至所述電荷泵的時鐘電路，所述時鐘電路用于產生用于所述電荷泵的時鐘信號，所述時鐘信號具有頻率，并且所述時鐘電路用于產生用于驅動所述電荷泵的至少一個替換時鐘信號，所述至少一個替換時鐘信號具有更高的頻率， 其中，在所述電荷泵電路啟動完成之前，所述時鐘電路提供所述至少一個替換時鐘信號用來驅動所述電荷泵，并且 其中，在所述電荷泵電路啟動完成之后，所述時鐘電路提供所述時鐘信號用來驅動所述電荷泵。
12.根據權利要求11所述的SoC，其中，在所述電荷泵電路啟動完成之前，所述時鐘電路不將所述時鐘信號提供給所述電荷泵。
13.根據權利要求11所述的SoC，其中，在所述電荷泵電路啟動完成之后，所述時鐘電路不將所述至少一個替換時鐘信號提供給所述電荷泵。
14.一種電荷泵電路,包括 電荷泵，所述電荷泵具有用于耦合至電源電壓Vin的電源電壓輸入端子，所述電荷泵包括多組m行，所述m行中的每一行包括多組N個泵元胞，所述N個泵元胞被布置為串聯配置以形成每一行，用以產生輸出電壓Vott= (N-I) Vin,所述多組m行被布置為彼此并聯配置；以及 耦合至所述電荷泵的時鐘電路，所述時鐘電路用以產生切換所述泵元胞的m個時鐘信號，以及用以產生切換所述泵元胞的至少一個替換時鐘信號， 其中，在所述電荷泵電路啟動完成之前，所述時鐘電路將所述至少一個替換時鐘信號耦合至所述電荷泵，并且 其中，在所述電荷泵電路啟動完成之后，所述時鐘電路將所述時鐘信號耦合至所述電荷泵。
15.根據權利要求14所述的電荷泵電路，其中所述時鐘信號具有頻率，并且其中所述至少一個替換時鐘信號具有更高的頻率。
16.根據權利要求15所述的電荷泵電路，其中如果m是偶數，則用于在啟動期間切換每個泵元胞的切換頻率是所述時鐘信號頻率的m/2倍，且如果m是奇數，則所述切換頻率是所述時鐘信號頻率的m倍。
17.根據權利要求14所述的電荷泵電路，其中，在所述電荷泵電路啟動完成之前，所有行的泵元胞由兩個替換時鐘信號中的一個驅動，所述兩個替換時鐘信號是第一替換時鐘信號和第二替換時鐘信號，其中所述第一替換時鐘信號和所述第二替換時鐘信號之間的相位差是180°。
18.根據權利要求14所述的電荷泵電路，其中，在所述電荷泵電路啟動完成之后，每行泵元胞由具有與驅動另一行的時鐘信號不同相位的時鐘信號驅動，其中每個時鐘信號之間的相位差至少是360° /m，其中m是行數。
19.根據權利要求14所述的電荷泵電路，其中，在所述電荷泵電路啟動完成之前，至少兩行泵元胞由相同的替換時鐘信號驅動，從而使一行中的泵元胞與另一行中的另一泵元胞同時充電/放電。
20.根據權利要求19所述的電荷泵電路，其中，在所述電荷泵電路啟動完成之后，每行泵元胞由具有與驅動其他行的時鐘信號不同相位的時鐘信號驅動，從而使每行中的泵元胞與另一行中的另一泵元胞在不同的時間充電/放電。
全文摘要
本發明涉及電荷泵電路。一種電荷泵電路(300)，包括電荷泵(330)以及包括時鐘生成器(310)和旁路電路(320)的時鐘電路。時鐘電路產生用于驅動電荷泵的時鐘信號以及更高頻率的替換的時鐘信號。在電荷泵電路啟動時以及取決于電荷泵的輸出電壓的當前值，時鐘電路將替換的時鐘信號而非時鐘信號耦合至電荷泵，或將時鐘信號而非替換的時鐘信號耦合至電荷泵。在電荷泵電路完成啟動之前，至少兩行泵元胞由相同替換的時鐘信號驅動，從而使一行中的泵元胞與另一行中的另一泵元胞同時充電/放電，從而減少電荷泵電路的啟動時間。
文檔編號H02M3/07GK102801304SQ201210161809
公開日2012年11月28日 申請日期2012年5月23日 優先權日2011年5月23日
發明者費爾南多·贊普羅尼奧·內托, 沃爾特·路易斯·特塞里奧 申請人:飛思卡爾半導體公司