專利名稱：負電壓產生電路的制作方法
技術領域：
本發明涉及一種電子電路，尤其涉及一種負電壓產生電路。
背景技術：
在實際使用電子電路過程中，常需要利用一種電壓值較小的負電壓電路。例如需要截止某一 MOS管時，僅使Vgs為0，有時會因漏電流而使得MOS管未能完全截止。此時，需保持Vgs更低，比如施加-0. IV至-0. 5V的負電壓，以保證MOS管完全截止。
壓電路中串聯多個等值電阻，對較大的負電壓進行等值分壓，在所需的電位處，引出負電壓。但顯然這樣并不理想。尤其是需要調整該負電壓大小的時候，很不方便。
發明內容
本發明所要解決的技術問題是提供一種負電壓產生電路，可將輸出電壓控制在一個小的負電壓范圍內，同時可在此范圍內靈活調節所需的電壓值。為了解決上述問題，本發明提供一種負電壓產生電路，包括—電荷泵，基于使能信號產生負電壓；與電荷泵相連的一非均勻分壓電路，所述的非均勻分壓電路中至少包括一個MOS管，該MOS管的源極與襯底不相連，所述的襯底接收一輸入電壓；一比較器，所述的比較器將所述MOS管的源極電壓與參考電壓進行比較，僅當所述的源極電壓超過參考電壓時，產生電荷泵的使能信號，使電荷泵運行，產生負電壓。可選的，所述的非均勻分壓電路包括n個同等規格的MOS管，該些MOS管的柵極均與其漏極相連，第一個MOS管的源極與電源電壓相連，其它MOS管的源極與前一個MOS管的漏極相連，最后一個MOS管的漏極與電荷泵輸出端相連,一電容連接于電荷泵輸出端與接地端之間；所述源極與襯底不相連的MOS管為第m個MOS管，m < n ; 所述的輸入電壓須高于參考電壓。可選的，所述參考電壓的值通過一均勻分壓電路均勻分壓所得；所述的均勻分壓電路包括與非均勻分壓電路相同數量、同等規格的n個MOS管，該些MOS管的柵極均與其漏極相連，且其源極均與其襯底相連，第一個MOS管的源極與電源電壓相連，其它MOS管的源極與前一個MOS管的漏極相連，最后一個MOS管的漏極接地；所述的參考電壓為第m個MOS管的源極電壓。可選的，所述的輸入電壓須高于所述的均勻分壓電路中第m個MOS管的襯底電壓。可選的，所述的電源電壓為3V。可選的，所述的非均勻分壓電路和均勻分壓電壓均包括3個同等規格的MOS管，所述第m個MOS管為第2個MOS管。可選的，還包括一個時鐘產生電路，與電荷泵的時鐘輸入端相連，用于產生電荷泵所需的時鐘信號。可選的，所述的負電壓范圍在-0. 5 0V。可選的，所述的MOS管為PMOS管。本發明與現有技術相比，本發明具有以下優點I、由于本電路中的某些MOS管的源極與襯底不相連，在其襯底施加了襯底偏壓，產生了襯底的體效應(body effect)。通過體效應對電路電壓的影響,產生使能信號,控制電荷泵運行，將輸出的負電壓控制在一個小的負電壓范圍內。2、通過調節MOS管的長寬比以及襯底輸入的電壓大小，達到靈活調節輸出的負電壓的范圍的目的。
圖I是本發明的負電壓產生電路的一種實施例的電路圖。圖2是圖I實施例的電壓波形圖。
具體實施例方式下文中的說明與附圖將使本發明的前述特征及優點更明顯。茲將參照附圖詳細說明依據本發明的較佳實施例。以下闡述旨在說明本發明，而不應理解為對本發明的限定。圖I是本發明的負電壓產生電路的一種實施例的電路圖。圖2是圖I的電壓波形圖。下面結合圖I、圖2進行說明本實施例的電路結構如圖I所示。時鐘產生電路I產生電荷泵2所需的時鐘信號CLK。電荷泵2的電源電壓Vdd為3V。同時，電荷泵2還受控于使能信號Enb。該使能信號Enb由非均勻分壓電路5中的A點電壓與均勻分壓電路4中對應位置的B點電壓經比較器比較所得。僅當A點電壓高于B點電壓時，使能信號Enb有效，電荷泵2工作。均勻分壓電路4包括3個同等規格的PMOS管4a、4b、4c。其中PMOS管4a的源極接收電源電壓Vdd為3V。PMOS管4a的源極與其襯底相連，PMOS管4a的柵極與其漏極相連，PMOS管4a的漏極與PMOS管4b的源極相連。PMOS管4b的源極與其襯底相連，PMOS管4b的柵極與其漏極相連，PMOS管4b的漏極與4c的源極相連。PMOS管4c的源極與其襯底相連，PMOS管4c的柵極與其漏極相連，PMOS管4c的漏極接地。其中，引出PMOS管4b的源極電壓，即B點電壓，進入比較器3比較。非均勻分壓電路5包括3個同等規格的PMOS管5a、5b、5c。其中PMOS管5a的源極接收電源電壓Vdd為3V。PMOS管5a的源極與其襯底相連，PMOS管5a的柵極與其漏極相連，PMOS管5a的漏極與PMOS管5b的源極相連。PMOS管5b的源極與其襯底不相連，其襯底接收一輸入電壓Vin,輸入電壓Vin須大于PMOS管5b的源極與其襯底相連時的源極電壓，以引入襯底偏壓。由于均勻分壓電路4和非均勻分壓電路5中的PMOS管數量、規格都一致，其區別僅在于非均勻分壓電路5中有源極與襯底不相連的PMOS管5b，所以PMOS管5b的源極與其襯底相連時的源極電壓可參照均勻分壓電路4中對應的PMOS管4b的源極電壓。PMOS管5b的柵極與其漏極相連，PMOS管5b的漏極與PMOS管5c的源極相連。PMOS管5c的源極與其襯底相連，PMOS管5c的柵極與其漏極相連，PMOS管5c的漏極與電荷泵輸出端Vout相連，還有一電容連接于電荷泵輸出端Vout與接地端之間。其中，引出PMOS管5b的源極電壓，即A點電壓，進入比較器3比較。由于PMOS管4a、PMOS管4b、PMOS管4c的規格一樣，且連接方式也一樣，所以在電源電壓為3V，PMOS管4a、PMOS管4b、PMOS管4c串聯的情況下，3個PMOS管實現均勻分壓，每個PMOS管兩端的電壓差為IV。即PMOS管4a源極電壓為3V，PMOS管4b源極電壓為2V，PMOS管4c源極電壓為IV。所以B點電壓恒定輸出為2V。
雖然PMOS管5a、PM0S管5b、PM0S管5c的規格也一樣，但連接方式并不完全一樣。其中，PMOS管5b的源極與其襯底的連接方式與其它各管不同，其源極與其襯底不相連，在其襯底施加了襯底偏壓Vin，由此產生襯底體效應(body effect) 0所以在電源電壓為3V，PMOS管5a、PMOS管5b、PMOS管5c串聯的情況下，PMOS管5a、PMOS管5b、PMOS管5c的分壓不再均勻。PMOS管5b襯底產生的襯底體效應(body effect)，會使PMOS管5b兩端的電壓差略大于均勻分壓情況下的電壓差IV。而PMOS管5a、PM0S管5c未受體效應的影響，兩端的電壓差仍為IV，所以在電源電壓為3V的情況下，PMOS管5c漏極的電壓值會為一較小的負電壓，該電壓值的大小由PMOS管5b襯底的體效應強弱控制。PMOS管5c漏極電壓的等勢位即為電荷泵2的輸出端Vout。將PMOS管5b的源極電壓(A點電壓)，即受體效應影響的電壓與PMOS管4b的源極電壓(B點電壓)，即未受體效應影響的電壓比較，產生的結果為電荷泵2的使能信號Enb。當A點電壓小于B點電壓時，即非均勻分壓電路5中的體效應還未被類似漏電流等外部影響所完全抵消，仍能在電荷泵輸出端Vout輸出一較小的負電壓,此時使能信號Enb無效，電荷泵2停止。當A點電壓大于B點電壓時，即A點電壓已大于均勻分壓時同等位置的電壓值，非均勻分壓電路5中的體效應帶來的負電壓已被完全抵消。此時，使能信號Enb有效，電荷泵2運行，電荷泵輸出端Vout產生負電壓，將與電荷泵輸出端Vout相連的非均勻分壓電路5的各點電壓都相應地下拉。一旦A點電壓低于B點電壓，使能信號Enb再次無效，電荷泵2停止，電荷泵輸出端Vout輸出電壓不再繼續下降。電荷泵輸出端Vout端因漏電流等外部原因，其電壓值無法穩定，會逐漸升高，帶動非均勻分壓電路5的各點電壓都相應地升高。一旦A點電壓高于B點電壓，使能信號Enb再次有效，電荷泵2再次運行，電荷泵輸出端Vout產生負電壓。結合圖2的電壓波形圖進行說明。其中，A點電壓(PM0S管5b源極電壓)，即受體效應影響的電壓，始終在2V附近循環變化。一旦超過2V，即會被電荷泵輸出端Vout產生的負電壓下拉至約1.85V，后逐漸回升，待超過2V時，又會被再次下拉。至于下拉的電壓值，即受PMOS管5b的體效應影響。B點電壓(PM0S管4b源極電壓)，即未受體效應影響的電壓，始終穩定在2V位置。將其作為參照物，一旦體效應的影響已弱化至和未受體效應影響時一樣，使能信號Enb有效，電荷泵2運行。比較A點電壓和B點電壓的波形圖可以看出，使能信號Enb的波形圖基本穩定在3V高電壓位置，只有在A點電壓高于B點電壓時，產生一瞬時負值電壓，使電荷泵2運行。電荷泵輸出端Vout的輸出基本穩定在-0. 3V至-0. IV范圍內。當A點電壓高于B點電壓時，使能信號Enb為低時有效(圖2中a點位置)，電荷泵運行，電荷泵輸出端Vout輸出負電壓，與電荷泵輸出端Vout相連的非均勻分壓電路5的各點電壓也相應下降。電荷泵輸出端Vout降至-0. 3V時，A點電壓低于B點電壓，使能信號Enb為高無效，電荷泵2停止，電荷泵輸出端Vout不再下降。之后由于漏電流及電容的影響，電荷泵輸出端Vout無法維持在某一固定電壓，而逐漸回升(圖中b點位置)。當電荷泵輸出端Vout回升至-0. IV時，A點電壓已高于B點電壓，使能信號Enb再次有效，電荷泵2再次運行，電荷泵輸出端Vout再次降至-0. 3V。如此循環往復，始終能保持電荷泵輸出端Vout在-0. 3V至-0. IV范圍內。需要說明的是，本實施例中均勻分壓電路4和非均勻分壓電路5中均采用3個MOS管，非均勻分壓電路5中源極與襯底不相連的MOS管只有一個，且為中間一個。但不應理解為這是對本發明中可使用MOS管數量及源極與襯底不相連的MOS管數量及連接順序的限定。本實施例中采用的，僅僅是通過有限次的試驗并綜合考慮可操作性及功效能耗因素后而采用的較佳實施例。需要說明的是，B點電壓也可以不由均勻分壓電路4產生，而是直接連接一參考電壓2V。只不過在電源電壓Vdd不夠穩定的情況下，B點電壓并不能恰好穩定在2V，而是在比如I. 8至2. 2V的一個范圍內。直接將A點電壓與2V做比較，可能無法很好地區分造成電壓不同的原因到底是體效應，還是電源電壓Vdd不穩，因此造成的誤差可能會比較大。將A點與均勻分壓電路4產生的B點電壓做比較，可將由電源電壓Vdd不穩造成的干擾因素完全去除，將造成電壓不同的原因聚焦到體效應本身，控制電荷泵2停啟的效果更好。需要說明的是，本實施例中的均勻分壓電路4以及非均勻分壓電路5中的MOS管均為PMOS管，是基于該電路中使用PMOS管效果更佳的考慮，而不應理解為只能使用PMOS管來實現。需要說明的是，本發明產生的負電壓的范圍由引入的體效應的強弱決定。體效應強，則負電壓范圍大，反之亦然。影響體效應的因素有很多，且各因素對體效應的影響并無明顯規律可循。經多次的試驗及經驗積累，可確定MOS管的長寬比可影響體效應的強弱，可通過調節MOS管的長寬比，達到調節負電壓范圍的目的。同時，襯底輸入電壓Vin的大小也可影響體效應的強弱。襯底輸入電壓Vin越高，體效應越強，電荷泵輸出端Vout產生的負電壓也越大。但考慮到實際需求、保障MOS管正常運行的需要及功耗能率，該襯底輸入電壓 Vin也不可能無限制地高，而是相應地維持在某一個范圍內較為理想，比如能將電荷泵輸出端Vout產生的負電壓控制在-0. 5V至OV范圍之內所需的電壓。雖然本發明己以較佳實施例披露如上，但本發明并非限定于此。任何本領域技術人員，在不脫離本發明的精神和范圍內，均可作各種更動與修改，因此本發明的保護范圍應當以權利要求所限定的范圍為準。
權利要求
1.一種負電壓產生電路，其特征在于，包括 一電荷泵，基于使能信號產生負電壓； 與電荷泵相連的一非均勻分壓電路，所述的非均勻分壓電路中至少包括一個MOS管，該MOS管的源極與襯底不相連，所述的襯底接收一輸入電壓； 一比較器，所述的比較器將所述MOS管的源極電壓與參考電壓進行比較，僅當所述的源極電壓超過參考電壓時，產生電荷泵的使能信號，使電荷泵運行，產生負電壓。
2.如權利要求I所述的負電壓產生電路，其特征在于 所述的非均勻分壓電路包括n個同等規格的MOS管，該些MOS管的柵極均與其漏極相連，第一個MOS管的源極與電源電壓相連，其它MOS管的源極與前一個MOS管的漏極相連，最后一個MOS管的漏極與電荷泵輸出端相連,一電容連接于電荷泵輸出端與接地端之間；所述源極與襯底不相連的MOS管為第m個MOS管，m < n ; 所述的輸入電壓須高于參考電壓。
3.如權利要求I所述的負電壓產生電路，其特征在于 所述參考電壓的值通過一均勻分壓電路均勻分壓所得； 所述的均勻分壓電路包括與非均勻分壓電路相同數量、同等規格的n個MOS管，該些MOS管的柵極均與其漏極相連，且其源極均與其襯底相連，第一個MOS管的源極與電源電壓相連，其它MOS管的源極與前一個MOS管的漏極相連,最后一個MOS管的漏極接地； 所述的參考電壓為第m個MOS管的源極電壓。
4.如權利要求3所述的負電壓產生電路，其特征在于 所述的輸入電壓須高于所述的均勻分壓電路中第m個MOS管的源極電壓。
5.如權利要求2所述的負電壓產生電路，其特征在于 所述的電源電壓為3V。
6.如權利要求3所述的負電壓產生電路，其特征在于 所述的非均勻分壓電路和均勻分壓電壓均包括3個同等規格的MOS管，所述第m個MOS管為第2個MOS管。
7.如權利要求2所述的負電壓產生電路，其特征在于 還包括一個時鐘產生電路，與電荷泵的時鐘輸入端相連，用于產生電荷泵所需的時鐘信號。
8.如權利要求2所述的負電壓產生電路，其特征在于所述的負電壓范圍在-0.5 OV0
9.如權利要求I至8所述的任一種負電壓產生電路，其特征在于 所述的MOS管為PMOS管。
全文摘要
一種負電壓產生電路，包括一電荷泵，基于使能信號產生負電壓；與電荷泵相連的一非均勻分壓電路，所述的非均勻分壓電路中至少包括一個MOS管，該MOS管的源極與襯底不相連，所述的襯底接收一輸入電壓；一比較器，所述的比較器將所述MOS管的源極電壓與參考電壓進行比較，僅當所述的源極電壓超過參考電壓時，產生電荷泵的使能信號，使電荷泵運行，產生負電壓。本發明可將輸出電壓控制在一個小的負電壓范圍內，同時在此范圍內靈活調節所需的電壓值。
文檔編號H02M3/07GK102647082SQ20121012254
公開日2012年8月22日 申請日期2012年4月24日 優先權日2012年4月24日
發明者楊光軍, 胡劍 申請人:上海宏力半導體制造有限公司