專利名稱：用于apf/svg并聯運行的主從控制系統及方法
技術領域：
本發明涉及的是一種電力電子控制技術領域的系統及方法，具體是一種用于 APF(有源電力濾波器)/SVG(靜止無功發生器)并聯運行的主從控制系統及方法。
背景技術：
APF/SVG等電力電子裝置受器件水平和制造工藝等的限制，單機容量不能做的很大，當系統需補償的電流超過單臺裝置的額定補償能力時，通常會選擇將多臺裝置并聯運行的方式。或者用戶已經使用了 APF/SVG等電力電子裝置，又要進行擴容時，也會選擇多臺裝置并聯運行的方式。傳統的多臺裝置并聯方式，如圖1所示，裝置1 裝置N分別接到母線上，用戶CT 的二次測量線通過串聯的方式接進各個裝置。在這種并聯方式下，各裝置的控制方式和單臺運行時的控制方式并無本質區別，單臺運行時控制系統跟蹤負荷電流發出補償電流，并聯運行時控制系統跟蹤乘了分流系數的負荷電流發出補償電流，其中分流系數可根據并聯裝置的臺數和各并聯裝置的容量計算得到。在這種并聯運行方式下，各裝置獨立運行，彼此之間沒有通訊，不知道其他裝置發了多少電流，也不知道系統電流情況，補償效果較差。且當各裝置并沒有全部滿載運行時，若某臺裝置故障退出運行，其他裝置并不知道，從而不能相應的提高自身出力，浪費了補償容量。經過對現有技術的檢索發現，申請號為201010208136. 8的《基于高壓大功率變頻器的主從控制方法》公開了一種基于高壓大功率變頻器的主從控制方法，其特征在于， 主要包括以下步驟將N臺級聯式高壓大功率變頻器通過光纖連接到與主控系統相連接的光纖轉接板上，并指定其中一個高壓大功率變頻器為主控驅動，其余的為從控驅動，其中， N ^ 2 ；給主控系統上電，并使主控驅動按照給定頻率f0運行；主控系統計算出此時主控驅動的主電壓調制波形，并將該主電壓調制波形發送到光纖轉接板；光纖轉接板將所得的主電壓調制波形分為N-I路完全相同的副電壓調制波形，并分別其輸入到相應的從控驅動中。但是該現有技術是針對變頻器設計的，不適用于APF/SVG裝置。主要原因如下1)現有變頻器主從控制器之間需要傳送的是給定頻率f0的電壓調制波形。而 APF/SVG裝置主從控制器之間需要傳送的是需補償的無功和N種諧波電流信號的組合，且該補償信號可能隨系統電流的變化而變化，因此為了保證數據傳遞的正確性，要求APF/SVG 裝置的主從控制系統有更高的實時性和快速性。2)現有變頻器主從控制系統的光纖轉接板只需將所得的主電壓調制波形分為 N-I路完全相同的副電壓調制波形，并分別將其輸入到相應的從控驅動中即可。而APF/SVG 裝置主從控制系統中從控制器的容量不一定相同，因此主控制器要根據各從控制器的運行情況和容量情況，實時動態的分配各從控制器的電流控制信號，以達到最佳的補償效果和裝置利用率。
發明內容
本發明針對現有技術存在的上述不足，提供一種用于APF/SVG并聯運行的主從控制系統及方法，使各并聯裝置在主控制器的統一控制之下，達到較好的補償效果和裝置利用率。本發明是通過以下技術方案實現的本發明涉及一種用于APF/SVG并聯運行的主從控制系統，包括主控制器、從控制器以及若干設置于母線上的電壓互感器和電流互感器，其中用戶端的電流互感器和電壓互感器的輸出端與主控制器的模擬量數據接口相連并傳輸系統的電壓和電流信息，總輸出電流互感器的輸出端和主控制器的模擬量數據接口相連并傳輸裝置的輸出電流信息，主控制器的光纖接口和從控制器的光纖接口相連并傳輸待補償的無功和諧波信息，從控制器的光纖接口和主控制器的光纖接口相連并傳輸各從控制器的運行狀態信息以實現閉環控制。所述的主控制器，包括第一 DSP(數字信號處理器)單元、第一FPGA(現場可編程門陣列)單元、第二 DSP單元、模擬量數據接口單元和光纖接口單元，其中第一 DSP單元、 第二 DSP單元、模擬量數據接口單元和光纖接口單元分別和第一 FPGA單元相連并分別傳輸總補償無功和諧波電流波形信息、各從控制器分流系數信息、系統各模擬量數據信息、從裝置的運行狀態信息。所述的從控制器，包括第三DSP單元、第二 FPGA單元、模擬量數據接口單元和光纖接口單元，其中第三DSP單元、模擬量數據接口單元、光纖接口單元分別與第二 FPGA單元相連并分別傳輸從裝置輸出電流有效值信息、從裝置各模擬量信息、主控制器下發的補償電流波形信息。本發明涉及上述系統的控制方法，包括以下步驟1)主控制器通過模擬量數據接口采集系統電壓、電流信息和并聯裝置總的輸出電流信息，經第一 FPGA單元分別傳入第一 DSP單元和第一 DSP單元進行處理并得到計算出待補償無功和諧波電流實時波形數據，由第一 DSP單元和第一 DSP單元將該待補償無功和諧波電流實時波形數據傳入第一 FPGA單元；2)從控制器通過模擬量數據接口采集從控制器內部的輸出電流信息，經第二 FPGA單元傳入第三DSP單元進行處理并計算出各從控制器的輸出電流有效值，第三DSP單元將輸出電流有效值傳入第二 FPGA單元并將運行狀態信息通過光纖接口上傳到主控制器的光纖接口單元；3)主控制器通過光纖接口接收從控制器的運行狀態信息后轉發到第二 DSP單元， 第二 DSP單元根據加權平均方式計算對應每一個從控制器的分流系數并回傳給第一 FPGA 單元；4)第一 FPGA單元根據第一 DSP單元傳送的待補償無功和諧波電流實時波形數據以及第二 DSP單元傳送的所有從控制器的分流系數計算出各從控制器的補償電流波形數據，并將該補償電流波形數據通過光纖接口輸出到各個從控制器；5)從控制器通過光纖接口接收到主控制器輸出的補償電流波形數據后控制輸出相應的電流，最終完成整套并聯裝置的補償功能。本發明針對現有技術的不足，主控制器設計了雙DSP+FPGA結構，該結構有強大的計算功能，可實時計算出各從控制器需要的無功和N種諧波電流組合的補償電流波形數據(各從控制器的補償電流波形數據由裝置的組成情況和實時運行情況決定，不一定相同)， 并通過光纖高速輸出到各從控制器，進而完成APF/SVG裝置的功能。本發明中的主控制器可根據系統電流實現閉環控制，即實時分析出系統電流中待補償的電流，根據此電流不斷修正各從控制器輸出的電流，使系統電流中的無用分量趨近于零，達到較好的補償效果。閉環補償效果與現有開環補償效果的對比圖見圖5。本發明中的主控制器借助于主從控制器間的通訊，知道所有從控制器的運行狀態，當某臺從控制器故障退出運行時，主控制器立刻會重新分配待補償的電流到其余運行的裝置中，從而提高了整套并聯裝置的利用率。本發明提出的主從控制方法，將并聯裝置分為主控制器和從控制器，主控制器控制，從控制器配合，通過主從控制器的分工合作，能夠實時掌握系統和整套并聯裝置的運行情況，保證較好的補償效果，并最大限度的利用各并聯裝置的容量。
圖1是現有技術示意圖。圖2是本發明結構示意圖。圖3是主控制器結構示意圖。主控制器采用了雙DSP+FPGA的結構。圖4是從控制器結構示意圖。從控制器采用了單DSP+FPGA的結構。圖5是閉環和開環補償5次諧波的系統和負荷頻譜對比圖。
具體實施例方式下面對本發明的實施例作詳細說明，本實施例在以本發明技術方案為前提下進行實施，給出了詳細的實施方式和具體的操作過程，但本發明的保護范圍不限于下述的實施例。實施例如圖1所示，現有技術中裝置1 裝置N分別單獨并聯接到母線上，用戶CT的二次測量線通過串聯的方式接進各個裝置，此運行方式下，各裝置之間沒有通訊，只能實現開環補償。如圖2所示，本實施例包括主控制器、從控制器以及若干設置于母線上的電壓互感器和電流互感器，其中用戶端的電流互感器和電壓互感器的輸出端與主控制器的模擬量數據接口相連并傳輸系統的電壓和電流信息，總輸出電流互感器的輸出端和主控制器的模擬量數據接口相連并傳輸裝置的輸出電流信息，主控制器的光纖接口和從控制器的光纖接口相連并傳輸待補償的無功和諧波信息，從控制器的光纖接口和主控制器的光纖接口相連并傳輸各從控制器的運行狀態信息以實現閉環控制。所述的主控制器采集用戶CT提供的系統電流信號，以系統電流中的剩余的被補償分量目標值為0計算出裝置需輸出的補償無功和諧波電流數據，在根據實時分流系數計算出各從控制器的補償電流波形數據，并將其通過光纖實時輸出到各從控制器。從控制器接收到參考電流后，控制輸出相應的補償電流，進而完成整套裝置的補償功能。如圖3所示，所述的主控制器，包括第一 DSP(數字信號處理器)單元、第一 FPGA (現場可編程門陣列)單元、第二 DSP單元、模擬量數據接口單元和光纖接口單元，其中第一 DSP單元、第二 DSP單元、模擬量數據接口單元和光纖接口單元分別和第一 FPGA單元相連并分別傳輸總補償無功和諧波電流波形信息、各從控制器分流系數信息、系統各模擬量數據信息、從裝置的運行狀態信息。如圖4所示，所述的從控制器，包括第三DSP單元、第二 FPGA單元、模擬量數據接口單元和光纖接口單元，其中第三DSP單元、模擬量數據接口單元、光纖接口單元分別與第二 FPGA單元相連并分別傳輸從裝置輸出電流有效值信息、從裝置各模擬量信息、主控制器下發的補償電流波形信息。本實施例涉及上述系統的控制方法，包括以下步驟1)主控制器通過模擬量數據接口采集系統電壓、電流信息和并聯裝置總的輸出電流信息，經第一 FPGA單元分別傳入第一 DSP單元和第一 DSP單元進行處理并得到計算出待補償無功和諧波電流實時波形數據，由第一 DSP單元和第一 DSP單元將該待補償無功和諧波電流實時波形數據傳入第一 FPGA單元；2)從控制器通過模擬量數據接口采集從控制器內部的輸出電流信息，經第二 FPGA單元傳入第三DSP單元進行處理并計算出各從控制器的輸出電流有效值，第三DSP單元將輸出電流有效值傳入第二 FPGA單元并將運行狀態信息通過光纖接口上傳到主控制器的光纖接口單元；3)主控制器通過光纖接口接收從控制器的運行狀態信息后轉發到第二 DSP單元， 第二 DSP單元根據加權平均方式計算對應每一個從控制器的分流系數并回傳給第一 FPGA 單元；4)第一 FPGA單元根據第一 DSP單元傳送的待補償無功和諧波電流實時波形數據以及第二 DSP單元傳送的所有從控制器的分流系數計算出各從控制器的補償電流波形數據，并將該補償電流波形數據通過光纖接口輸出到各個從控制器；5)從控制器通過光纖接口接收到主控制器輸出的補償電流波形數據后控制輸出相應的電流，最終完成整套并聯裝置的補償功能。所述的分流系數是指尤
權利要求
1.一種用于APF/SVG并聯運行的主從控制系統，其特征在于，包括主控制器、從控制器以及若干設置于母線上的電壓互感器和電流互感器，其中用戶端的電流互感器和電壓互感器的輸出端與主控制器的模擬量數據接口相連并傳輸系統的電壓和電流信息，總輸出電流互感器的輸出端和主控制器的模擬量數據接口相連并傳輸裝置的輸出電流信息，主控制器的光纖接口和從控制器的光纖接口相連并傳輸待補償的無功和諧波信息，從控制器的光纖接口和主控制器的光纖接口相連并傳輸各從控制器的運行狀態信息以實現閉環控制。
2.根據權利要求1所述的用于APF/SVG并聯運行的主從控制系統，其特征是，所述的主控制器，包括第一 DSP單元、第一 FPGA單元、第二 DSP單元、模擬量數據接口單元和光纖接口單元，其中第一 DSP單元、第二 DSP單元、模擬量數據接口單元和光纖接口單元分別和第一 FPGA單元相連并分別傳輸總補償無功和諧波電流波形信息、各從控制器分流系數信息、 系統各模擬量數據信息、從裝置的運行狀態信息。
3.根據權利要求1所述的用于APF/SVG并聯運行的主從控制系統，其特征是，所述的從控制器，包括第三DSP單元、第二 FPGA單元、模擬量數據接口單元和光纖接口單元，其中 第三DSP單元、模擬量數據接口單元、光纖接口單元分別與第二 FPGA單元相連并分別傳輸從裝置輸出電流有效值信息、從裝置各模擬量信息、主控制器下發的補償電流波形信息。
4.一種根據上述任一權利要求所述系統的控制方法，其特征在于，包括以下步驟1)主控制器通過模擬量數據接口采集系統電壓、電流信息和并聯裝置總的輸出電流信息，經第一 FPGA單元分別傳入第一 DSP單元和第一 DSP單元進行處理并得到計算出待補償無功和諧波電流實時波形數據，由第一 DSP單元和第一 DSP單元將該待補償無功和諧波電流實時波形數據傳入第一 FPGA單元；2)從控制器通過模擬量數據接口采集從控制器內部的輸出電流信息，經第二FPGA單元傳入第三DSP單元進行處理并計算出各從控制器的輸出電流有效值，第三DSP單元將輸出電流有效值傳入第二 FPGA單元并將運行狀態信息通過光纖接口上傳到主控制器的光纖接口單元；3)主控制器通過光纖接口接收從控制器的運行狀態信息后轉發到第二DSP單元，第二 DSP單元根據加權平均方式計算對應每一個從控制器的分流系數并回傳給第一 FPGA單元；4)第一FPGA單元根據第一 DSP單元傳送的待補償無功和諧波電流實時波形數據以及第二 DSP單元傳送的所有從控制器的分流系數計算出各從控制器的補償電流波形數據， 并將該補償電流波形數據通過光纖接口輸出到各個從控制器；5)從控制器通過光纖接口接收到主控制器輸出的補償電流波形數據后控制輸出相應的電流，最終完成整套并聯裝置的補償功能。
5.根據權利要求4所述的控制方法，其特征是，所述的分流系數是指5 Xlκ = v w 二, w ，其中成表示第一臺從控制器對應的分流系數，^rwnl Xile + run2 X12e + ‘ " + runn X 1 neI(^n)6是第一至第η個從控制器的額定電流，Sran(H)表示第1至第η個從控制器運行狀態信息，當相應從控制器運行時，srm(1 ^rf = 1，反之當相應從控制器不運行時，Sruna ^η) = 0， η為從控制器的個數。
6.根據權利要求4所述的控制方法，其特征是，所述的補償電流波形數據是指iMfl= kiXid—all，其中irefl表示第一臺從控制器對應的補償電流波形數據，h表示第一臺從控制器對應的分流系數，iref_all是主控制器計算出的系統中要補償的總的無功和諧波電流波形數據。
全文摘要
一種電力電子控制技術領域的用于APF/SVG并聯運行的主從控制系統及方法，該系統包括主控制器、從控制器以及若干設置于母線上的電壓互感器和電流互感器，用戶端的電流互感器和電壓互感器的輸出端與主控制器的模擬量數據接口相連并傳輸系統的電壓和電流信息，總輸出電流互感器的輸出端和主控制器的模擬量數據接口相連并傳輸裝置的輸出電流信息，主控制器的光纖接口和從控制器的光纖接口相連并傳輸待補償的無功和諧波信息，從控制器的光纖接口和主控制器的光纖接口相連并傳輸各從控制器的運行狀態信息以實現閉環控制。本發明使各并聯裝置在主控制器的統一控制之下，達到較好的補償效果和裝置利用率。
文檔編號H02J3/18GK102231523SQ20111018807
公開日2011年11月2日 申請日期2011年7月6日 優先權日2011年7月6日
發明者侯坤, 侯焱, 季建輝, 宋強 申請人:思源清能電氣電子有限公司