專利名稱：一種輸出恒定差值電壓的方法和電荷泵電路的制作方法
技術領域：
本發明涉及通信領域技木，尤其涉及一種輸出恒定差值電壓的方法和電荷泵電路。
背景技術：
在蓄電池充電芯片設計中，通常采用PMOS (Positive channel Metal OxideSemiconductonP溝道金屬氧化物半導體場效應)型功率器件，但在ー些特定エ藝和芯片成本的要求下，傳統的PMOS型器件不能滿足要求吋，需要使用NMOS (N Mental Oxide Semiconductor, N溝道金屬氧化物半導體場效應)型器件。因為NMOS相對PMOS來說，具有速度快，導通阻抗低等優勢。如圖1 (a)所示，采用PMOS型器件的情況下，PMOS型器件101導通吋，會有較大的電流由輸入端流入輸出端；PMOS型器件101關閉吋，如果輸入端的電壓低于輸出端電壓， PMOS寄生ニ極管106會存在漏電流111，而且漏電流111與PMOS型器件101的尺寸成正比。 為了防止漏電，如圖1(c)所示，通常會在使用PMOS器件時，采用一個襯底選擇單元110選擇ー個較高的電位，這樣就避免了寄生ニ極管的放電，關閉了漏電通道113。在ー些特定エ藝和成本要求下，也會采用匪OS型器件，如圖1(b)所示，與PMOS 型器件不同的是NMOS型器件102的柵極電壓高于源極電壓；當NMOS型器件102關閉且輸入端電壓低于輸出端電壓吋，同樣ニ極管107也會存在一個漏電流112，而此電路則不能像 PMOS型器件101 —祥采用圖1 (c)所示的結構，因為在典型低壓CMOSエ藝中，NMOS的襯底通常為地電位，不能選擇；而在ー些特殊エ藝下，NMOS的襯底連接也是固定的。通常采用如圖1(d)所示的結構，能解決NMOS型器件的漏電問題。將兩個NMOS型器件相對放置，這樣寄生ニ極管108和寄生ニ極管109方向相反，由此截斷了兩個方向的漏電流通道。NMOS型器件104只需起ー個保護NMOS型器件105作用，所以它僅作為ー個開關。對于圖1(d)結構的芯片來說，為了保證充放電工作正常，NMOS型器件的柵極114 需要連接ー個電荷泵電路，其提供的電壓高于輸入端電壓才能讓NMOS型器件104導通。該電荷泵電路需滿足的相關條件通常包括如下幾點(1)提供的電壓要高于輸入端電壓，但是兩者差值不能超過NMOS型器件104的エ 作范圍要求；(2)電荷泵電路不能外接電容，內部電路及組件都要盡量少，壓縮面積；(3)電荷泵電路可以提供一定的負載能力，其大小可由充電環路來決定；(4)電荷泵電路應保證在所有的エ藝角，相應的工作電壓范圍和溫度范圍內都能滿足要求。目前，電荷泵電路主要采用開關電容結構。如圖2所示，為Dickson電荷泵結構， 其中clkp和clkn為ー對差分時鐘信號，當clkp為低時，輸入端電壓VIN通過NMOS型器件 201對電容cl充電，而此時端點207為高電平會抑制NMOS型器件202開啟。clkp變為高電平吋，端點206為高電平抑制NMOS型器件201開啟，電容cl上保存的電荷通過NMOS型器件202轉移到電容c2上；以此類推，經過NMOS型器件203-205以及端點208、端點209， 最終電荷轉移到電容cO上。但是，ー些特定エ藝條件下，不能使用該Dickson結構的ニ極管連接形式。另ー種是doublers電荷泵結構，如圖3(a)所示，主要由Sl S4的4個開關和兩個電容CO、Cout組成，Si、S4和S2、S3構成兩組反相的時鐘信號，當Si、S4導通時，輸入端電壓VIN對電容CO充電，如圖3(b)中所示的電流流向303，最終電容CO的上極板301的電壓為輸入端電壓VIN，下極板302為0 ；當S2、S3導通時，如圖3(c)中的電流流向304所示，電容CO下極板302的電壓變為輸入端電壓，電容CO的荷轉移至電容Cout，使得輸出端電壓上升。如圖4所示，為ー個以doublers電路為基礎結構的電路，輸出端經過電阻Rl和R2 分壓，在端點401得到一個反饋電壓，誤差放大器402 —端與端點401連接，另一端與基準電壓源406連接；誤差放大器402將兩端電壓的差值放大后輸出到振蕩器控制邏輯403，從而得到反饋電壓的控制信號407。通過上述負反饋電路將電荷泵輸出電壓穩定在一定的電壓值。采取負反饋的方式包含多種，包括調整振蕩器頻率，以及調整電荷泵輸入電壓等。然而，上述電路不能滿足輸出電壓值比輸入電壓高出固定的電壓值；同時它需要単獨的振蕩器等，會占用較大的芯片資源。而且，外接電容也會降低電荷泵的集成度。
發明內容
本發明實施例提供一種輸出恒定差值電壓的方法和電荷泵電路，能夠在輸入電壓的取值位于ー個相當寬范圍的情況下，確保輸出的電壓與輸入電壓之間的差值電壓為恒定電壓。相應的，本發明實施例還提供了一種輸出恒定差值電壓的方法，包括根據接收的時鐘輸入信號，發送限幅后的驅動信號；根據所述驅動信號，將接收的輸入電壓進行升高；限制升高后的電壓與所述輸入電壓的差值為預定差值電壓并輸出所述升高后的電壓。相應的，本發明實施例還提供了ー種電荷泵電路，包括電壓泵升電路、驅動電路和電壓限制電路；所述驅動電路，用于根據接收的時鐘輸入信號，向所述電壓泵升電路發送限幅后的驅動信號；所述電壓泵升電路，用于根據所述驅動信號，將接收的輸入電壓進行升高；所述電壓限制電路，用于限制所述電壓泵升電路升高后的電壓與輸入電壓的差值為預定差值電壓并輸出所述升高后的電壓。本發明實施例提供了一種輸出恒定差值電壓的方法和電荷泵電路，用于根據接收的時鐘輸入信號，發送限幅后的驅動信號；根據所述驅動信號，將接收的輸入電壓進行升高；限制升高后的電壓與輸入電壓的差值為預定差值電壓并輸出所述升高后的電壓。使用本發明實施例提供的輸出恒定電壓的方法和電荷泵電路，能夠在輸入電壓的取值位于ー個相當寬范圍的情況下，確保輸出的電壓與輸入電壓之間的差值電壓為恒定電壓。
圖1 (a)-圖1 (d)為現有技術中PMOS型器件和NMOS型器件的結構示意圖；圖2為現有技術中Dickson電荷泵結構示意圖；圖3(a)-圖3(c)為現有技術中doublers電荷泵結構示意圖；圖4為現有技術中電荷泵結構示意圖；圖5為本發明實施例中一種電荷泵電路的原理圖；圖6(a)-圖6(c)為本發明實施例中電壓泵升電路的原理圖；圖7為本發明實施例中電壓泵升電路的結構示意圖；圖8為本發明實施例中驅動電路的結構示意圖；圖9為本發明實施例中電壓限制電路的結構示意圖；圖10為本發明實施例中輸出恒定差值電壓的方法流程圖。
具體實施例方式下面結合各個附圖對本發明實施例技術方案的主要實現原理具體實施方式
及其對應能夠達到的有益效果進行詳細地闡述。為了解決現有技術存在的問題，本發明實施例提供了ー種電荷泵電路，能夠在輸入電壓的取值位于ー個相當寬范圍的情況下，確保輸出的電壓與輸入電壓之間的差值電壓為恒定電壓，在保證后續連接的NMOS正常工作的同吋，占用較小的芯片面積。該電路中使用MOS管連接電壓輸出端，有效降低該電路依附的芯片的面積；而且該電路可以連接到公用的振蕩器，降低了電路使用的芯片面積和設計難度。此外，通過電壓限制電路還可有效降低エ藝角、溫度和電源的影響。而且本發明實施例提供的電荷泵電路由于面積小，成本低， 無外接組件，受エ藝、環境等影響小，且能泵升固定電壓，可廣泛應用在電源管理芯片中。圖5為發明實施例提供的一種電荷泵電路的原理圖，主要由電壓泵升電路501、驅動電路502和電壓限制保護電路503等三部分組成。驅動電路502，用于根據接收的時鐘輸入信號，向電壓泵升電路501發送限幅后的驅動信號；電壓泵升電路501，用于根據驅動信號，將接收的輸入電壓進行升高；電壓限制電路503，用于限制所述電壓泵升電路501升高后的電壓為與輸入電壓的差值為預定差值電壓并輸出所述升高后的電壓。其中，VIN為輸入電壓，Load為本地電壓，V0UT_cp為經過電壓泵升電路501升壓后的電壓，VOUT為輸出到后續連接的NMOS的電壓。其中，圖5中電壓泵升電路501，通過對如圖6(a)-圖6(c)所示的原理圖進行改進獲得。如圖6(a)所示，MOS管601 607可以等效為7個開關，MOS管602和MOS管603 為PMOS管，其余為NMOS管。其中，MOS管601的漏極連接MOS管602的漏扱，源極連接電壓 Vref,柵極連接驅動信號clk2_lv ；MOS管602的源極連接MOS管603的源極且接地，柵極連接驅動信號clk2_lv ；MOS管603的源極接地，漏極連接MOS管604的漏扱，柵極連接驅動信號clkl_lv ；MOS管604的源極連接至電壓輸入端VIN，柵極連接驅動信號clkl_hv。MOS管 605的源極連接電壓Vref，漏極連接MOS管606的源極，柵極連接驅動信號clkl_lv ；MOS管 606的漏極連接MOS管607的漏扱，柵極連接驅動信號clk2_lv ；MOS管607的源極連接電壓輸出端V0UT。而且，電容Cl上極板連接于MOS管601漏極和MOS管602漏極的連接處，下極板連接于MOS管605漏極和MOS管606源極的連接處；電容C2上極板連接于MOS管603
6漏極和MOS管604漏極的連接處，下極板連接于MOS管607源極；電容Cout直接連接于電壓輸出端和地之間。上述驅動信號clkl_lv、驅動信號clkljw與驅動信號clk2_lv、驅動信號clk2_ hv分別為反相時鐘，驅動信號clkl_lv為高時，驅動信號clk2_lv為低，驅動信號clkl_hv 為高時，驅動信號clk2_hv為低；反之亦然。驅動信號clkl_lv與驅動信號clkljw的區別在于電壓來源不同，前者為低壓(來源于內部電源VDD)，后者為高壓(來源于電壓輸入端 VIN) ；clk2_lv 和 clk2_hv 則與此類似。如圖6(b)所示，當驅動信號clkl_lv、驅動信號clkl_hv為低，而驅動信號clk2_ lv、驅動信號clk2_hv為高時，該電路中MOS管602,MOS管604,MOS管605和MOS管607導通，同時MOS管601、MOS管603和MOS管606未導通，此時實線所示的充電路徑。這樣，電容Cl的下極板電壓達到Vref，而上極板電壓為地電壓；電容C2的上極板電壓達到VIN，其存儲的電荷會轉移到電容Cout上。如圖6(c)所示，當驅動信號clkl_lv、驅動信號clkl_hv為高，而驅動信號clk2_ lv、驅動信號clk2_hv為低吋，形成如實線所示的充放電路徑，其中電容Cl的上極板電壓變為Vref，下極板則通過MOS管606與電容C2的下極板相連，這樣電容Cl存儲的電荷就會轉移到電容C2。通過驅動信號的不斷切換，電容Cl不斷地充電，并在放電階段將存儲的電荷轉移到電容C2中；而電容C2在充電階段接收電容Cl轉移過來的電荷，而在放電階段將其中存儲的電荷轉移到輸出電容Cout上，使得電荷泵輸出電壓不斷提高。此外，在電壓輸入端VIN與電壓輸出端VOUT之間連接保護ニ極管，以便輸入電壓較大吋，保護電路的安全。本發明實施例提供的電壓泵升電路501，使用ニ極管代替MOS管605-607，由此減少了在芯片中的占用面積；使用NMOS管連接電壓輸出端，不但保護了電路的安全，而且節省了芯片的占用面積。如圖7所示，MOS管701的漏極連接MOS管702的漏扱，源極連接電壓輸入端VIN，柵極連接驅動信號clk2_lv ；MOS管702的源極連接MOS管703的源極且接地，柵極連接驅動信號clk2_lv ；MOS管703的源極接地，漏極連接MOS管704的漏扱，柵極連接驅動信號clkl_lv ；MOS管704的源極連接至電壓輸入端VIN以及MOS管705的漏扱， 柵極連接驅動信號clkl_hv。ニ極管D1、ニ極管D2和ニ極管D3串聯，其中二極管Dl的正向端連接電壓輸入端 VIN, ニ極管D3的反相端連接至MOS管705的柵極，該MOS管705的源極用于輸出電壓。電容Cl 一端連接在MOS管701和MOS管702的共漏端，另一端連接在ニ極管Dl和ニ極管D2 的連接端；電容C2 —端連接在MOS管703和MOS管704的共漏端，另一端連接在ニ極管D2 和ニ極管D3的連接端。較佳的，穩壓ニ極管D4和穩壓ニ極管D5串聯且相位相對，兩者與電容Cl再進行并聯；與此相対，穩壓ニ極管D6和穩壓ニ極管D7串聯且相位相對，兩者與電容C2再進行并聯。較佳的，保護ニ極管DO的正向端連接電壓輸入端VIN，反向端連接MOS 管705的柵極。較佳的，MOS管705的柵極通過負載706接地。當驅動信號進行高低切換吋，電壓輸入端的電荷經由電容Cl、C2，使得MOS管705 的源極輸出的電壓高于電壓輸入端的電壓，具體過程與圖6所示的工作原理相同，在此不再贅述。
由上述描述可知，通過本發明實施例提供的電壓泵升電路，不但可以輸出高于輸入端電壓的電壓，而且，占用的芯片面積更小，安全性更高。上述描述僅是為了說明該電壓泵升電路的結構所舉的ー個例子，還可以對其進行變型，例如使用四個電容獲得更高的輸出電壓，還可以在該電路中増加保護電路等。但任何變型都是基于本發明實施例所提供的電壓泵升電路。圖8為驅動電路502的電路原理圖，如圖所示，偏置電流源801連接NMOS管802 的漏扱，使其具有漏極電壓。NMOS管802的柵極連接自身的漏極和NMOS管803的漏扱，源極接地；NMOS管803的柵極連接時鐘輸入端clkp，源極接地。NMOS管804、805均為NMOS 管802的鏡像支路，其中，NMOS管804的漏極通過電阻Rl連接至內部電源VDD，其柵極連接 NMOS管802的漏扱，其源極接地；NMOS管805的漏極通過電阻R2連接至電壓輸入端VIN。 該電路左右完全對稱，右半邊的連接關系與上述完全一致。也就是，偏置電流源806連接 NMOS管807的漏扱，使其具有漏極電壓。NMOS管807的柵極連接自身的漏極和NMOS管808 的漏極，源極接地；NMOS管808的柵極連接時鐘輸入端clkn，源極接地。NMOS管809、810均為NMOS管807的鏡像支路，其中，NMOS管809的漏極通過電阻R3連接至內部電源VDD，其柵極連接NMOS管807的漏扱，其源極接地；NMOS管810的漏極通過電阻R4連接至電壓輸入端VIN。NMOS管804、805、809、810的漏極均輸出驅動信號，分別為驅動信號clkl_lv、驅動信號clkljw與驅動信號clk2_lv、驅動信號clk2_hv。如圖8，當時鐘輸入端clkp為高電平而當時鐘輸入端clkn為低電平吋，NMOS管 803導通，且其漏極為低電平；NMOS管804和NMOS管805均未導通，所以電阻R1、R2上的電流為0，電壓分別為VDD和VIN ；與此同時，匪OS管808未導通，匪OS管809和匪OS管810 均導通，電阻R3和R4上通過的恒定電流Is，電壓分別為(VDD-Is*R3)和(VIN_Is*R4)。當時鐘輸入端clkn為高而時鐘輸入端clkp為低電平時，NMOS管808導通，NMOS 管809和NMOS管810均未導通，所以電阻R3、R4上的電流為0，電壓分別為VDD和VIN ’與此同時，NMOS管803未導通，NMOS管804和NMOS管805均導通，電阻R1、R2上通過的恒定電流Is，電壓分別為(VDD-Is^Rl)和(VIN-Is*R2)。時鐘輸入端clkp和時鐘輸入端clkn 的電壓反復不斷地轉換，則驅動信號clkl_lv、驅動信號clkljw與驅動信號clk2_lv、驅動信號clk2_hv的信號幅度也會不斷地在(VDD-Is*Rs) VDD和(VIN_Is*Rs) VIN之間切換，擺幅均為Is*Rs，其中，假設R1-R4均等于Rs。這種結構的主要優勢在于限制了輸出的驅動信號的擺幅，可以避免驅動信號超過圖7中MOS管的正常工作范圍。圖9為電壓限制電路503的電路原理圖。MOS管902的漏極連接電流源901的輸出端以及自身的柵極，同時柵極連接兩個串聯電阻Rl R2后接地，源極直接接地。放大器 903的正相輸入端連接在電阻Rl和電阻R2之間，電壓值為Vgs (901) *R2/ (R1+R2)，反相輸入端與MOS管904的漏極相連，輸出端與MOS晶體管904的柵極相連，同時MOS管904的源極接地。由此，放大器903和MOS管904構成ー個單位増益緩沖器，通過負反饋環路控制放大器903的正反相端電壓相等。另ー放大器905的正相輸入端連接基準電壓vref，反相輸入端連接MOS管906的漏極，輸出端連接MOS管906的柵極，同吋，MOS管906的源極連接內部電源VDD。放大器 905和MOS管906構成ー個單位増益緩沖器，通過負反饋環路控制放大器905的正反相端電壓相等，即反向輸入端的電壓與正向輸入端的電壓相等，均為Vref。
由于上述兩個放大器的正向輸入端的電壓均為穩定值，所以反向輸入端的電壓也均為穩定值，那么兩個反向輸入端的電壓差值也為穩定值。電阻RO連接于放大器903 的反相輸入端與放大器905反相輸入端之間，通過該電阻RO的電壓=V (905) -V (903)= Vref-Vgs(901)*R2/(R1+R2)。MOS管907的柵極連接MOS管906的柵極，源極連接內部電源VDD，漏極連接MOS管 908的源極。該MOS管908的柵極接地，漏極與MOS管909的漏極相連。同吋，MOS管909 柵極連接自身漏極以及MOS管910的柵極。MOS管910的漏極與MOS管911的漏極相連，源極接地。該MOS管911的柵極接地，且源極通過電阻R3連接電荷泵輸出端VCP。MOS管912 的柵極連接MOS管911的源扱，且源極連接電壓輸入端VIN、漏極連接電荷泵輸出端VCP。通過上述結構，MOS管907與MOS管906構成電流鏡像支路，MOS管908起到有緣電阻的作用，當然也可以使用電阻替代，但是使用該MOS管908可以減少占用的芯片面積， MOS管909以ニ極管形式連接，同時MOS管909與MOS管910構成電流鏡像支路。這樣通過MOS管910的電流即為通過電阻RO的電流，同時假設R3 = 4*R0，則MOS管911的電壓值為VCP-4*R0*I (RO)；又因為MOS管912的源極連接電壓輸入端VIN，從而VCP與VIN的關系為VCP = VIN+Vgs(912)+4*R0*I(RO) = VIN+4*Vref+Vgs(912)-Vgs(902)若MOS管912和MOS管902的類型相同，且尺寸較大、電流較小，則兩者的電壓差相對4*Vref可忽略不計；若需要精度較高的輸出，則要將MOS管912和MOS管902的電流設置為相同。最終得到的電荷泵電路的輸出電壓比輸入電壓高出一個恒定電壓值V0。實際上電壓限制電路503相當于ー個負反饋電路，當電荷泵電壓超過期望值時，它會控制MOS管 912通過較大的電流，相當于增加了輸出負載，具有將輸出電壓拉低的作用。同時，輸入端電壓VIN的值應滿足2*VIN > V0,如果這個條件不滿足，輸出端電壓VCP會隨輸入端電壓VIN 同相變化，但到不到所期望的電壓值。通過上述描述，可以看出，本發明實施例提供了 ー種電荷泵電路，能夠在輸入電壓的取值位于ー個相當寬范圍的情況下，確保輸出的電壓與輸入電壓之間的差值電壓為恒定電壓，在保證后續連接的NMOS正常工作的同吋，占用較小的芯片面積。該電路中使用MOS 管連接電壓輸出端，有效降低該電路依附的芯片的面積；而且該電路可以連接到公用的振蕩器，降低了電路使用的芯片面積和設計難度。此外，通過電壓限制電路還可有效降低エ藝角、溫度和電源的影響。而且本發明實施例提供的電荷泵電路由于面積小，成本低，無外接組件，受エ藝、環境等影響小，且能泵升固定電壓，可廣泛應用在電源管理芯片中。相應的，本發明實施例還提供了一種輸出恒定差值電壓的方法，如圖10所示，包括以下步驟步驟1001、根據接收的時鐘輸入信號，發送限幅后的驅動信號；步驟1002、根據驅動信號，將接收的輸入電壓進行升高；步驟1003、限制升高后的電壓與所述輸入電壓的差值為預定差值電壓并輸出所述升高后的電壓。具體的，電荷泵電路接收高低電平循環切換的時鐘輸入信號后，根據該時鐘輸入信號控制MOS管的導通，輸出高低電平循環切換的驅動信號，并利用電阻分壓控制驅動信號的幅度。電荷泵電路將接收的輸入電壓傳輸的電荷存儲在第一電容中，根據驅動信號的高低電平切換，將第一電容中存儲的電荷循環傳輸到第二電容中存儲。依次類推，電荷不斷積聚后輸出，且輸出的電壓高于輸入電壓。同吋，根據基準電壓與輸出電壓的對應關系，通過調整基準電壓，限制所述輸出電壓與輸入電壓的差值為預定差值電壓并輸出所述升高后的電壓。通過上述描述，可以看出，使用本發明實施例提供的輸出恒定差值電壓的方法和電荷泵電路，能夠在輸入電壓的取值位于ー個相當寬范圍的情況下，確保輸出的電壓與輸入電壓之間的差值電壓為恒定電壓，在保證后續連接的NMOS正常工作的同吋，占用較小的芯片面積。該電路中使用MOS管連接電壓輸出端，有效降低該電路依附的芯片的面積；而且該電路可以連接到公用的振蕩器，降低了電路使用的芯片面積和設計難度。此外，通過電壓限制電路還可有效降低エ藝角、溫度和電源的影響。而且本發明實施例提供的電荷泵電路由于面積小，成本低，無外接組件，受エ藝、環境等影響小，且能泵升固定電壓，可廣泛應用在電源管理芯片中。顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。
權利要求
1.一種輸出恒定差值電壓的方法，其特征在干，包括根據接收的時鐘輸入信號，發送限幅后的驅動信號；根據所述驅動信號，將接收的輸入電壓進行升高；限制升高后的電壓與所述輸入電壓的差值為預定差值電壓并輸出所述升高后的電壓。
2.如權利要求1所述的方法，其特征在干，所述根據接收的時鐘輸入信號，發送限幅后的驅動信號，包括接收高低電平循環切換的時鐘輸入信號，根據所述時鐘輸入信號控制MOS管的導通， 輸出高低電平循環切換的驅動信號，并利用電阻分壓控制所述驅動信號的幅度。
3.如權利要求1所述的方法，其特征在干，所述根據所述驅動信號，將接收的輸入電壓進行升高，包括將接收的輸入電壓傳輸的電荷存儲在第一電容中，根據所述驅動信號的高低電平切換，將所述第一電容中存儲的電荷傳輸到第二電容中存儲。
4.如權利要求1所述的方法，其特征在干，所述限制升高后的電壓與所述輸入電壓的差值為預定差值電壓并輸出所述升高后的電壓，包括根據基準電壓與輸出電壓的對應關系，調整所述基準電壓，限制所述輸出電壓與輸入電壓的差值為預定差值電壓并輸出所述升高后的電壓。
5.ー種電荷泵電路，其特征在干，包括電壓泵升電路(501)、驅動電路(50 和電壓限制電路(503)；所述驅動電路(502)，用于根據接收的時鐘輸入信號，向所述電壓泵升電路(501)發送限幅后的驅動信號；所述電壓泵升電路(501)，用于根據所述驅動信號，將接收的輸入電壓進行升高；所述電壓限制電路(503)，用于限制所述電壓泵升電路(501)升高后的電壓與輸入電壓的差值為預定差值電壓并輸出所述升高后的電壓。
6.如權利要求5所述的電荷泵電路，其特征在于，所述電壓泵升電路(501)，包括MOS 管(701)的漏極連接MOS管(702)的漏扱，源極連接電壓輸入端VIN，柵極連接驅動信號； MOS管(702)的源極連接MOS管(703)的源極且接地，柵極連接驅動信號；MOS管(703)的源極接地，漏極連接MOS管(704)的漏扱，柵極連接驅動信號；MOS管(704)的源極連接至電壓輸入端VIN以及MOS管(705)的漏扱，柵極連接驅動信號；ニ極管D1、ニ極管D2和ニ 極管D3串聯，其中二極管Dl的正向端連接電壓輸入端，ニ極管D3的反相端連接至MOS管 (705)的柵極，該MOS管(705)的源極用于輸出電壓；第一電容一端連接在MOS管(701)和 MOS管(702)的共漏端，另一端連接在ニ極管Dl和ニ極管D2的連接端；第二電容C2 —端連接在MOS管(703)和MOS管(704)的共漏端，另一端連接在ニ極管D2和ニ極管D3的連接端。
7.如權利要求6所述的電荷泵電路，其特征在于，所述電壓泵升電路還包括穩壓ニ極管D4和穩壓ニ極管D5串聯且相位相對，兩者與第一電容再進行并聯；穩壓ニ極管D6和穩壓ニ極管D7串聯且相位相對，兩者與第二電容再進行并聯。
8.如權利要求5-7中任一所述的電荷泵電路，其特征在于，還包括保護ニ極管DO的正向端連接電壓輸入端，反向端連接MOS管(705)的柵極。
9.如權利要求5-7中任一所述的電荷泵電路，其特征在于，還包括MOS管(705)的柵極通過負載(706)接地。
10.如權利要求5所述的電荷泵電路，其特征在干，所述驅動電路，包括偏置電流源 (801)連接NMOS管(802)的漏扱，NMOS管(802)的柵極連接自身的漏極和NMOS管(803) 的漏扱，源極接地；NMOS管(803)的柵極連接時鐘輸入端，源極接地；NMOS管(804)的漏極通過電阻Rl連接至內部電源，其柵極連接NMOS管(802)的漏扱，源極接地；NMOS管(805) 的漏極通過電阻R2連接至電壓輸入端；偏置電流源(806)連接NMOS管(807)的漏扱，NMOS 管(807)的柵極連接自身的漏極和NMOS管(808)的漏扱，源極接地；NMOS管(808)的柵極連接另一時鐘輸入端，源極接地；NMOS管(809)的漏極通過電阻R3連接至內部電源，柵極連接NMOS管(807)的漏扱，源極接地；NMOS管(810)的漏極通過電阻R4連接至電壓輸入端；匪OS管(804)、匪OS管(805)、匪OS管(809)、匪OS管(810)的漏極均輸出驅動信號。
11.如權利要求5所述的電荷泵電路，其特征在干，所述電壓限制電路，包括:MOS管 (902)的漏極連接電流源(901)的輸出端以及自身的柵極，同時柵極連接兩個串聯電阻R1、 R2后接地，源極直接接地；放大器(903)的正相輸入端連接在電阻Rl和電阻R2之間，反相輸入端與MOS管(904)的漏極相連，輸出端與MOS晶體管(904)的柵極相連，同時MOS管 (904)的源極接地；另ー放大器(905)的正相輸入端連接基準電壓vref，反相輸入端連接 MOS管(906)的漏極，輸出端連接MOS管(906)的柵極，同吋，MOS管(906)的源極連接內部電源VDD ；MOS管(907)的柵極連接MOS管(906)的柵極，源極連接內部電源VDD，漏極連接 MOS管(908)的源極；該MOS管(908)的柵極接地，漏極與MOS管(909)的漏極相連；MOS管 (909)柵極連接自身漏極以及MOS管(910)的柵極；MOS管(910)的漏極與MOS管(911)的漏極相連，源極接地；MOS管(911)的柵極接地，且源極通過電阻R3連接電荷泵輸出端VCP ； MOS管(912)的柵極連接MOS管(911)的源極，且源極連接電壓輸入端VIN、漏極連接電荷泵輸出端VCP。
12.如權利要求11所述的電荷泵電路，其特征在干，電壓輸出端輸出的電壓VCP與電壓輸入端輸出的VIN的關系為VCP = VIN+Vgs(912)+4*R0*I(RO) = VIN+4*Vref+Vgs(912)-Vgs(902)。
13.如權利要求11所述的電荷泵電路，其特征在干，所述輸入端電壓VIN的值滿足 2*VIN > V0，其中，VO為輸出電壓比輸入電壓高出的恒定電壓值。
全文摘要
本發明涉及通信領域技術，尤其涉及一種輸出恒定差值電壓的方法和電荷泵電路，該方法包括根據接收的時鐘輸入信號，發送限幅后的驅動信號；根據所述驅動信號，將接收的輸入電壓進行升高；限制升高后的電壓與輸入電壓的差值為預定差值電壓并輸出所述升高后的電壓。使用本發明實施例提供的輸出恒定差值電壓的方法和電荷泵電路，能夠在輸入電壓的取值位于一個相當寬范圍的情況下，確保輸出的電壓與輸入電壓之間的差值電壓為恒定電壓。
文檔編號H02M3/07GK102594130SQ20111000378
公開日2012年7月18日 申請日期2011年1月10日 優先權日2011年1月10日
發明者張學海 申請人:中興通訊股份有限公司