專利名稱：一種三相電源缺相檢測電路的制作方法
技術領域：
本實用新型涉及缺相檢測技術領域，尤其是指一種三相電源缺相檢測電路。
技術背景現有的缺相檢測電路大多采用分壓方式檢測，在實際運行的時候，電網電壓波動、線路負載類型及連接方式等均會對缺相檢測電路造成較大影響，有時，受線路負載的影響， 或電網電壓波動時，現有的缺相檢測電路容易產生誤報、漏報等現象，而且，現有的缺相檢 測電路使用的電子元器件多，結構復雜，生產成本較高。
發明內容本實用新型的目的在于克服現有技術的不足，提供一種結構簡單、生產成本低，利 用相位來進行檢測的三相電源缺相檢測電路。為實現上述目的，本實用新型所提供的技術方案為一種三相電源缺相檢測電 路，它包括有第一相、第二相、第三相及零線，第一相、第二相、第三相分別與第一二極管、第 二二極管、第三二極管的正極相連接，第一二極管、第二二極管、第三二極管負極并聯后再 通過限流電阻連接至光電耦合器的第一腳上，光電耦合器的第二腳、第三腳分別與零線、地 線相連接，光電耦合器的第四腳連接至處理器上。本實用新型在采用了上述方案后，首先，第一二極管、第二二極管、第三二極管組 成半波整流電路，整流后的相位信號通過限流電阻、光電耦合器耦合到光電耦合器的輸出 級并送入到處理器內。在三相正常時，光電耦合器輸出的信號全部為低電平，缺一相時，輸 出信號的波形中，高平周期大約4ms，低電平大約為16ms ；而缺二相時，輸出信號的波形中， 高電平大約為12ms，低電平大約為8ms ；而缺三相時，輸出信號全部為高電平。處理器通過 統計20ms內高平電持續的時間長短很容易判斷出三相電源狀態，并且，處理器可以根據前 后的狀態，準確地區分缺三相與停電。采用本方案后的檢測電路所使用的電子元器件少，生 產成本低，工作時所需的電流極低，發熱量小，且不受電網電壓波動、負載類型及連接方式 影響，檢測結果準確可靠。
圖1為本實用新型的電路原理圖。圖2為本實用新型實施例在三相正常時強弱電兩端的波形圖。圖3為本實用新型實施例在缺一相時強弱電兩端的波形圖。圖4為本實用新型實施例在缺二相時強弱電兩端的波形圖。圖5為本實用新型實施例在缺三相或停電時強弱電兩端的波形圖。
具體實施方式
以下結合附圖1至附圖5對本實用新型作進一步說明，本實用新型的較佳實施例為本實施例所述的缺相檢測電路，它包括有第一相A、第二相B、第三相C，其中，第一相A、 第二相B、第三相C分別與第一二極管D1、第二二極管D2、第三二極管D3正極相連接，第 一二極管D1、第二二極管D2、第三二極管D3負極并聯后再通過限流電阻Rl連接至光電耦 合器Ul的一腳1上，光電耦合器Ul的二腳2、三腳3分別與零線N、地線D相連接，光耦Ul 的四腳4連接至處理器內。工作時，首先，第一二極管D1、第二二極管D2、第三二極管D3組 成半波整流電路，整流后的相位信號通過電阻R1、光電耦合器Ul輸入級耦合到光電耦合器 Ul的輸出級并輸入到處理器，處理器掃描輸入的波形(參見附圖2至附圖5)，當三相正常 時，(參見附圖2)光耦輸出的信號全部為低電平，缺一相時，(參見附圖3)輸出信號的波形 中，高平周期大約4ms，低電平大約為16ms ；而缺二相時，(參見附圖4)輸出信號的波形中， 高電平大約為12ms，低電平大約為8ms;而缺三相或停電時，(參見附圖5)輸出信號全部 為高電平。處理器通過統計20ms內高平電持續的時間長短很容易判斷出三相電源狀態，并 且，處理器可以根據前后的狀態，準確地區分缺三相與停電。采用本方案后的檢測電路所使 用的電子元器件少，生產成本低，工作時所需的電流極低，發熱量小，且不受電網電壓波動、 負載類型及連接方式影響，檢測結果準確可靠。 以上僅針對我們國家電源頻率為50Hz的情況進行分析，如采用其它工作頻率，相 應的周期按(50/具體工作頻率)*50Hz所對應的周期，來判斷三相電源的狀態。以上所述之實施例只為本實用新型之較佳實施例，并非以此限制本實用新型的實 施范圍，故凡依本實用新型之形狀、原理所作的變化，均應涵蓋在本實用新型的保護范圍 內。
權利要求一種三相電源缺相檢測電路，它包括有第一相(A)、第二相(B)、第三相(C)、零線(N)，其特征在于第一相(A)、第二相(B)、第三相(C)分別與第一二極管(D1)、第二二極管(D2)、第三二極管(D3)的正極相連接，第一二極管(D1)、第二二極管(D2)、第三二極管(D3)的負極并聯后再通過限流電阻(R1)連接至光電耦合器(U1)的一腳(1)上，光電耦合器(U1)的二腳(2)、三腳(3)分別與零線(N)、地線(D)相連接，光電耦合器(U1)的四腳(4)連接至處理器(CPU)。
專利摘要本實用新型提供一種三相電源缺相檢測電路，它包括有第一相、第二相、第三相及零線，第一相、第二相、第三相分別與第一二極管、第二二極管、第三二極管的正極相連接，第一二極管、第二二極管、第三二極管負極并聯后再通過限流電阻連接至光電耦合器的第一腳上，光電耦合器的第二腳、第三腳分別與零線、地線相連接，光電耦合器的第四腳連接至處理器上。采用了上述方案后，第一二極管、第二二極管、第三二極管組成半波整流電路，整流后的相位信號通過限流電阻、光電耦合器耦合到光電耦合器的輸出級并送入到處理器內。處理器可以根據電平前后的狀態，準確地區分缺三相與停電。
文檔編號H02H3/253GK201616655SQ20102010512
公開日2010年10月27日 申請日期2010年1月27日 優先權日2010年1月27日
發明者付愛喜 申請人:付愛喜