專利名稱：一種可抑制噪聲的電平移位電路的制作方法
技術領域：
本發明屬于模擬集成電路技術領域，尤其是涉及一種可抑制噪聲的電平移位電路。
背景技術：
傳統的電子鎮流器中，一般用變壓器驅動逆變電路。用變壓器驅動逆變電路，不但 功耗和占用面積較大，而且開關特性欠佳。利用片內集成的電平移位電路可以在無需傳統 變壓器的情況下將低壓控制信號傳遞給高壓驅動電路，產生所需的高壓驅動信號，能夠節 省功耗和面積，而且開關特性較好。但是，片內集成的電平移位電路通過浮動電源供電，當高端功率管導通時，浮動電 源VB和VS劇烈變化，由于高壓電平移位對管寄生電容的影響，將在電平移位支路引入尖鋒 噪聲。如果兩條電平移位支路完全匹配，則兩條支路同時引入相同的尖鋒噪聲，此種噪聲稱 為共模噪聲。如果兩條電平移位支路不完全匹配，則兩條支路引入尖鋒噪聲有差別，此種情 況下的噪聲稱為差模噪聲。應用在高壓集成電路中的電平移位電路通過兩支完全匹配的電 平移位支路來實現，一條支路用于置位，一條支路用于清零，如果電平移位電路的置位支路 與清零支路存在工藝偏差，由電平移位一條支路所引入噪聲將會使另一條支路失去功能， 將會引發錯誤邏輯，這將對高壓集成電路和外部功率管產生很壞的影響。
發明內容
本發明所要解決的技術問題在于針對上述現有技術中的不足，提供一種可抑制噪 聲的電平移位電路，其電路結構簡單，節省芯片面積，不僅可以抑制共模噪聲，還可以消除
差模噪聲。為解決上述技術問題，本發明采用的技術方案是一種可抑制噪聲的電平移位電 路，包括浮動電源、雙脈沖產生電路、高壓電平移位電路、欠壓檢測電路、RS鎖存器電路和 驅動電路，雙脈沖產生電路的兩個輸出端接高壓電平移位電路的兩個輸入端，高壓電平移 位電路將輸入的雙脈沖產生電路所輸出的兩路信號分別轉換為置位電流信號和復位電流 信號輸出；其特征在于還包括差模電流檢測電路和差模噪聲消除電路；所述差模電流檢 測電路的兩個輸入端分別與高壓電平移位電路的兩個輸出端相接，接收高壓電平移位電路 輸出的置位電流信號和復位電流信號，抑制置位電流信號和復位電流信號中的共模電流信 號，檢測置位電流信號和復位電流信號中的差模電流信號并將差模電流信號轉換為差模電 壓信號輸出給差模噪聲消除電路；所述差模電壓信號為置位電壓信號和復位電壓信號；所 述差模電流檢測電路由PMOS管Ml和M2、電阻Rl和R2以及二極管Dl和D2構成；電阻Rl 的一端與電阻R2的一端相連，構成電阻Rl和R2的公共端；PMOS管Ml的柵極接電阻Rl和 R2的公共端，PMOS管Ml的漏極接電阻Rl的另一端并與二極管Dl的反相端相接，PMOS管 Ml的源極接浮動電源的VB端；PMOS管M2的柵極接電阻Rl和R2的公共端，PMOS管M2的 漏極接電阻R2的另一端并與二極管D2的反相端相接，PMOS管M2的源極接浮動電源的VB
4端；二極管Dl和D2的正向端均接浮動電源的地VS端；PMOS管Ml、電阻Rl的另一端和二極 管Dl的反相端的交匯處為差模電流檢測電路的置位電流信號輸入端和置位電壓信號輸出 端；PMOS管M2、電阻R2的另一端和二極管D2的反相端的交匯處為差模電流檢測電路的復 位電流信號輸入端和復位電壓信號輸出端；所述差模噪聲消除電路的兩個輸入端分別與差 模電流檢測電路的兩個輸出端相接，接收差模電流檢測電路輸出的差模電壓信號，消除由 于高壓電平移位電路中的高壓電平移位對管不匹配引入的的差模噪聲，并將差模電流檢測 電路輸出的差模電壓信號轉換為高端清零信號和高端置位信號輸出給RS鎖存器電路；所 述差模噪聲消除電路包括遲滯比較器電路和與遲滯比較器電路相接的濾波器電路；遲滯比 較器電路的兩個輸入端分別與差模電流檢測電路的兩個輸出端相接，遲滯比較器電路的兩 個輸出端分別與濾波器電路的兩個輸入端相接，濾波器電路的兩個輸出端分別為高端清零 信號和高端置位信號的輸出端，濾波器電路的高端清零信號輸出端接RS鎖存器電路的R輸 入端，濾波器電路的高端置位信號輸出端接RS鎖存器電路的S輸入端；所述遲滯比較器電 路由 PMOS 管 M3、M4、M11、M12、M13 禾Π M14，NMOS 管 M5、M6、M7、M8、M9 禾ΠΜ10，電阻 R3、R4 禾Π R5，以及施密特觸發器SMITl和SMIT2構成；PMOS管Μ3的柵極為置位電壓信號的輸入端，與 差模電流檢測電路的置位電壓信號輸出端相接，PMOS管Μ3的漏極與NMOS管Μ5的漏極和 柵極以及NMOS管Μ7和Μ8的柵極相接，PMOS管Μ3的源極接電阻R3的一端；PMOS管Μ4的 柵極為復位電壓信號的輸入端，與差模電流檢測電路的復位電壓信號輸出端相接，PMOS管 Μ4的漏極與NMOS管Μ6的漏極和柵極以及NMOS管Μ9和MlO的柵極相接，PMOS管Μ4的源 極和PMOS管Μ3的源極以及電阻R3的一端相接；電阻R3的另一端接浮動電源VB ；NMOS管 Μ5和Μ6的源極均接到浮動電源的參考點VS ；NMOS管Μ7的漏極與PMOS管Mll的漏極和柵 極以及PMOS管Μ14的柵極相接，NMOS管Μ7的源極接浮動電源的參考點VS ；NMOS管Μ8的 漏極與PMOS管Μ12的漏極以及電阻R4的一端和施密特觸發器SMIT2的輸入端相接，NMOS 管Μ8的源極和電阻R4的另一端均接到浮動電源的參考點VS ；NMOS管Μ9的漏極與PMOS管 Μ13的漏極和柵極以及PMOS管Μ12的柵極相接，NMOS管Μ9的源極接浮動電源的參考點VS ； NMOS管MlO的漏極與PMOS管Μ14的漏極以及電阻R5的一端和施密特觸發器SMITl的輸入 端相接，NMOS管MlO的源極和電阻R5的另一端均接到浮動電源的參考點VS ；PMOS管Mil、 M12、M13和M14的源極均接到浮動電源VB ；施密特觸發器SMITl和SMIT2的輸出端為遲滯 比較器電路的輸出端，連接到濾波器電路的輸入端；所述濾波器電路由電阻R6、電容Cl和 非門INV2以及電阻R7、電容C2和非門INVl構成；電阻R6的一端接施密特觸發器SMIT2的 輸出端，電阻R6的另一端與電容Cl的一端以及非門INV2的輸入端相接；電容Cl的另一端 接浮動電源的參考點VS ；非門INV2的輸出端為高端清零信號的輸出端，接RS鎖存器電路 的R輸入端；電阻R7的一端接施密特觸發器SMITl的輸出端，電阻R7的另一端與電容C2 的一端以及非門INVl的輸入端相接；電容C2的另一端接浮動電源的參考點VS ；非門INVl 的輸出端為高端置位信號的輸出端，接RS鎖存器電路的S輸入端。
所述高壓電平移位電路包括耐高壓LDMOS管LDMl和LDM2 ；LDMOS管LDMl的柵極 和LDMOS管LDM2的柵極分別為高壓電平移位電路的兩個輸入端，分別接雙脈沖產生電路的 兩個輸出端并接收雙脈沖產生電路所輸出的兩路信號；LDMOS管LDMl的漏極為高壓電平移 位電路的置位電流信號輸出端，接差模電流檢測電路的置位電流信號輸入端并輸出置位電 流信號給差模電流檢測電路，LDMOS管LDMl的源極接地；LDMOS管LDM2的漏極為高壓電平移位電路的復位電流信號輸出端，接差模電流檢測電路的復位電流信號輸入端并輸出復位 電流信號給差模電流檢測電路，LDMOS管LDM2的源極接地。所述PMOS管Ml和M2的驅動能力大于LDMOS管LDMl和LDM2的驅動能力。本發明與現有技術相比具有以下優點1、本發明中的差模電流檢測電路不僅可以檢測當浮動電源變化時由于電平移位 支路的不匹配所引入的差模噪聲，還可有效的抑制當浮動電源變化時產生的共模噪聲。2、本發明中的差模噪聲消除電路可以消除當浮動電源變化時由于電平移位支路 的不匹配所引入的差模噪聲，防止由于電平移位支路的不匹配所引入的錯誤邏輯，保證了 系統正常運行。3、本電路結構簡單，節省了芯片面積。下面通過附圖和實施例，對本發明的技術方案做進一步的詳細描述。
圖1為本發明的電路結構框圖。圖2為高壓電平移位電路與差模電流檢測電路的具體電路圖。圖3為差模噪聲消除電路的具體電路圖。圖4為本發明的時序圖。附圖標記說明1-雙脈沖產生電路；2-高壓電平移位電路；3-欠壓檢測電路；4-RS鎖存器電路； 5-驅動電路；6-差模電流檢測電路；7-差模噪聲消除電路；7-1-遲滯比較器電路；7-2-濾波器電路。
具體實施例方式如圖1、圖2所示，本發明所述的可抑制噪聲的電平移位電路，包括浮動電源、雙 脈沖產生電路1、高壓電平移位電路2、欠壓檢測電路3、RS鎖存器電路4和驅動電路5，雙 脈沖產生電路1的兩個輸出端接高壓電平移位電路2的兩個輸入端，高壓電平移位電路2 將輸入的雙脈沖產生電路1所輸出的兩路信號分別轉換為置位電流信號和復位電流信號 輸出；其特征在于還包括差模電流檢測電路6和差模噪聲消除電路7 ；所述差模電流檢測 電路6的兩個輸入端分別與高壓電平移位電路2的兩個輸出端相接，接收高壓電平移位電 路2輸出的置位電流信號和復位電流信號，抑制置位電流信號和復位電流信號中的共模電 流信號，檢測置位電流信號和復位電流信號中的差模電流信號并將差模電流信號轉換為差 模電壓信號輸出給差模噪聲消除電路7 ；所述差模電壓信號為置位電壓信號和復位電壓信 號；所述差模電流檢測電路6由PMOS管Ml和M2、電阻Rl和R2以及二極管Dl和D2構成； 電阻Rl的一端與電阻R2的一端相連，構成電阻Rl和R2的公共端；PMOS管Ml的柵極接電 阻Rl和R2的公共端，PMOS管Ml的漏極接電阻Rl的另一端并與二極管Dl的反相端相接， PMOS管Ml的源極接浮動電源的VB端；PMOS管M2的柵極接電阻Rl和R2的公共端，PMOS 管M2的漏極接電阻R2的另一端并與二極管D2的反相端相接，PMOS管M2的源極接浮動電 源的VB端；二極管Dl和D2的正向端均接浮動電源的地VS端；PMOS管Ml、電阻Rl的另一 端和二極管Dl的反相端的交匯處為差模電流檢測電路6的置位電流信號輸入端和置位電壓信號輸出端；PMOS管M2、電阻R2的另一端和二極管D2的反相端的交匯處為差模電流檢 測電路6的復位電流信號輸入端和復位電壓信號輸出端；所述差模噪聲消除電路7的兩個 輸入端分別與差模電流檢測電路6的兩個輸出端相接，接收差模電流檢測電路6輸出的差 模電壓信號，消除由于高壓電平移位電路2中的高壓電平移位對管不匹配引入的的差模噪 聲，并將差模電流檢測電路6輸出的差模電壓信號轉換為高端清零信號和高端置位信號輸 出給RS鎖存器電路4 ；所述差模噪聲消除電路7包括遲滯比較器電路7-1和與遲滯比較器 電路7-1相接的濾波器電路7-2 ；遲滯比較器電路7-1的兩個輸入端分別與差模電流檢測 電路6的兩個輸出端相接，遲滯比較器電路7-1的兩個輸出端分別與濾波器電路7-2的兩 個輸入端相接，濾波器電路7-2的兩個輸出端分別為高端清零信號和高端置位信號的輸出 端，濾波器電路7-2的高端清零信號輸出端接RS鎖存器電路4的R輸入端，濾波器電路7-2 的高端置位信號輸出端接RS鎖存器電路4的S輸入端；所述遲滯比較器電路7-1由PMOS 管 M3、M4、M11、M12、M13 禾口 M14, NMOS 管 M5、M6、M7、M8、M9 禾口 M10,電阻 R3、R4 禾口 R5,以及施 密特觸發器SMITl和SMIT2構成；PMOS管M3的柵極為置位電壓信號的輸入端，與差模電流 檢測電路6的置位電壓信號輸出端相接，PMOS管M3的漏極與NMOS管M5的漏極和柵極以 及NMOS管M7和M8的柵極相接，PMOS管M3的源極接電阻R3的一端；PMOS管M4的柵極為 復位電壓信號的輸入端，與差模電流檢測電路6的復位電壓信號輸出端相接，PMOS管M4的 漏極與NMOS管M6的漏極和柵極以及NMOS管M9和MlO的柵極相接，PMOS管M4的源極和 PMOS管M3的源極以及電阻R3的一端相接；電阻R3的另一端接浮動電源VB ；NMOS管M5和 M6的源極均接到浮動電源的參考點VS ；NMOS管M7的漏極與PMOS管Mll的漏極和柵極以及 PMOS管M14的柵極相接，NMOS管M7的源極接浮動電源的參考點VS ；NMOS管M8的漏極與 PMOS管M12的漏極以及電阻R4的一端和施密特觸發器SMIT2的輸入端相接，NMOS管M8的 源極和電阻R4的另一端均接到浮動電源的參考點VS ；NMOS管M9的漏極與PMOS管M13的 漏極和柵極以及PMOS管M12的柵極相接，NMOS管M9的源極接浮動電源的參考點VS ；NMOS 管MlO的漏極與PMOS管M14的漏極以及電阻R5的一端和施密特觸發器SMITl的輸入端相 接，NMOS管MlO的源極和電阻R5的另一端均接到浮動電源的參考點VS ；PMOS管M11、M12、 M13和M14的源極均接到浮動電源VB ；施密特觸發器SMITl和SMIT2的輸出端為遲滯比較 器電路7-1的輸出端，連接到濾波器電路7-2的輸入端；所述濾波器電路7-2由電阻R6、電 容Cl和非門INV2以及電阻R7、電容C2和非門INVl構成；電阻R6的一端接施密特觸發器 SMIT2的輸出端，電阻R6的另一端與電容Cl的一端以及非門INV2的輸入端相接；電容Cl 的另一端接浮動電源的參考點VS ；非門INV2的輸出端為高端清零信號的輸出端，接RS鎖 存器電路4的R輸入端；電阻R7的一端接施密特觸發器SMITl的輸出端，電阻R7的另一端 與電容C2的一端以及非門INVl的輸入端相接；電容C2的另一端接浮動電源的參考點VS ； 非門INVl的輸出端為高端置位信號的輸出端，接RS鎖存器電路4的S輸入端。
本實施例中，所述高壓電平移位電路2包括耐高壓LDMOS管LDMl和LDM2 ；LDMOS 管LDMl的柵極和LDMOS管LDM2的柵極分別為高壓電平移位電路2的兩個輸入端，分別接雙 脈沖產生電路1的兩個輸出端并接收雙脈沖產生電路1所輸出的兩路信號；LDMOS管LDMl 的漏極為高壓電平移位電路2的置位電流信號輸出端，接差模電流檢測電路6的置位電流 信號輸入端并輸出置位電流信號給差模電流檢測電路6，LDMOS管LDMl的源極接地；LDMOS 管LDM2的漏極為高壓電平移位電路2的復位電流信號輸出端，接差模電流檢測電路6的復
7位電流信號輸入端并輸出復位電流信號給差模電流檢測電路6，LDMOS管LDM2的源極接地。本實施例中，所述PMOS管Ml和M2的驅動能力大于LDMOS管LDMl和LDM2的驅動 能力。如圖1和圖4所示，本發明所述的可抑制噪聲的電平移位電路，其工作過程如下 CTRL_LV信號為輸入給雙脈沖產生電路1的低壓控制信號，SET信號為CTRL_LV信號經雙脈 沖產生電路1后產生的第一路窄脈沖控制信號，RESET信號為CTRL_LV信號經脈沖產生電 路1后產生的第二路窄脈沖控制信號。當CTRL_LV信號處于上升沿時，SET信號為高脈沖， 此時，高壓電平移位電路2中耐高壓的LDMOS管LDMl導通，有一股電流流進LDMl的漏端， 而LDM2的漏端無電流流進，LDMOS管LDMl的漏極輸出置位電流信號I_SET，差模電流檢測 電路6濾除高壓電平移位對管LDMl和LDM2上的共模電流量，檢測高壓電平移位對管LDMl 和LDM2上的電流差值，并將其轉化為差模電壓信號，所述差模電壓信號為置位電壓信號V_ SET和復位電壓信號V_RESET，此差模電壓信號作為差模噪聲消除電路7的輸入。差模噪聲 消除電路7檢測差模電壓信號，并消除高壓電平移位對管LDMl和LDM2不匹配所引起的差 模噪聲，輸出高端清零信號HV_RESET和高端置位信號HV_SET。由于窄脈沖時間比較長，產 生的差模信號幅值較大且作用時間較長，此時，高端置位信號HV_SET為高電平，高端清零 信號HV_RESET為低電平。如果欠壓檢測電路3檢測到浮動電源的VB與VS處于欠壓狀態， 欠壓檢測模塊輸出高電平，RS觸發器被清零，此時，驅動電路輸出的驅動信號HO —直為低 電平，使外部功率管一直保持關斷；如果欠壓檢測電路3檢測到浮動電源的VB與VS未處于 欠壓狀態，欠壓檢測模塊輸出低電平，由于高端置位信號HV_SET信號為高電平，RS觸發器 被置位，此時，驅動電路輸出的驅動信號HO —直為高電平，使外部功率管開啟。當CTRL_LV處于下降沿時，RESET信號為高脈沖，此時，高壓電平移位電路2中耐高 壓的LDMOS管LDM2導通，有一股電流流進LDM2的漏端，而LDMl的漏端無電流流進，LDMOS管 LDM2的漏極輸出復位電流信號I_RESET，差模電流檢測電路6濾除高壓電平移位對管LDMl 和LDM2上的共模電流量，檢測高壓電平移位對管2LDM1和LDM2上的電流差值，并將其轉化 為差模電壓信號，所述差模電壓信號為置位電壓信號V_SET和復位電壓信號V_RESET，此差 模電壓信號作為差模噪聲消除電路7的輸入。差模噪聲消除電路7檢測差模電壓信號，并消 除高壓電平移位對管LDMl和LDM2不匹配所引起的差模噪聲，輸出高端清零信號HV_RESET 和高端置位信號HV_SET。由于窄脈沖時間比較長，產生的差模信號幅值較大且作用時間較 長，此時，高端清零信號HV_RESET為高電平，高端置位信號HV_SET為低電平。此時，RS觸 發器被清零，驅動電路輸出的驅動信號HO為低電平，使外部功率管關斷。具體地，結合圖2，當CTRL_LV信號處于上升沿時，SET信號為高脈沖，此時，高壓 電平移位電路2中耐高壓的LDMOS管LDMl導通，LDMOS管LDM2關閉，差模電流檢測電路 6作為LDMl的負載。如果不考慮PMOS管Ml和M2的溝道長度調制效應，則流進LDMl漏 極的電流，一半由PMOS管Ml提供，另一半由PMOS管M2提供，由PMOS管M2提供的電流通 過電阻Rl和R2，然后流進LDMOS管LDMl的漏端，因此，在電阻Rl與R2上產生的壓降為
V — SET - V — RESET = J-SET^X +R2">。此時，差模電流檢測電路6將高壓電平移位電路
2中高壓電平移位對管LDMl和LDM2上的電流差值轉換為電壓差值V_RESET_V_SET，且V_ RESET > V_SET。同理，當CTRL_LV處于下降沿時，RESET信號為高脈沖，此時，高壓電平移位電路2中耐高壓的LDMOS管LDMl關閉，LDMOS管LDM2導通，差模電流檢測電路6將高壓 電平移位電路2中高壓電平移位對管LDMl和LDM2上的電流差值轉換為電壓差值V_SET_V_ RESET,且 V_SET > V_RESET。當該可抑制噪聲的電平移位電路外接的功率管開啟，浮動電源的VB與VS電壓快 速上升時，由于LDMl與LDM2的漏襯寄生電容的影響，高壓電平移位對管LDMl和LDM2上均 有電流流過。如果LDMl與LDM2完全匹配，則流過LDMl上的電流I_SET和流過LDM2上的 電流I_RESET相等，由Ml提供的電流流進LDMl，由M2提供的電流流進LDM2，且Ml與M2提 供的電流相等，則沒有電流流過電阻Rl和R2，此時，V_SET = V_RESET。當該可抑制噪聲的 電平移位電路外接的高端驅動管關閉，浮動電源的VB與VS電壓快速下降時，PMOS管Ml和 M2的寄生二極管作為高壓電平移位對管LDMl與LDM2的漏襯寄生電容的泄流通路，此時，沒 有電流流過電阻Rl和R2，V_SET = V_RESET。因此，差模電流檢測電路只檢測I_SET和1_ RESET兩支路電流的差值，將電流的差值轉換成電壓的差值，而抑制其共模電流。轉換公式
為I廠—SET-V _ RESET\ = SET-I _ RESET\(R\ + 及 2)。在設計電路時，一定使PMOS管Ml和M2的驅動能力大于LDMOS管LDMl和LDM2的 驅動能力，同時應合理選擇電阻Rl和R2，使V_SET或V_RESET的最低電位大于VS。當V_ SET或V_RESET電壓低于VS時，二極管Dl或D2導通，使V_SET或V_RESET鉗位至VS-VDD， 其中，VDD為二極管Dl或D2的導通壓降。結合圖3，當CTRL_LV信號處于上升沿時，SET信號為高脈沖，此時，V_SET < V_ RESET。當PMOS管M14所提供的電流大于MlO和R5的電流之和時，遲滯比較器電路7_1輸 出低電平，高端置位信號HV_SET為高電平，使RS鎖存器電路4中的RS觸發器置位，從而 使驅動電路5輸出的HO信號為高電平，開啟外部功率管；同理，當CTRL_LV處于下降沿時， RESET信號為高脈沖，此時，V_SET > V_RESET,高端清零信號HV_RESET為高電平，使RS鎖 存器電路4中的RS觸發器清零，從而使驅動電路5輸出的驅動信號HO為低電平，關斷外部 功率管。當VB與VS電壓變化時，由于LDMl和LDM2與Ml和M2的不匹配，有電流流經電阻 Rl和R2。此時，V_SET與V_RESET存在差模噪聲。當浮動電源的變化速率較小時，差模噪 聲的作用時間較長但幅值較小，幅值低于遲滯比較器的遲滯量，遲滯比較器電路7-1將差 模噪聲濾除；當浮動電源的變化速率較大時，差模噪聲的作用時間較短但幅值較大，幅值高 于遲滯比較器的遲滯量，使遲滯比較器翻轉，差模噪聲通過與遲滯比較器電路7-1相接的 濾波器電路7-2濾除。以上所述，僅是本發明的較佳實施例，并非對本發明作任何限制，凡是根據本發明 技術實質對以上實施例所作的任何簡單修改、變更以及等效結構變換，均仍屬于本發明技 術方案的保護范圍內。
9
權利要求
一種可抑制噪聲的電平移位電路，包括浮動電源、雙脈沖產生電路(1)、高壓電平移位電路(2)、欠壓檢測電路(3)、RS鎖存器電路(4)和驅動電路(5)，雙脈沖產生電路(1)的兩個輸出端接高壓電平移位電路(2)的兩個輸入端，高壓電平移位電路(2)將輸入的雙脈沖產生電路(1)所輸出的兩路信號分別轉換為置位電流信號和復位電流信號輸出；其特征在于還包括差模電流檢測電路(6)和差模噪聲消除電路(7)；所述差模電流檢測電路(6)的兩個輸入端分別與高壓電平移位電路(2)的兩個輸出端相接，接收高壓電平移位電路(2)輸出的置位電流信號和復位電流信號，抑制置位電流信號和復位電流信號中的共模電流信號，檢測置位電流信號和復位電流信號中的差模電流信號并將差模電流信號轉換為差模電壓信號輸出給差模噪聲消除電路(7)；所述差模電壓信號為置位電壓信號和復位電壓信號；所述差模電流檢測電路(6)由PMOS管M1和M2、電阻R1和R2以及二極管D1和D2構成；電阻R1的一端與電阻R2的一端相連，構成電阻R1和R2的公共端；PMOS管M1的柵極接電阻R1和R2的公共端，PMOS管M1的漏極接電阻R1的另一端并與二極管D1的反相端相接，PMOS管M1的源極接浮動電源的VB端；PMOS管M2的柵極接電阻R1和R2的公共端，PMOS管M2的漏極接電阻R2的另一端并與二極管D2的反相端相接，PMOS管M2的源極接浮動電源的VB端；二極管D1和D2的正向端均接浮動電源的地VS端；PMOS管M1、電阻R1的另一端和二極管D1的反相端的交匯處為差模電流檢測電路(6)的置位電流信號輸入端和置位電壓信號輸出端；PMOS管M2、電阻R2的另一端和二極管D2的反相端的交匯處為差模電流檢測電路(6)的復位電流信號輸入端和復位電壓信號輸出端；所述差模噪聲消除電路(7)的兩個輸入端分別與差模電流檢測電路(6)的兩個輸出端相接，接收差模電流檢測電路(6)輸出的差模電壓信號，消除由于高壓電平移位電路(2)中的高壓電平移位對管不匹配引入的的差模噪聲，并將差模電流檢測電路(6)輸出的差模電壓信號轉換為高端清零信號和高端置位信號輸出給RS鎖存器電路(4)；所述差模噪聲消除電路(7)包括遲滯比較器電路(7 1)和與遲滯比較器電路(7 1)相接的濾波器電路(7 2)；遲滯比較器電路(7 1)的兩個輸入端分別與差模電流檢測電路(6)的兩個輸出端相接，遲滯比較器電路(7 1)的兩個輸出端分別與濾波器電路(7 2)的兩個輸入端相接，濾波器電路(7 2)的兩個輸出端分別為高端清零信號和高端置位信號的輸出端，濾波器電路(7 2)的高端清零信號輸出端接RS鎖存器電路(4)的R輸入端，濾波器電路(7 2)的高端置位信號輸出端接RS鎖存器電路(4)的S輸入端；所述遲滯比較器電路(7 1)由PMOS管M3、M4、M11、M12、M13和M14，NMOS管M5、M6、M7、M8、M9和M10，電阻R3、R4和R5，以及施密特觸發器SMIT1和SMIT2構成；PMOS管M3的柵極為置位電壓信號的輸入端，與差模電流檢測電路(6)的置位電壓信號輸出端相接，PMOS管M3的漏極與NMOS管M5的漏極和柵極以及NMOS管M7和M8的柵極相接，PMOS管M3的源極接電阻R3的一端；PMOS管M4的柵極為復位電壓信號的輸入端，與差模電流檢測電路(6)的復位電壓信號輸出端相接，PMOS管M4的漏極與NMOS管M6的漏極和柵極以及NMOS管M9和M10的柵極相接，PMOS管M4的源極和PMOS管M3的源極以及電阻R3的一端相接；電阻R3的另一端接浮動電源VB；NMOS管M5和M6的源極均接到浮動電源的參考點VS；NMOS管M7的漏極與PMOS管M11的漏極和柵極以及PMOS管M14的柵極相接，NMOS管M7的源極接浮動電源的參考點VS；NMOS管M8的漏極與PMOS管M12的漏極以及電阻R4的一端和施密特觸發器SMIT2的輸入端相接，NMOS管M8的源極和電阻R4的另一端均接到浮動電源的參考點VS；NMOS管M9的漏極與PMOS管M13的漏極和柵極以及PMOS管M12的柵極相接，NMOS管M9的源極接浮動電源的參考點VS；NMOS管M10的漏極與PMOS管M14的漏極以及電阻R5的一端和施密特觸發器SMIT1的輸入端相接，NMOS管M10的源極和電阻R5的另一端均接到浮動電源的參考點VS；PMOS管M11、M12、M13和M14的源極均接到浮動電源VB；施密特觸發器SMIT1和SMIT2的輸出端為遲滯比較器電路(7 1)的輸出端，連接到濾波器電路(7 2)的輸入端；所述濾波器電路(7 2)由電阻R6、電容C1和非門INV2以及電阻R7、電容C2和非門INV1構成；電阻R6的一端接施密特觸發器SMIT2的輸出端，電阻R6的另一端與電容C1的一端以及非門INV2的輸入端相接；電容C1的另一端接浮動電源的參考點VS；非門INV2的輸出端為高端清零信號的輸出端，接RS鎖存器電路(4)的R輸入端；電阻R7的一端接施密特觸發器SMIT1的輸出端，電阻R7的另一端與電容C2的一端以及非門INV1的輸入端相接；電容C2的另一端接浮動電源的參考點VS；非門INV1的輸出端為高端置位信號的輸出端，接RS鎖存器電路(4)的S輸入端。
2.按照權利要求1所述的一種可抑制噪聲的電平移位電路，其特征在于所述高壓電 平移位電路(2)包括耐高壓LDMOS管LDMl和LDM2 ；LDMOS管LDMl的柵極和LDMOS管LDM2 的柵極分別為高壓電平移位電路(2)的兩個輸入端，分別接雙脈沖產生電路(1)的兩個輸 出端并接收雙脈沖產生電路(1)所輸出的兩路信號；LDMOS管LDMl的漏極為高壓電平移位 電路(2)的置位電流信號輸出端，接差模電流檢測電路(6)的置位電流信號輸入端并輸出 置位電流信號給差模電流檢測電路(6)，LDMOS管LDMl的源極接地；LDMOS管LDM2的漏極 為高壓電平移位電路(2)的復位電流信號輸出端，接差模電流檢測電路(6)的復位電流信 號輸入端并輸出復位電流信號給差模電流檢測電路(6)，LDMOS管LDM2的源極接地。
3.按照權利要求1或2所述的一種可抑制噪聲的電平移位電路，其特征在于所述 PMOS管Ml和M2的驅動能力大于LDMOS管LDMl和LDM2的驅動能力。
全文摘要
本發明公開了一種可抑制噪聲的電平移位電路，包括浮動電源、雙脈沖產生電路、高壓電平移位電路、欠壓檢測電路、RS鎖存器電路和驅動電路，還包括差模電流檢測電路和差模噪聲消除電路；差模電流檢測電路用于抑制高壓電平移位電路輸出的共模電流信號，檢測差模電流信號并將差模電流信號轉換為差模電壓信號輸出給差模噪聲消除電路；差模噪聲消除電路用于接收差模電流檢測電路輸出的差模電壓信號，消除由于高壓電平移位電路不匹配引入的的差模噪聲，并將差模電壓信號轉換為高端清零信號和高端置位信號輸出給RS鎖存器電路。本發明不僅可以抑制共模噪聲，還可以消除差模噪聲，電路結構簡單，節省芯片面積，便于推廣使用。
文檔編號H02M1/44GK101924460SQ201010244168
公開日2010年12月22日 申請日期2010年8月2日 優先權日2010年8月2日
發明者何惠森, 劉宏偉, 劉晨, 王光, 王安, 許文丹 申請人:西安新光明電子科技有限公司