專利名稱：低功耗電荷泵電路的制作方法
技術領域：
本發明屬于集成電路設計技術領域，涉及由低電壓產生高電壓的電荷泵電路 (Charge Pump Circuit)，尤其涉及一種具有低功耗特點的電荷泵電路。
背景技術：
在單一供電的系統中，電荷泵電路能夠提供高于電源電位的電壓。電荷泵電路廣 泛地應用于非揮發性半導體存儲器，液晶驅動ic，DC-DC轉換等領域，例如在非揮發性存 儲器中，通過電荷泵電路提供遠高于電源電壓的高電壓，以實現對存儲單元的編程、擦除操 作。電荷泵電路利用電荷在電容元件中的儲存特性來產生更高的電壓。對于一個電 容元件，如果電容先充電至預定電壓，接著電路中連接電容一端的電位極性發生改變，那么 電容的另一端的電位極性也會發生改變。因此，電容上電壓的改變可以通過周期性對電容 的充放電來得到。在電荷泵電路中使用時鐘信號對電容進行充放電已為本領域所公知。 圖1是現有的N級電荷泵電路的原理圖。該電荷泵電路的輸入端IN連接電源電壓，輸出 端OUT產生所需的高電壓，輸入端IN與輸出OUT之間串聯連接柵極和漏極短接的NMOS晶 體管M0 Mn，這種二極管式的連接方式，具有單向電荷導通的特性。電容元件C1 Cn的 一端連接電荷傳輸晶體管M0 Mn的連接點，一端連接時鐘信號，并且相鄰的電容元件被交 替施加時鐘信號CLK及CLK的反相信號CLKB。在CLK的上升沿，時鐘信號CLK對電容C” C3、. . . CV1進行充電，MpM3、. . . Mh導通，從而使電容Q、C3、. . . CN_3上的電荷向后一級電容 C2、C4、. . . CN_2轉移，CV1上的電荷則向輸出端OUT轉移；在CLKB的上升沿，時鐘信號CLKB對 電容C2、C4、. . . CN_2進行充電，M2、. . .Mn_2導通，從而使電容C2、C4、. . . CN_2上的電荷向后一級 C3、C5、. . . CV1轉移。這樣，在時鐘信號CLK及其反相信號CLKB的交替時序控制下，電荷不 斷地從前級向輸出端OUT轉移，從而使輸出電壓不斷升高。然而，上述現有的N級電荷泵電路存在二個問題一是時鐘信號從低電平跳變為 高電平時，需要同時對多個電容進行充電，因此會產生較大的瞬態電流和瞬態功耗。從圖1 可以看出，每個時鐘信號連接的電容數量為N/2。隨著級數N的增加，電荷泵充電的瞬態電 流和瞬態功耗將線性增加。二是隨著電源電壓的下降，電荷傳輸晶體管M0 Mn的襯偏效應 非常嚴重，這使得電荷泵的電荷轉移效率顯著降低，因此，需要更多的電荷泵級數才能產生 所需的電壓，電荷泵的面積和功耗都將顯著增加。因此，有必要設計一種具有低功耗、高效 率的電荷泵電路。
發明內容
為避免時鐘信號對多個電容充電時出現較大的瞬態電流和瞬態功耗，本發明提供 了一種低功耗的電荷泵電路，其特征在于，所述電路中的每一個電荷傳輸晶體管分別與一個襯底調節電路相連，所述襯底調 節電路用于比較所述電荷傳輸晶體管的漏端和源端的電位，并將二者中的低電位傳遞至該電荷傳輸晶體管的襯底結點；所述襯底調節電路的一端連接在與其對應的一個電荷傳輸晶 體管的漏端，一端連接在該電荷傳輸晶體管的源端，所述襯底調節電路的輸出端連接至該 電荷傳輸晶體管的襯底結點；所述電路使用多相位時鐘產生電路產生多路頻率相同、但相位不同的時鐘信號， 并耦合每一路所述的時鐘信號至僅與其對應的一個所述電容元件。所述襯底調節電路包含第一晶體管、第二晶體管、第三晶體管，所述第一晶體管 的柵端連接所述第二晶體管的漏端，所述第一晶體管的漏端連接與該襯底調節電路對應的 一個電荷傳輸晶體管的漏端；所述第二晶體管柵端連接第一晶體管的漏端，所述第二晶體管的漏端連接上述電 荷傳輸晶體管的源端；第三晶體管的柵端、漏端短接，并連接至電源，其襯底連接至地，所述第一晶體管 的源端和襯底、所述第二晶體管的源端和襯底及所述第三晶體管的源端均連接至上述電荷 傳輸晶體管 襯底結點。所述多相位時鐘產生電路的輸入為時鐘信號。所述多相位時鐘產生電路輸出的多路時鐘信號具有相位不重疊的特點，具體地 說，在不同時刻，只有一個相位時鐘信號處于高電平有效狀態，其余相位時鐘信號均處于低 電平狀態。所述多相位時鐘產生電路包含時鐘分頻電路、邏輯控制電路以及毛刺消除電路；所述時鐘分頻電路的輸入為所述時鐘信號，所述時鐘分頻電路包含多個串聯連接 的時鐘二分頻電路，用于產生輸入時鐘信號的分頻時鐘信號；所述輸入時鐘信號以及經過 各個時鐘二分頻電路后生成的分頻時鐘信號分別對應一個反相器，并通過該反相器后得到 各自的反相信號；所述邏輯控制電路，將所述輸入時鐘信號、分頻時鐘信號以及反相信號通過適當 地邏輯‘與’操作，經過與門電路，產生多路頻率相同、但相位不同的時鐘信號；所述毛刺消除電路的數目與所述多路信號的信號數相同，每一個所述的毛刺消除 電路僅對應由所述邏輯控制電路產生的多路時鐘信號中的一路時鐘信號，并將該路時鐘信 號中的毛刺消除后輸出。所述毛刺消除電路包含第一反相器、第一與非門、第二與非門、第一延遲單元，第二延遲單元及第二反相 器；第一反相器的輸入及第一與非門的一個輸入均為由所述邏輯控制電路產生的多 路時鐘信號中的一路時鐘信號，第一反相器的輸出連結到第一結點；第一與非門的另一輸 入端連接第二結點，第一與非門的輸出端連接第三結點；第二與非門的一個輸入端連接第 一結點，另一輸入端連接第四結點，第二與非門的輸出端連結第五結點；第一延遲單元輸入 端連接第三結點，其輸出端連接第四結點；第二延遲單元輸入端連接第五結點，其輸出端連 接第二結點；第二反相器的輸入端連接第四結點，其輸出為消除毛刺后的時鐘信號。本發明提供的電路使得電荷泵的瞬態功耗和電源的峰值電流顯著降低，而降低電 荷泵電路的動態功耗和電源的峰值電流，對于便攜式電子設備的低功耗應用具有重要的意 義。
下面結合附圖對本發明作詳細說明圖1為現有的電荷泵電路結構示意圖；圖2為本發明實施例電荷泵電路的結構示意圖；圖3為本發明的實施例中電荷泵電路中多相位時鐘的時序關系圖。圖4為本發明實施例中多相位時鐘產生電路(201)的電路示意圖；圖5為本發明實施例中多相位時鐘產生電路(201)中的毛刺消除電路(205)的電 路示意圖；圖6為本發明實施例中多相位時鐘產生電路(201)中的毛刺消除電路(205)的操 作方式；圖7為本發明實施例中襯底調節電路(202)的電路示意圖；圖8為本發明實施例中襯底調節電路(202)中的NMOS晶體管剖面圖。
具體實施例方式圖2所示為本發明實施例電荷泵電路的結構示意圖。如圖2所示，電荷泵電路包 括匪OS晶體管Mtl Mn、襯底調節電路202、多相位時鐘電路201以及電容元件C1 CN。其 中NMOS晶體管M0 Mn串聯連接在電路的輸入端IN與輸出端OUT之間。NMOS晶體管的柵 極和漏極連接在一起，構成MOS管的二極管連接方式，具有單向導通的特性。在電荷泵的工 作過程中，正是通過NMOS晶體管的單向導通特性，將電荷不斷從前端傳遞到輸出端OUT。每 個NMOS晶體管的襯底電位是通過襯底調節電路202提供的，襯底調節電路202的輸入端分 別連接晶體管Mtl Mn的漏端和源端，輸出端則連接晶體管的襯底結點Btl Bn。在電荷泵 工作過程中，襯底調節電路能夠比較晶體管Mtl Mn漏端和源端電位的高低，并將二者中的 低電位傳遞至晶體管的襯底結點Btl Bn，以確保NMOS晶體管的襯底PN結處于反偏狀態。 電容C1 Cn的一端連接晶體管M0 Mn的串聯結點，一端連接多相位時鐘電路201的輸出 時鐘信號CLK1 CLKn。多相位時鐘電路201的輸入為系統的主時鐘CLK_IN，輸出為N個不 同相位的時鐘信號CLK1 CLKn，每個輸出時鐘信號連接到相應的電容一端，驅動電容進行 充放電。圖3為本發明實施例中電荷泵電路中多相位時鐘的時序關系圖。CLK_IN為系統的 輸入時鐘信號，CLK1 CLKn為輸出的多相位時鐘信號。從圖3可以看出，CLK1 CLKn具有 如下特點均為周期性時鐘信號，并且具有相同的時鐘周期；CLK1-CLKn具有不同的相位， 并且在一個時鐘周期內相位順序遞增；CLK1 CLKn的相位不重疊，在不同時刻，CLK1 CLKn 中只有一個時鐘信號處于高電平有效狀態，其余時鐘信號均處于低電平狀態。下面結合圖3中多相位時鐘的時序關系分析圖2所述電荷泵電路的工作過程，圖 2中CLK1 CLKn分別連接到相應的電容C1 CN，根據圖3中的時鐘相位關系CLK1首先由 邏輯電平’ 0’跳變為邏輯電平’ 1’，此時其他時鐘信號CLK2 CLKn均處于邏輯電平’ 0’狀 態，電容C1受時鐘信號CLK1的驅動進行充電，結點N1電位升高，晶體管M1導通，電容C1上的 電荷通過晶體管M1傳輸到電容C2上，電荷傳輸過程結束后，CLK1由邏輯電平’ 1’跳變為邏 輯電平’ 0’，晶體管M1關斷；繼而CLK2由邏輯電平’ 0’跳變為邏輯電平’ 1’，同樣分析可知，此階段電容C2上的電荷轉移到電容C3上，依次類推。因此，在時鐘信號的CLK1 一個周期內 完成了電荷從電容C1到輸出端電容Cn的一次轉移，下一周期再完成一次電荷從電容C1到 輸出端電容CnW轉移過程，因此，輸出端電壓不斷升高。可以看出，圖3中各時鐘信號的時 序關系能夠保證在不同時刻，只有一個電容受時鐘信號的驅動處于充電狀態，而其他的N-I 個電容均于低電平狀態，相比于圖1所示的現有電荷泵電路中時鐘信號均連接N/2個電容， 所述電荷泵電路避免了對多個電容同時充電所產生的較大的瞬態功耗和瞬態電流，從而有 效地降低了電荷泵的功耗和電源的峰值電流。
圖4所示為本發明中多相位時鐘產生電路201的電路示意圖，用以產生圖3中多 相位時鐘的時序關系。多相位時鐘產生電路201由時鐘分頻電路203、邏輯控制電路204 及毛刺消除電路205組成。時鐘分頻電路用于產生輸入時鐘信號CLK_IN的分頻時鐘信號 CLKD1 CLKDm,通過二分頻電路206，可以得到輸入時鐘信號CLK_IN的2分頻信號CLKD1, 再通過二分頻電路206可以得到CLKD1的2分頻信號CLKD2，依次類推。另外，通過反相器 207后可以得到各分頻信號的反相信號CLKDB1 CLKDBm。將時鐘分頻電路203產生的各分頻時鐘信號及各自己的反相信號通過邏輯控制 電路204可以得到相應的多相位時鐘信號。如圖4所示，將CLK_IN信號與CLKDB1信號通 過邏輯‘與’電路208，可以得到信號CLKT1, CLK_IN的反相信號CLK_INB與CLKDB1信號通 過邏輯‘與’電路，可以得到另一相位的時鐘信號CLKT2，以此類推。將時鐘分頻電路203產 生的時鐘分頻信號通過邏輯控制電路204進行適當地邏輯‘與’操作，可以得到所需的不同 相位的輸出信號CLKT1 CLKTn,然而，由于信號傳播的延遲及信號上升沿，下降沿的過渡， 會出現信號間邏輯的競爭，這使得輸出信號CLKT1 CLKTn出現毛刺現象。為了防止毛刺對 電荷泵電路中電容的充放電，必須設計相應的毛刺消除電路205以去除CLKT1 CLKTn信號 中的毛刺。圖5所示為本發明實施例中多相位時鐘產生電路201中毛刺消除電路205的電路 示意圖。毛刺消除電路由第一反相器209，第一與非門210，第二與非門216，第一延遲單元 212，第二延遲單元218及第二反相器214組成。為了更清楚的講述毛刺消除電路205，圖6 給出了毛刺消除電路的動作示意圖，假定輸入時鐘信號CLKT每個周期內都含有毛刺，毛刺 的持續時間為圖中T2所示。下面分析各時間段內毛刺消除電路205的動作過程。T1時段， CLKT為邏輯低電平，即CLKT =’ 0’ ；通過第一與非門210后，結點211為邏輯高電平‘1’， 再通過第一延遲單元212，結點213仍為邏輯高電平‘1’，最終輸出時鐘信號CLK = ‘0’。另 夕卜，通過分析可以得到，此時結點219為邏輯低電平。在T2時段內，CLKT出現毛刺跳變為邏 輯高電平，即CLKT =，1’，這時第一與非門210的輸出狀態由結點219的電位決定。CLKT 通過第一反相器209后，結點215為邏輯低電平。通過第二與非門216后，輸出結點217變 為邏輯高電平。假設延遲單元218的延遲時間為Tdelay，那么結點219變為要在Tdelay時 間段后才會跳變為邏輯高電平。如果延遲單元的延遲時間Tdelay滿足=Tdelay > T2,那么在 結點219跳變為邏輯高電平之前，輸入時鐘信號CLKT又恢復為邏輯低電平，此時第一與非 門210的輸出結點211的邏輯狀態在T2時間段內將不會發生改變，從而輸出端CLK的邏輯 狀態也不會發生改變，始終保持為低電平CLK = ’ 0’，從而消除了時鐘信號CLKT中的毛刺現 象。從圖2、圖4可以看出，毛刺消除電路205連接所述電荷泵電路的電容元件，從而有效地 避免了一個時期周期內對電容的不必要的充放電，減少了電荷泵電路的功耗損失。
圖7為本發明實施例中電荷泵電路中襯底調節電路202的電路示意圖。襯底調節 電路由第一晶體管220，第二晶體管221，第三晶體管222構成。第一晶體管220的漏端連 接圖2中電荷傳輸晶體管M0 Mn的漏端D，第一晶體管220的柵端連接電荷泵中電荷傳輸 晶體管源端S，第二晶體管221的漏端連接電荷泵中電荷傳輸晶體管源端S，第二晶體管221 的柵端連接電荷泵中電荷傳輸晶體管漏端D。通過這種交叉連接方式，使得電荷泵傳輸晶體 管Mtl Mn漏端D和源端S中較低電位一方的電壓傳輸到了襯底端B。具體分析如下如果 漏端D的電位高于源端S，第二晶體管221導通，將源端S的電位傳輸到了襯底端B，反之， 如果晶源端S的電位高于漏端D，第一晶體管220導通，將漏端D的電位傳輸到了襯底端B。 第三晶體管222的作用是防止襯底端B的浮空狀態，由于漏端D，源端S均連接到圖2電荷 泵電路中的電容元件C1 CN，電容元件受時鐘信號CLK1 CLKn的驅動，從圖4中各時鐘信 號的時序關系可以看出，相鄰的時鐘信號會出現均為邏輯低電平的時段，而這時相連的電 容元件都處于放電狀態，漏端D、源端S均為低電位，因此會出現第一晶體管220和第二晶體 管221均不導通的情況，為了使NMOS晶體管的P型襯底連接最低電位，防止襯底PN結正向 導通，將第三晶體管222的漏端，柵端短接后接到電源電位VDD，襯底接到地電位GND，源端 接到電荷傳輸晶體管的襯底端B，這樣在第一晶體管220和第二晶體管221均不導通的情況 下，襯底端B電位為Vdd-Vtn,其中Vtn為第三晶體管222的閾值電壓，從而有效避免了襯底端 B的浮空情況，提高了電路的可靠性。圖8所示為本發明實施例中圖2電荷泵電路中NMOS電荷傳輸晶體管Mtl Mn的剖 面圖，晶體管采用三阱工藝制造，在P型襯底808上，先注入形成深N阱區807，再在深N阱 區807上注入形成P阱區806，最后在P阱區806上形成η+結構的晶體管的源極區803和 漏極區804，晶體管的柵極801和P阱區806間用絕緣層802隔離。將P阱806的阱接觸區 與深N阱807的阱接觸區進行短接，形成晶體管的襯底端805，也就是圖2中所述電荷泵電 路中各個電荷傳輸晶體管M0 Mn的襯底結點Btl Βν。
權利要求
一種低功耗電荷泵電路，包含多個NMOS電荷傳輸晶體管以及多個電容元件，所述電路的輸入端連接電源電壓，輸出端產生所需的高電壓，所述電荷傳輸晶體管的柵極和漏極短接，串聯連接于所述輸入端與所述輸出端之間；所述電路使用時鐘信號對所述電容元件進行充放電，所述電容元件的一端與所述多個電荷傳輸晶體管的串聯結點相連接，另一端與時鐘信號相連接，其特征在于，所述電路中的每一個電荷傳輸晶體管分別與一個襯底調節電路(202)相連，所述襯底調節電路(202)用于比較所述電荷傳輸晶體管的漏端和源端的電位，并將二者中的低電位傳遞至該電荷傳輸晶體管的襯底結點(805)；所述襯底調節電路(202)的一端連接在與其對應的一個電荷傳輸晶體管的漏端，一端連接在該電荷傳輸晶體管的源端，所述襯底調節電路(202)的輸出端連接至該電荷傳輸晶體管的襯底結點(805)；所述電路使用多相位時鐘產生電路產生多路頻率相同、但相位不同的時鐘信號，并耦合每一路所述的時鐘信號至僅與其對應的一個所述電容元件。
2.如權利要求1所述的電路，其特征在于，所述襯底調節電路(202)包含第一晶體管 (220)、第二晶體管(221)、第三晶體管(222)，所述第一晶體管(220)的柵端連接所述第二 晶體管(221)的漏端，所述第一晶體管(220)的漏端連接與該襯底調節電路對應的一個電 荷傳輸晶體管的漏端；所述第二晶體管(221)柵端連接第一晶體管(220)的漏端，所述第二晶體管(221)的 漏端連接上述電荷傳輸晶體管的源端；第三晶體管(222)的柵端、漏端短接，并連接至電源，其襯底連接至地，所述第一晶體 管(220)的源端和襯底、所述第二晶體管(221)的源端和襯底及所述第三晶體管(222)的 源端均連接至上述電荷傳輸晶體管襯底結點(805)。
3.如權利要求1所述的電路，其特征在于，所述多相位時鐘產生電路(201)的輸入為時 鐘信號(CLK_IN)。
4.如權利要求1或3所述的電路，其特征在于，所述多相位時鐘產生電路(201)輸出的 多路時鐘信號具有相位不重疊的特點，具體地說，在不同時刻，只有一個相位時鐘信號處于 高電平有效狀態，其余相位時鐘信號均處于低電平狀態。
5.如權利要求1所述的電路，其特征在于，所述多相位時鐘產生電路(201)包含時鐘分 頻電路(203)、邏輯控制電路(204)以及毛刺消除電路(205)；所述時鐘分頻電路(203)的輸入為所述時鐘信號(CLK_IN)，所述時鐘分頻電路(203) 包含多個串聯連接的時鐘二分頻電路(206)，用于產生輸入時鐘信號的分頻時鐘信號；所 述輸入時鐘信號以及經過各個時鐘二分頻電路(206)后生成的分頻時鐘信號分別對應一 個反相器(207)，并通過該反相器(207)后得到各自的反相信號；所述邏輯控制電路(204)，將所述輸入時鐘信號、分頻時鐘信號以及反相信號通過適當 地邏輯‘與’操作，經過與門電路(208)，產生多路頻率相同、但相位不同的時鐘信號；所述毛刺消除電路(205)的數目與所述多路信號的信號數相同，每一個所述的毛刺消 除電路(205)僅對應由所述邏輯控制電路(204)產生的多路時鐘信號中的一路時鐘信號， 并將該路時鐘信號中的毛刺消除后輸出。
6.如權利要求1或5所述的電路，其特征在于，所述毛刺消除電路(205)包含第一反相器(209)、第一與非門(210)、第二與非門(216)、第一延遲單元(212)，第二延遲單元(218)及第二反相器(214)；第一反相器(209)的輸入及第一與非門(210)的一個輸入均為由所述邏輯控制電路 (204)產生的多路時鐘信號中的一路時鐘信號，第一反相器(209)的輸出連結到第一結點 (215)；第一與非門(210)的另一輸入端連接第二結點(219)，第一與非門(210)的輸出端 連接第三結點(211)；第二與非門(216)的一個輸入端連接第一結點(215)，另一輸入端連 接第四結點(213)，第二與非門(216)的輸出端連結第五結點(217)；第一延遲單元(212) 輸入端連接第三結點(211)，其輸出端連接第四結點(213)；第二延遲單元(218)輸入端連 接第五結點(217)，其輸出端連接第二結點(219)；第二反相器(214)的輸入端連接第四結 點(213)，其輸出為消除毛刺后的時鐘信號。
全文摘要
一種低功耗電荷泵電路，包括多相位時鐘產生電路，電荷傳輸晶體管，電荷傳輸晶體管的襯底調節電路及電容元件。其中電容元件的一端連接到電荷泵傳輸晶體管的串聯結點，一端連接到多相位時鐘電路產生的時鐘信號。多相位時鐘產生電路輸出的多個時鐘信號具有不同的相位，每個時鐘信號連接到相對應的電容元件，使所述電荷泵工作時在不同時刻只對一個電容進行充電。本發明可以有效避免現有電荷泵電路中對多個電容同時充電而出現的較大的瞬態電流和瞬態功耗，從而降低了電荷泵工作時的動態功耗和電源的峰值電流。
文檔編號H02M3/07GK101867290SQ201010209550
公開日2010年10月20日 申請日期2010年6月17日 優先權日2010年6月17日
發明者伍冬, 周潤德, 潘立陽, 王雪強 申請人:清華大學