用于ied的硬件模塊和底板的制作方法

專利名稱：用于ied的硬件模塊和底板的制作方法
技術領域：
本發明涉及用于變電站自動化的智能電子設備中的設備內部通信的領域，其不同 于權利要求1的前序部分中描述的硬件模塊或卡。
背景技術：
高壓和中壓電力網中的變電站包括如電纜、線路、母線、開關設備電力變壓器 之類的一次設備(primary device)。這些一次設備通過變電站自動化(Substation Automation, SA)系統工作在自動化方式下。SA系統包括二次(secondary)設備，其中智能 電子設備(IED)負責一次設備的保護、控制和監控。基于來自針對開關或變壓器抽頭變換 器位置、溫度、電壓、電流等所分配的傳感器的信號，以及來自其它IED的信號和來自監視 系統的信號，IED控制所分配一次設備中的致動器。反之，IED將其所分配一次設備的狀態 或工況(behaviour)，即選定傳感器的讀數傳送給其它IED或監視系統。取決于IED在變電 站的預期位置，以及特別是接近于一次設備的位置，IED需要滿足一定的環境耐受和電磁兼 容(EMC)的要求.。在模塊化的IED中，多個模塊或卡(每一個都包括有印刷電路板(PCB)和安裝 在其上的電子元件)通過底板連接器連接到互連底板總線。后者可以根據例如點對點總 線拓撲結構運行，其包括每個通道的專用驅動器和接收器對。從一種介質到下一介質的 有限次數的變換(即通過連接器從印刷電路板到電纜的過渡)表明通道很可能會具有良 好控制的阻抗，這又允許很高的信號發送速率。尤其，低壓差分信號發送(Low Voltage Differential Signaling, LVDS)、電流型邏輯(Current Mode Logic, CML)和低壓正射極 耦合邏輯(Low VoltagePositive Emitter Coupled Logic, LVPECL)是為點對點信號發送 設計的差分信號發送技術，其中驅動器輸出信號包括允許多千兆位傳輸的快速邊緣(fast edge)。例如，350mV的LVDS典型信號擺幅使得數據速率能達到3Gbps同時只消耗少量的功 率。因此LVDS被認為是一種非常有效的技術，盡管事實上快速信號邊緣對任何阻抗 不連續性非常敏感并且需要仔細的互連設計。所謂的互連，或者物理信號路徑，典型地包 括底板上的兩條印刷導體跡線。在設計低抖動信號發送時，互連的受控阻抗、合適的驅動 負載和互連端接是考慮的關鍵點。對點對點通信來說，特定經濟優勢在于單個的降低成本 的現場可編程門陣列(FPGA)-內部的LVDS驅動器可提供足夠的信號質量和足夠的傳輸功 率。另一方面，多點拓撲結構，以及特別是每通道具有單個驅動器和多個接收器的“多點式 (multi-drop)”拓撲結構，需要對傳輸信號的附加放大。底板，除了容納底板總線，通常適應于分發附加的信號，例如時鐘信號，以及為模 塊提供電源電壓。在一些IED中，模塊的寬度(即其沿垂直于PCB方向的最大延伸，如基本 上被安裝在其上的最高元件所限定的)可能是不均勻的。例如對于1/0模塊而言，情況就 是如此，該1/0模塊包括用于將Cu電纜硬接線到各種儀表互感器或其它模擬/ 二進制信號 源的多個夾具(clamp)，或者包括大體積的元件例如安裝在PCB上的電流/電壓互感器。如果這些過大的模塊的數量及它們相對于其它標準大小的模塊的布置沒有在前面預定義，底 板可能配備有均勻間隔開的槽用于容納模塊，其中均勻的側向間隔根據最大模塊寬度。但 是這相當于不期望的空間浪費。作為成本上明智的不太有利的替代(其中底板總線稍與底 板分離)，扁平帶狀布線可被用于模塊之間的靈活并節省空間的點對點連接。

發明內容
因此，本發明的目的是在智能電子設備(IED)中實現模塊的靈活并節省空間的布置。此目的相應地通過如權利要求1和5所述的硬件模塊和底板實現。其它優選的實施例 從從屬權利要求中可明顯看出。根據本發明，用于IED的硬件模塊適于接合IED的底板的槽或插座以在點對點模 式下通過串行底板總線系統(包圍所述槽)與IED中的兩個鄰近的模塊通信。模塊包括源 選擇器以在接收模式下、在優選地通過最近的鄰近槽或通過次最近的鄰近槽傳輸的信號的 接收之間進行選擇。在本背景中，“接近”和“最近的鄰近(nearest neighbour) ”涉及IED 底板上的槽相對于硬件模塊自身所接合的槽的空間上、并且特別是線性上的布置。進一步 理解，次最近的鄰近槽又是到最初的最近的鄰近槽的最近的鄰近槽。源選擇器評估朝向模 塊的電路板的后側引導的信號，其中后側基本上沒有電子元件。在下文中通信方向被指定 為“下(down)”方向。在本發明的優選變型中，模塊本身適于沿平行于最近的槽和次最近的鄰近槽二者 的“下”方向傳輸信號。在本發明的又一優選變型中，模塊被永久地配置成專門在與“下”方向相反的“上” 方向上從接合最近的槽的鄰近模塊接收信號，條件是模塊具有標準寬度；或者從接合次最 近的槽的鄰近模塊接收信號，條件是模塊的寬度超出標準寬度。通常，現場可編程門陣列(FPGA)內部的LVDS驅動器對于以全雙工拓撲結構使用 低壓差分信號發送(LVDS)的底板總線而言功率足夠。在本發明的優勢實施例中，為容納模塊，底板包括多個均勻分布的槽，其中槽之間 的側向距離與標準模塊寬度有關，并且其中接合的模塊優選地形成在幾何學上平行定向的 擴展板的布置。兩條信號路徑或通道(印刷在底板上，否則由底板所支承)端接在每一個 槽處以及在最近的槽和次最近的槽處將后者連接到源。兩條信號路徑中的每一條可以是互連兩個槽的完全單獨的或隔離的路徑。可替代 地，兩條信號路徑都可以包括另一信號路徑從其分岔的分叉或交叉點。在特定源槽處具有 公共起點的兩個支路分別在源槽的最近和次最近的鄰近槽處端接。這種拓撲結構需要在每 個源模塊和通信方向上有單個信號驅動器，并且其有利地被用于“上”方向，其中端接電阻 和接收器只連接到兩個支路中的一個。包括如上所述的底板和硬件模塊的IED尤其適合在變電站自動化中使用，因為其 將空間需求最小化并提出了底板總線連接拓撲結構，該底板總線連接拓撲結構導致了僅有 限數量的相對短的未使用短截線(stub line)，并且因此導致高度信號完整性和很好的電 磁兼容性(EMC)以及靜電放電(ESD)強度。


參考在附圖中示例說明的優選示例性實施例，在下文中將更詳細地解釋說明本發 明的主題，其中圖1示意性地描述了具有五個模塊的IED的橫截面視圖，圖2描述了具有五個槽的底板的頂視圖， 圖3是綜述四個鄰近槽之間的信號流的表，以及圖4示出了某些模塊間的路由路徑、未使用線路和未使用短截線。附圖中使用的標號和其意義以概要形式列在名稱列表中。原則上，附圖中相同的 部分提供有相同的標號。
具體實施例方式變電站自動化中，現代IED經常采用具有點對點拓撲結構的串行高速信號發送， 以在基本或主模塊和擴展模塊之間交換數據分組，該擴展模塊包括在電力系統中以保護、 控制和監控為目的多種功能性。有關模塊之間的數據交換的所有連接通過無源底板印刷電 路板(PCB)進行。數據分組從模塊到模塊進行轉發直到達到目的地模塊。為了容納具有超 過底板的兩個物理槽之間的距離的寬度的模塊，需要某種選擇或開關機制以確保到下一個 槽或隔一個槽的通信。圖1示意性地描述了沿著底板1和布置在底板上的模塊20至24的交點的IED內 部橫截面視圖。每一個模塊包括PCB 24a和用于電連接模塊到底板的底板連接器24b。每 一個PCB的左邊，用虛線表明用于電子元件的空間24c，其中中心模塊22明顯地具有大約為 其它模塊的標準寬度的一倍和兩倍之間的寬度。在底板上布置有等間隔的槽Ia至lf，其中 兩個鄰近槽之間的距離與標準模塊寬度對應。圖2示意性地描述了具有五個槽Ia至Ie的底板的頂視圖，每一個槽處于55個獨 立引腳連接器的矩形陣列的形式，也就是，與底板連接器的相應對應物連接器接合的插頭 式(male type)連接器或插座式(female type)連接器。槽之間的電連接用實線表示，其 中每個連接或線路對應于印刷在底板上并且端接在成對的兩個上述引腳連接器處的兩個 導體跡線(正和負)。數據1信號從容納基本模塊或主模塊的最左邊的槽Ia沿“上”方向 向其它槽Ib至Ie傳播，該其它槽Ib至Ie又容納擴展模塊(圖2中未示出)。鄰近模塊之 間的所有“上”連接包括分叉或“Y”交叉點10a，從這里數據1信號進一步通過兩條支路線 路IabUac并行傳輸到最近的槽Ib和次最近的槽Ic 二者。因此，通過單個引腳對由源模 塊發送的任何“上”信號內在地去往兩個鄰近的槽。另一方面，沿“下”方向從右向左傳播的 數據2信號可以通過兩個完全不同的路徑led、Iec這樣做，該路徑led、Iec都源自源槽Ie 處的不同的引腳連接器對并且分別端接在最近的槽Id和次最近鄰近槽Ic處。圖3是綜述四個鄰近槽之間的上述信號流的表。“上”信號數據1作為doutl形成 并且作為dinla在近處鄰近槽處被接收和作為dinlb在遠處鄰近槽處被接收。“下”信號數 據2作為dout2a和dout2b被準備并且分別作為din2a和din2b在近處鄰近槽和遠處鄰近 槽處被接收。在圖4中，部分地描述圖1的模塊、和由每個模塊下方的垂直箭頭指示的模塊內路 由路徑、以及由水平箭頭指示的模塊間的路由路徑。模塊間的通信包括沿“上”方向從左到右地由第一個且最左邊的模塊20發送消息到第二個模塊21 (粗箭頭)。憑借上述位于或鄰近槽Ib的分叉10a，相同信號也被沿著未使用支路或短截線Iac發送到未使用槽lc。第二 個模塊21又沿著底板上的專用跡線發送信號到槽lc，并進一步到槽ld，該槽Id容納過大 尺寸的模塊22。模塊22進一步傳輸“上”信號到鄰近的模塊23和24。但是，在模塊24被 知曉其標準寬度并且因此事實上緊密鄰近的模塊23必需存在的情況下，來自模塊22的信 號被模塊24所忽略，這又使得支路Idf成為未使用的短截線。在模塊24的PCB上，通過省 略或中斷通向支路Idf的對應物連接器的導體跡線，這是很容易實現的。上述實施例中的 “上”數據1的信號品質考慮，不要求未使用支路的端接電阻(既不在底板上也不在模塊本 身上)。在圖4中下半部分，每個傳輸模塊在不同的路徑上沿相反的或“下”方向(從右到 左)發送數據2信號到最近的和次最近的鄰近模塊二者。由于對于來自最近鄰近的模塊 23的路徑led和來自次最近的鄰近的模塊24的路徑Ifd而言，示例性接收模塊22均具有 IOOOhm的端接電阻器，能夠確定差分電壓是否接近于0伏特，或者在每個信號路徑的另一 端處是否存在LV驅動器。因此接收模塊可以確定是否確實存在來自最近的鄰近模塊的信 號(data2a)和/或來自次最近的鄰近模塊的信號(data2b)。如果兩個信號都被接收，來自 近處鄰近模塊23的信號被選擇以供進一步處理，使得來自遠處鄰近模塊24的整條路徑Ifd 成為具有合適端接的未使用路徑。另一方面，如果在通電后的典型為IOOns的特定時間量 期間或復位之后沒有檢測到來自位于近處的模塊的信號，接收器處的源選擇器3自動選擇 來自位于遠處的模塊的信號。在正常運行期間且直到下一個通電或復位過程被發起，上述 選擇通常保持不變。名稱列表1底板Ia-If槽lab, lac, Idf “上，，支路led, lec, Ifd “下”路徑IOa分叉20-24模塊20aPCB20b底板連接器20c電子元件的空間3源選擇器
權利要求
一種用于智能電子設備IED的硬件模塊(20-24)，包括電路板(24a)、安裝在電路板上的電子元件、和用來接合IED的底板(1)的槽(1a-1f)的底板連接器(24b)，模塊(21；22)適于通過串行底板總線接收并處理來自IED的源模塊(22；23)的信號，特征在于，模塊(21；22)包括源選擇器(3)，該源選擇器(3)適于確定鄰近模塊是否接合底板的最近的槽(1c；1e)，并且肯定的話則選擇該模塊(23)作為源模塊，以及否定的話則選擇接合底板的次最近的槽(1d)的鄰近模塊(22)作為源模塊。
2.如權利要求1所述的模塊，特征在于，其適于作為源模塊(23)向最近的槽(Id)以及 次最近的槽(Ic)傳輸信號。
3.如權利要求1所述的模塊，特征在于，其被配置為根據模塊(21；22)的寬度接收來 自于底板的最近的槽(Ia)或次最近的槽(Ib)的信號。
4.如權利要求1所述的模塊，特征在于，其包括具有嵌入式驅動器的現場可編程門陣 列FPGA，用于低壓差分信號發送LVDS。
5.一種用于IED的底板(1)，包括規則地隔開的槽(Ia-If)并適于容納以及通過串行 底板總線通信地互連如前面權利要求之一所述的多個硬件模塊(20-24)，特征在于，底板包 括兩條信號路徑(lbc，lac ；led，lfd)，該兩條信號路徑通向槽(Ic ；Id)并起始于最近的槽 (lb ；le)和次最近的槽(Ia5If)0
6.如權利要求5所述的底板，特征在于，來自次最近的槽(Ia)的信號路徑包括分叉 (10a)，另一信號路徑(Iab)從該分叉(IOa)通向最近的槽(Ib)0
7.—種如權利要求5或6所述的底板和如權利要求14所述的硬件模塊在變電站自動 化的IED中的使用。
全文摘要
本發明涉及用于IED的硬件模塊和底板。本發明涉及一種硬件模塊在智能電子設備(IED)內的靈活和節省空間的布置。用于IED的模塊適于接合IED的底板的槽或插座以在點對點模式下通過包圍所述槽的串行底板總線系統與IED中的兩個鄰近的模塊通信。模塊包括源選擇器以在接收模式下、在優選地通過最近的鄰近槽或通過次最近的鄰近槽傳輸的信號的接收之間進行選擇。源選擇器評估朝向模塊的電路板的后側引導的信號，其中后側基本上沒有電子元件。
文檔編號H02J13/00GK101873003SQ20101019977
公開日2010年10月27日 申請日期2010年4月23日 優先權日2009年4月23日
發明者C·博納, M·格盧爾 申請人:Abb技術有限公司