專利名稱：電感負載的驅動電路的制作方法
技術領域：
本發明涉及螺線管或電動機、線圈等電感負載的驅動電路，特別是涉及在電感負 載周圍的接地的檢測。
背景技術：
專利文獻1 日本特開平11-81105公開了橫機等針織機上的針織物下拉裝置。在 橫機上將編織后的針織物向針床的下側下拉。為了應對針床的橫移、針床上的針織物的移 動等，日本特開平11-81105公開了能夠在針織物內的每個位置獨立解除下拉的下拉裝置。 在下拉的開/關中使用螺線管，例如并聯控制數十個的螺線管，對應于針織物內的位置進 行或解除下拉。專利文獻2 日本實公昭62-6663公開了電感負載的驅動電路。用4個開關構成H 字狀的電橋，在電橋的H字的橫方向的邊上配置線圈。而且使電橋的對角的2個開關同時 導通，對線圈施加電流。于是，在從電橋的左上向右下流過電流的情況、和從右上向左下流 過電流的情況下，能夠在雙方向對線圈施加電流。該電路適于在將螺線管置位的情況下和 將螺線管復位的情況下都對其施加電流的情況，也適于通過無刷電動機的驅動在線圈上流 過雙方向的電流的情況。在驅動螺線管等電感負載時，需要檢測接地(向大地的短路)，專利文獻3 日本特 開2005-210871的圖5表示了代表性的檢測電路。該電路中，在直流電源和組入了線圈的 電橋之間配置檢測電阻，通過接地流過過電流時，檢測出施加于檢測電阻的電壓增力卩。這種 電路例子如圖4所示。12是線圈，配置在第一 FET14和第二 FET16的中點、及第三FET15和 第四FET17的中點之間。Sl S4是向FET14 17的門信號。R8 R18是電阻，其中RlO 是檢測電阻，R8、R9是用于形成比較器22的基準電位的電阻。Vcc是12V、30V等的線圈12 的電源，Vcc2是5V等的電源。40、41是緩沖器，42是差動放大器。此處若產生接地，則由 于過電流第一及第二 FET14、15被破壞，因此監視檢測電阻RlO的電壓。圖4的電路中，由于電阻Rll R14的偏差，檢測精度下降。再者，需要緩沖器40、 41和差動放大器42組成的差動放大電路，并聯驅動數十個線圈12，因此產生不能忽視的成 本。因此，本發明人研究了通過小規模的電路檢測電感負載的接地的技術，創立了本發明。專利文獻1 日本特開平11-81105專利文獻2 日本實公昭62-6663專利文獻3 日本特開2005-21087
發明內容
本發明的課題是，通過簡單且低成本的電路，檢測出對地短路并且防止驅動用的 晶體管的破壞。在本發明的電感負載的驅動電路中，在串聯連接的第一及第二晶體管的中間點與 串聯連接的第三及第四晶體管的中間點之間配置電感負載，
在所述第一及第三晶體管的源極或發射極與直流電源之間配置保護電阻，在所述 第二及第四晶體管的低電位側與大地之間配置檢測電阻，并且，設有驅動單元，向所述第一及第三晶體管的門極或基極分別輸入一定電位的驅動信 號，從而驅動所述第一及第三晶體管；及檢測單元，向所述電感負載通電時，在施加于所述檢測電阻的電壓持續規定時間 以上處于對地短路檢測用的閾值以下時，使來自所述驅動單元的驅動信號斷開。此外，第一及第三晶體管的門極及基極的驅動信號不需要為相同電位。第二及第 四晶體管上的源極及發射極的位置既可以在檢測電阻側也可以在電感負載側。優選的是，通過分別使所述第一 第四晶體管導通/截止，來對所述電感負載進 行開關控制，并且，所述檢測單元包括將施加于所述檢測電阻的電壓與所述閾值進行比較的比較器、 和檢測出比較器的信號在所述規定時間以上的期間未發生變化而使所述驅動信號斷開的單元。優選的是，以在所述第一晶體管導通的期間使所述第四晶體管導通/截止、在所 述第三晶體管導通的期間使所述第二晶體管導通/截止的方式，使所述第一及第三晶體管 導通的占空比分別比第二及第四晶體管導通的占空比大。另外，不需要使第一晶體管導通 的占空比與第三晶體管導通的占空比相等。此外同樣地，也不需要使第二晶體管導通的占 空比和第四晶體管導通的占空比相等。發明效果若發生對地短路則向檢測電阻的電流減小，但電感負載中相對于控制信號電流的 響應較慢，因此即使在正常狀態下有時向檢測電阻的電流較小。因此，若在施加于檢測電阻 的電壓持續規定時間以上處于對地短路檢測用的閾值以下時檢測出對地短路，則對于電感 負載也能夠正確地檢測出對地短路。但是這樣處理時，對地短路的檢測中產生延遲。因此 設置保護電阻，通過對地短路的過電流，使第一、第三晶體管的源極、發射極的電位下降，限 制第一及第三晶體管的電流，延長破壞前的時間。如以上處理，避免了電阻電橋中的檢測精 度的下降、差動放大電路引起的成本增加，并且正確地檢測出對地短路，同時防止了第一及 第三晶體管的破壞。此外，若使用將施加于檢測電阻的電壓與閾值進行比較的比較器、和用于檢測出 比較器的信號在規定時間以上的期間未發生變化而使驅動信號斷開的單元，則能夠簡單地 構成檢測單元。進而，若以在第一晶體管導通的期間使第四晶體管導通/截止、在第三晶體管導 通的期間使第二晶體管導通/截止的方式，使第一及第三晶體管導通的占空比分別比第二 及第四晶體管導通的占空比大，則高電位側的第一及第三晶體管可以比低電位側的第二及 第四晶體管響應慢，因此能夠減小部件成本。
圖1是實施例的驅動電路的框圖。圖2是實施例的波形圖，1)表示置位信號Set的波形, 表示復位信號Reset的 波形，幻表示高電位側的置位用FET的門信號Su的波形，4)表示高電位側復位用FET的門信號Ru的波形，幻表示低電位側的置位用FET的門信號Sd的波形，6)表示低電位側復位 用FET的門信號Rd的波形，7)表示對地短路檢測用比較器的信號。圖3是流過實施例的檢測電阻的電流的波形圖，1)表示向低電位側FET的門信號， 2)表示流過檢測電阻的電流，3)表示比較器的信號。圖4是現有例的驅動電路的框圖。標號說明2驅動電路4門陣列 6單獨電路8，9驅動IC10觸發器陣列 12線圈 14 17 FET20,21 FET 22 比較器 40，41 緩沖器42差動放大器Rl R18電阻 Cl C4電容器 Vcc，Vcc2電源
具體實施例方式以下展示本發明的最佳實施例。實施例圖1 圖3表示電感負載的驅動電路2。圖1的4是門陣列，也可以是微處理器 等，6是單獨電路，對每個線圈12設置，8、9是用于驅動單獨電路6的驅動IC，例如并聯地驅 動數十個單獨電路6。單獨電路6從比較器22輸出對地短路的檢測信號，向設于門陣列4 的觸發器陣列10輸入，檢測出對地短路時使驅動電路2停止。單獨電路6中，12是線圈，此處設定為螺線管的線圈，但也可以是線圈單體、或無 刷電動機的線圈等。14 17是開關用的FET，其中FET14、15是適合電源Vcc的高耐壓的 FET，FET16、17是低耐壓的FET，開關時間是FET16、17比FET14、15短。將FET14、16串聯地 配置在電源Vcc側的保護電阻Rl和大地側的檢測電阻R2之間，將FET15、17串聯地配置在 保護電阻Rl和檢測電阻R2之間。而且在FET14、16的中間點和FET15、17的中間點之間配 置線圈12。S表示FET14、15的源極，D表示漏極，G表示門極。FET20 驅動 FET14，FET21 驅動 FET15。FET16U7 由驅動 IC9 直接驅動。R4 R7 是用于確定向FET14、15的門信號G的電位的電阻。R3是比較器22的輸入側的電阻，Cl是 電容器，R8、R9是用于生成比較器22的基準電位的電阻。另外，設定電源Vcc為例如30V 或12V等，設定電源Vcc2為5V或3V等，但也可以不設置電源Vcc2而僅設定電源Vcc。保 護電阻Rl、檢測電阻R2例如設定為0. 1 10 Ω程度的電阻。驅動電路2組入橫機上的針織物下拉裝置的促動器中，例如通過內置有線圈12的 螺線管，使用于下拉針織物的爪部或卡定部材等動作。而且，線圈12不僅在切換螺線管的 狀態時通電，在切換螺線管的狀態后也通電，并且在將螺線管切換到出現位置(Set)時和 切換到沉沒位置(Reset)時均通電。下拉裝置中，并聯配置數十個程度的單獨電路6，通過 門陣列4和驅動IC8、9進行控制。此外，驅動電路2除了用于橫機上的針織物下拉裝置以 外，還能夠用于橫機上的導紗器的連動控制用的螺線管、三角座滑架上的三角的驅動用的 螺線管等。除此以外還能夠用于無刷電動機的線圈驅動等。圖2表示單獨電路6中的驅動波形。圖2的1)表示用于在線圈12中從 Τ14側向 FET17側通電而將螺線管置位于出現位置的置位信號的波形，2)表示用于從FET15向FET16側通電而將螺線管復位的復位信號的波形。置位信號及復位信號是在驅動IC8、9的內部的 假想的信號。圖2的3)表示向FET14的門極施加的信號Su的波形，4)表示向FET15的門 極施加的信號Ru的波形。實施例中設定信號Su、Ru的寬度比信號Set及信號Reset的寬 度短，但也可以使這些寬度相等。圖2的5)表示對FET17的門極施加的信號Sd的波形，6) 表示對FET16的門極施加的信號Rd的波形。3) 6)的信號實際上是低電平有效的信號， 但此處表示成高電平有效。信號Su、Sd均為高，則線圈12中流過置位用的電流，信號Ru、Rd均為高，則流過復 位用的信號。線圈12被斷續開關控制，由于電感負載而在電流穩定前的上升較遲，因此信 號ScURd均在最初使占空比較高，然后使占空比減小，在信號Su、Ru為低的期間使占空比例 如為0。而且與這些對應的比較器22的輸出波形如圖2的7)所示。該波形為沒有接地時 的波形。圖3的1)表示FET16、17的門信號和流過檢測電阻R2的電流、以及比較器22的輸 出波形。使門信號導通的占空比最初較高，然后將其減小，線圈12對于FET14 17的切換 的響應較遲，因此如圖3的2)所示流過電流，若沒有接地則相同電流流過檢測電阻R2。而 且如圖3的2)的單點劃線所示，確定比較器22的閾值后，比較器的輸出如圖3的3)所示 發生變化。此處FET16、17均截止時，比較器的輸出被保持于高，即使FET16或17為導通， 在切換線圈12的狀態后的時間較短的期間，流過檢測電阻R2的電流也較小。因此設比從切換線圈12的狀態到流過檢測電阻R2的電流達到閾值以上的時間長 的時間為Tl。此外設定該時間為對FET16、17進行開關控制時的一個周期長的時間。而且 在時間Tl期間比較器22 —次也沒有輸出低的情況下、即時間Tl期間比較器22的狀態不 發生變化的情況下，認為在單獨電路6中存在異常。回到圖1說明實施例的動作。將螺線管置位時，通過圖2的波形使FET14和FET17 導通。將螺線管復位時使FET15和FET16工作。此處若在組裝螺線管時配線短路而產生接 地、或在組裝后因某種原因而產生接地，則向FET14或FET15流過過電流。發生接地的點如 圖1的P1、P2所示。例如在點Pl發生接地時，向FET14流過過電流而發生破壞。而在點P2 發生接地時，向FET15流過過電流而發生破壞。為了使FET14、15被破壞前的時間比接地的 檢測周期Tl長，設置保護電阻R1。發生接地時，由于保護電阻R1，FET14、15的源極電位下 降，與門極電位的差減小。因此流過FET14、15的電流被限制，能夠使破壞前的時間比上述 周期Tl長。發生接地時流過檢測電阻R2的電流大致變為0。正常時檢測電阻R2的電壓與 FET16、17的導通/截止同步變化，但該變化變小。然后通過比較器22檢測該情況。雖然用 電阻R8、R9確定檢測用的閾值，但也可以代替電阻而通過齊納二極管等產生閾值。接著在 上述的周期Tl期間，通過門陣列4的觸發器陣列10檢測比較器22 —次也沒有變化為低的 情況。例如在觸發器陣列10中對每個單獨電路6設置觸發器電路，通過來自比較器22的 低信號將觸發器電路置位。然后若在每個周期Tl檢查觸發器電路的輸出、接著將觸發器電 路復位，則能夠檢測出有無接地。檢測出接地時，例如使橫機停止，顯示異常，并且停止全部 的單獨電路6的驅動，防止FET14 17的破壞。實施例中可得到以下的效果。(1)由于在接地的檢測中不使用圖4的電阻電橋，因此沒有電阻的偏差引起的誤差。(2)不需要在接地的檢測中使用差動放大電路。(3)由于上述原因，能夠通過小規模的電路高精度地檢測出接地，能夠減小接地的 檢測成本。(4)根據在比FET14、15的破壞時間短且對于螺線管切換的線圈電流的響應時間 程度的時間Tl期間、比較器22 —次也沒有向低側動作的情況檢測出接地。因此，即使通過 FET14 17對線圈12進行開關控制，也能夠正確地檢測出接地。(5)為了檢測出接地最大需要Tl的時間，因此通過保護電阻Rl限制了接地時的過 電流，從而使FET14、15的破壞時間比周期Tl長。實施例中展示了向橫機的下拉裝置的應用，但驅動電路2的用途本身是任意的。 實施例中作為開關使用了 FET開關14 17，但也可以將雙極晶體管等用于開關。該情況 下，在實施例中的FET14、15的門極的位置配置PNP雙極晶體管的基極，在源極的位置配置 發射極，在漏極的位置配置集電極。實施例中以寬幅的脈沖驅動FET14、15，以窄幅的脈沖驅 動FET16、17，是為了減小高耐壓的FET14、15中的寄生電容等的影響。因此設定FET14、15 為高速FET時，例如也可以對FET14、15施加窄幅的脈沖，對FET16、17施加寬幅的脈沖。實 施例中對線圈12進行開關控制，但不限于此。
權利要求
1.一種電感負載的驅動電路，其中，在串聯連接的第一及第二晶體管的中間點與串聯連接的第三及第四晶體管的中間點 之間配置電感負載，在所述第一及第三晶體管的源極或發射極與直流電源之間配置保護電阻，在所述第二 及第四晶體管的低電位側與大地之間配置檢測電阻，并且，設有驅動單元，向所述第一及第三晶體管的門極或基極分別輸入一定電位的驅動信號，從 而驅動所述第一及第三晶體管；及檢測單元，向所述電感負載通電時，在施加于所述檢測電阻的電壓持續規定時間以上 處于對地短路檢測用的閾值以下時，使來自所述驅動單元的驅動信號斷開。
2.如權利要求1所述的電感負載的驅動電路，其特征在于，通過分別使所述第一 第四晶體管導通/截止，來對所述電感負載進行開關控制，并且，所述檢測單元包括將施加于所述檢測電阻的電壓與所述閾值進行比較的比較器、和檢 測出比較器的信號在所述規定時間以上的期間未發生變化而使所述驅動信號斷開的單元。
3.如權利要求1或2所述的電感負載的驅動電路，其特征在于，以在所述第一晶體管導通的期間使所述第四晶體管導通/截止、在所述第三晶體管導 通的期間使所述第二晶體管導通/截止的方式，使所述第一及第三晶體管導通的占空比分 別比第二及第四晶體管導通的占空比大。
全文摘要
在串聯連接的第一及第二晶體管的中間點與串聯連接的第三及第四晶體管的中間點之間配置電感負載。在第一及第三晶體管的源極或發射極與直流電源之間配置保護電阻，在第二及第四晶體管的低電位側與大地之間配置檢測電阻，向第一及第三晶體管的門極或基極分別輸入一定電位的驅動信號，從而驅動第一及第三晶體管。向電感負載通電時，在施加于檢測電阻的電壓持續規定時間以上處于對地短路檢測用的閾值以下時，使來自驅動單元的驅動信號斷開。以簡單的電路防止對地短路造成的第一及第三晶體管的破壞。
文檔編號H02M7/5387GK102067422SQ20098010568
公開日2011年5月18日 申請日期2009年2月16日 優先權日2008年2月19日
發明者高下彰志 申請人:株式會社島精機制作所