改變輸出電壓的方法及其電路的制作方法

專利名稱：改變輸出電壓的方法及其電路的制作方法
技術領域：
本發明一般地涉及電源以及，更特別地，涉及電源的輸出響應。
背景技術：
電源被使用在許多電子產品中，包括汽車、航空、遠程通信、消費電子產品、便攜式 電子產品(例如筆記本電腦、個人數字助理、尋呼機、移動電話)等。 一般地，電源分為線性 電源或開關電源。線性電源沒有開關電源復雜；但線性電源典型地比開關電源更大、更重、 并且效率更低。圖1是典型的降壓型(buck)開關電源10的電路示意圖，該降壓型開關電 壓包括調制器12、開關控制電路14、開關功率晶體管16和18、二極管17和19、以及誤差放 大器20。開關功率晶體管16和18分別通過電感器24和26給負載22傳送功率。在工作 時，開關控制電路14產生接通及斷開晶體管16和18的開關信號以形成具有可變占空比的 輸出信號，該輸出信號通過電感器24和26傳輸到負載22以產生所期望的輸出電壓V。UT。
開關電源用來提供功率給處理器(例如中央處理單元和圖形處理單元)，因而希 望它們能夠隨著快轉換速率而增大或減小其輸出電壓。開關電源可以包括自適應電壓定位 ("AVP")的控制方案以進一步增強開關電源及其負載的熱性能。在使用AVP控制的開關 電源中，輸出電壓被設計成隨電流的增大而線性衰降(droop)并且衰降放大器典型地被用 于測量輸出電流并控制輸出衰降電壓(droopvoltage)。由于存在于衰降放大器中的輸出電 容充電或放電的電流，與AVP控制方案結合的輸出的轉換(slewing)減慢了輸出電壓變化 的速率。衰降信號(droop signal)在電壓調節器正被改變到較高或較低的輸出電壓時分 別引起輸出電壓自身處于較低或較高的位置而對該輸出端進行充電或放電，從而減慢輸出 響應。 一種用于在使用AVP控制技術的開關電源中增大輸出電壓的轉換速率(slew rate) 的技術是引入對減慢或減小輸出轉換速率的衰降信號進行補償的誤差信號。這種用來增加 轉換速率的途徑的缺點是誤差信號的引入未能解決減慢轉換速率的根本原因并且它增加 了電路設計的復雜性和面積。 因此，獲得一種增大電源的轉換速率或者去除AVP衰降信號給輸出轉換速率造成 的減慢效果的方法及電路將是有利的。另外，希望這種方法及電路的實現在成本及時間上 是高效的。


通過結合附圖來閱讀以下詳細描述可以更好地理解本發明，在附圖中相似的符號
指示相似的元素，以及其中 圖1是電源的現有技術的示意圖； 圖2是根據本發明的一種實施方案的電源的一部分的示意圖；
圖3是圖2的電源的開關級的示意圖； 圖4是根據本發明的實施方案的電源的電壓及電流波形的時序圖；以及
圖5是根據本發明的另一種實施方案的電源的一部分的示意圖。
具體實施例方式
圖2是根據本發明的實施方案制造于半導體襯底中的電源50的示意圖。圖3是電
源50的開關級68^68^683.....68n和儲能元件78^78^783、 . . . ， 78n的實施方案的框圖。
應當注意，圖2和3將在一起描述。在圖2中所顯示的是具有"n"組輸入52^52^523.....
52n的脈寬調制器("P麗")電路52。該"n"組輸入中的每一組都包括誤差輸入端52^和 振蕩輸入端52,字母"A"和"B"分別用于參考符號中以區分誤差輸入端和振蕩輸入端。 因此，輸入包括誤差輸入端521A和振蕩輸入端521B ;輸入522包括誤差輸入端522A和振 蕩輸入端522B ;輸入523包括誤差輸入端523A和振蕩輸入端523B ;以及輸入52n包括誤差輸 入端52^和振蕩輸入端52f 多相功率變換器50還包括具有與誤差輸入端521A、522A、523A.....52^連接的輸出
端58的誤差放大器56和具有連接到相應的脈寬調制器輸入端521B、522B、523B.....52^的
多個輸出端的振蕩器59。誤差放大器56具有與電源50的輸出節點80連接的輸入端60， 被耦連成接收衰降補償信號VDKreMP的輸入端62，以及被耦連成接收參考電壓VKEF的輸入端 64。應當理解，誤差放大器56的結構并不是本發明的限制。 P麗電路52通過P麗輸出端70p702、7()3、 . . . 、70n分別耦連到開關級68^683、 683、 . . . 、68n。開關級68^68^683、 . . . 、68n分別包括具有用作開關級68^68^683、 . . . 、68n
的輸入的輸入端的驅動電路72p722、72s.....72n，與各自的開關晶體管74p7^、743.....
74n的柵極連接的高壓側驅動器輸出端，以及與各自的開關晶體管76p762、763.....76n的
柵極連接的低壓側的驅動器輸出端。高壓側開關晶體管74p74、743.....7《的漏極被耦連
成接收工作電位源，例如Vcc，并且高壓側開關晶體管74p74、743.....74n的源極被連接到
低壓側開關晶體管76p762、763.....76n各自的漏極。低壓側開關晶體管76^76^763.....
76n的源極被耦連成接收工作電位源，例如Vss。晶體管74p7^、743.....74 和晶體管76^
762、 763.....76n共接的源極和漏極分別連接到各自的儲能元件78工、782、 783.....78n的接
線端。儲能元件78^78^783.....78n的另一接線端連接到一起以形成用作電源50的輸出
端的輸出節點80。作為一個例子，儲能元件78^78^783.....78。是電感器。 開關級68p682、683、 ... 、68n的輸出端82p822、823、 . . . 、82n分別通過儲能元件 78p782、783、. . . 、78n連接到輸出節點80。電流IL78^ IL782、 IL783、. . . 、 IL78n通過各自的
儲能元件78p782、783.....78n流入輸出節點80，其中輸出電壓V。UT出現于該輸出節點80。
另夕卜，開關級68p682、683.....68n的輸出端82p822、823.....82n分別連接到衰降補償電
路84的輸入端86"862、863.....86n。根據本發明的實施方案，衰降補償電路84包括一個
增益級，例如具有反相輸入端、非反相輸入端、以及輸出端的放大器88，其中反相輸入端通
過感應電阻90p902、9()3.....90n分別耦連到輸出端82^82^823.....82n，以及非反相輸入
端通過參考電阻92"922、923.....92n耦連到輸出節點80。放大器88還被稱作衰降放大器
(droopamplifier)。放大器88的反相輸入端通過反饋網絡94耦連到放大器88的輸出端 并且放大器88的非反相輸入端通過前饋網絡96和電阻器98耦連到放大器88的輸出端。 根據本發明的實施方案，反饋網絡94包括以并聯結構耦連的電阻器100、電容器102、及可 變電阻電阻器106并且前饋網絡96包括與串聯的電阻器110及電容器112并聯耦連的電 阻器108。前饋網絡96的一個接線端連接到放大器88的非反相輸入端并且另一接線端通過電阻器98耦連到放大器88的輸出端。 衰降補償電路84還包括電流源118，電流源118具有連接到電阻器98和108以及 電容器112的接線端以形成節點116的接線端。電流源118優選是受控的電流源。例如， 數字_模擬電路("DAC") 120具有與電流源118的控制輸入端耦連的輸出端。DAC 120具
有耦連成接收電壓識別信號(例如，來自微處理器)的輸入端VID。、VH^.....VIDp，其中p
是整數。誤差放大器56的輸入端62連接到衰降補償電路84的節點116。 負載130被耦連于輸出節點80和工作電位源(例如Vss)之間。輸出電容器132
與負載130并聯連接。輸出節點80在反饋結構中被連接到誤差放大器56。 在工作時，放大器88、反饋網絡94、及前饋網絡96在放大器88的輸出端產生電流
感應補償電壓V，『另外，DAC 120在輸入端VID。、VIDi.....VIDp接收電壓識別碼(例如，
來自微處理器)并且將控制信號或電流控制信號傳送到受控電流源118。響應于來自DAC 120的控制信號，受控電流源118將電流1118注入節點116。優選地，電流Ins根據DAC 120 內的電壓變化在預定時段內以階梯式的增量注入。例如，對于在DAC 120中每5毫伏(mV) 變化，電流1118則可以在167納秒(nsec)的時段內被源出或匯入66微安(y A)的增量。因 而，對于在DAC 120中的第一個5mV變化，電流源1118在167nsec內源出或匯入66 y A ;對 于在DAC 120中的第二個5mV變化，電流源1118在167nsec內源出或匯入另加的66 y A ;對 于在DAC 120中的第三個5mA變化，電流源1118在167nsec內源出或匯入另加的66 y A等。 根據該實例，電流源1118在167nsec內源出或匯入66 y A，然后它在下一個167nsec內源出 或匯入132 ii A，然后它在下一個167nsec內源出或匯入198 y A等。電流1118流過前饋網 絡96以形成前饋信號，前饋信號與電流感應補償信號V^。，結合在節點116產生衰降電壓 補償信號V。^Mp。衰降電壓補償信號V。^Mp(也稱作衰降補償信號)被傳送到誤差放大器56 的輸入端62，該誤差放大器56由衰降電壓補償信號V，，、輸出電壓V。UT、以及參考電壓VKEF 生成誤差信號。P麗電路12接收來自誤差放大器56的誤差信號以及來自振蕩器59的輸入 信號并且在P麗輸出端70p702、703、. . . 、70n產生脈寬調制信號PWMpP麗2、P麗3、. . . 、PWMn，
該脈寬調制信號P麗pP麗2、P麗3、. . . 、P麗n驅使開關級68p682、683、. . . 、68n分別在輸出端
82^82^823、. . . 、82n產生電壓。響應于在輸出端82^82^823、. . . 、82 的電壓，電壓VCSSUM出 現于放大器88的反相輸入端并且響應于輸出電壓V。UT電流感應參考電壓VCSKEF出現于放大 器88的非反相輸入端。在放大器88的反相及非反相輸入端的輸入信號與反饋網絡94及 前饋網絡96結合引起放大器88在其輸出端產生電流感應補償電壓V^。Mp，如上文所討論。
圖4是分別示出電感電流ILn、輸出電壓V。UT、以及有補償的和無補償的衰降信號在 節點116的電壓V，，和VDKP的輸出圖150。雖然存在"n"個電感波形，但為了清晰起見，
在圖4中僅顯示代表電感電流IL78p IL782、 IL783.....IL78n的單個電感器的波形。相的
數量并不是本發明的限制。電源50能夠包括單相功率變換器(n = 1)、兩相功率變換器(n =2)、三相功率變換器(n = 3)、四相功率變換器(n = 4)等。如上文所討論，脈寬調制器 電路52在P麗輸出端70p702、7()3、. . . 、70n分別產生被輸入到開關級68^68^683、. . . 、68n 的脈寬調制信號P麗i、P麗2、P麗3、. 、P麗n，該開關級68"682、683、. 、68n產生流過各自的 電感器78p782、783、. . . 、78n的電感電流IL78^ IL782、 IL783、. . . 、 IL78n。電感電流IL78丄、
IL782、 IL783.....IL78n在輸出節點80匯集并傳輸通過負載130及輸出電容器132。 圖4示出由開關級68n響應于脈寬調制信號P麗n而產生的電感電流IL78n。如上文所討論，典型地存在多個電感電流，但為了清晰起見，只顯示代表電感電流IL78p IL782、
IL783.....IL78n的合成的單個電感電流。圖4還示出了出現于輸出節點80的輸出電壓
V。UT。在從大約時間^到大約時間t2的時間間隔內，通過減小使輸出電容132放電的電感電 流IL78"L782、IL783、. 、 IL78n從而使得輸出電壓V。UT減小的方式來控制DAC 120以減小 輸出節點80處的輸出電壓V。UT。在從大約時間t2到大約時間t3的時間間隔內，DAC 120被
控制以在輸出節點80維持恒定的輸出電壓V。,這使得電感電流IL78p IL782、 IL783.....
IL78n穩定在額定值并且輸出電壓V。UT穩定在新的DAC電平。在從大約時間t3到大約時間 t4的時間間隔內，DAC 120被控制以增加輸出節點80處的輸出電壓V。uT，這使得電感電流
IL78p IL782、 IL783.....IL78n增加從而使輸出電容132充電并增大輸出電壓V。UT。在從大
約時間t4到大約時間t5的時間間隔內，DAC 120被控制以維持輸出節點80處的輸出電壓 V。uT，這使得電感電流IL78p IL782、 IL783、 . . . 、 IL78n穩定在額定值并且輸出電壓V。UT穩定 在新的DAC電平。 這種電感器IL78pIL782、IL783、. . . 、IL78n的充放電電流在衰降放大器88中產生 了使輸出電壓V。uT變化減慢下來的信號。因而，源出或匯入電流1118到衰降信號以去除該衰 降信號的這個分量，這產生了不包括輸出電容的充電及放電的充電或放電衰降信號的衰降 信號并且針對DAC控制的變化改善了輸出電壓變化的響應。分量98、108、110、及112連同 電流信號I118—起使用以從信號VDKP中去除由輸出電容132的充電及放電所引起的信號，以 給出隨后用作誤差放大器56的輸入控制信號的衰降前饋補償信號VDKrcMP。另外，電流源I118 能夠被控制使得信號VDKP的校正量與輸出電壓V。UT變化的變化速率(轉換速率)無關。
圖5是根據本發明的另一種實施方案制作于半導體襯底上的電源200的電路示意 圖。電源200包括P麗電路52，誤差放大器56，振蕩器59，開關級68p682、683、... 、68 ，電
感器78p7&、783.....78n，以及衰降補償電路84A，該衰降補償電路84A包括放大器88、前
饋網絡96A、反饋網絡94、包含電阻器90i、9(^、903.....90n的電阻器網絡，以及包含電阻器
92p922、923.....92n的電阻器網絡。另外，衰降補償電路84A包括開關電流網絡202、電阻
器98、以及被耦連于節點116與放大器88的非反相輸入端之間的串聯的電阻器110及電 容器112，開關電流網絡202包括通過開關206耦連到節點116的電流源204和通過開關 210耦連到節點116的電流源208。電源200的電阻器98及電容器112的值能夠根據等式 1 (EQT. 1)及等式2 (EQT. 2)進行選擇: I2。4 * R98 = RDK。。P * C132 * dVIDn/dt EQT. 1 5 * R98 * C112 = 2. 2 * R麗* C132 EQT. 2 其中 I2。4是由電流源204源出的電流(安培)；
R98是電阻器98的電阻值(歐姆)； RDK。。P是電壓調節器設計的衰降電阻以及典型地被指定為可以是CPU的負載(歐 姆)； (:132是輸出電容(法拉)； dV是DAC信號的電壓變化(伏/秒)；以及 C112是電容器112的電容值(法拉)。 在工作時，放大器88、反饋網絡94、以及前饋網絡96A在其輸出端產生電流感應補償電壓VCSC。MP。另外，根據開關206和210的配置，電流I2。4被注入或被源出到節點116內或者電流I2。8從節點116被傳出或被匯入。例如，將開關控制信號Vsa設置于邏輯高電壓并且將開關控制信號VSC2設置于邏輯低電壓使開關206閉合并使開關210打開。在這種配置中，電流源204被連接到節點116并且電流源208與節點116斷開。因而，電流I2。4被注入節點116。應當注意，開關控制信號V^和V^可以來源于微處理器、邏輯電路等。電流I2。4流過前饋網絡96A以形成前饋信號，該前饋信號與電流感應補償信號VcsaMP結合，在節點116產生衰降電壓補償信號VDKreMP。衰降電壓補償信號VDKreMP被傳送到誤差放大器56的輸入端62，該誤差放大器56從衰降電壓補償信號V，，、輸出電壓V。『及參考電壓VKEF生成了誤差信號。P麗電路52接收來自誤差放大器56的誤差信號以及來自振蕩器59的輸入信
號并且產生脈寬調制信號P麗pP麗2、P麗3、. . . 、P麗n，該脈寬調制信號P麗pP麗2、P麗3、...、
PWMn驅使開關級68^68^683、 . . . 、68n在輸出端82^82^823、 . . . 、82n產生電壓。與輸出電壓變化的轉換速率或輸出電容量無關，衰降電壓補償信號V，cMp已經進行補償以從輸出電容132去除充電或放電電流信號以增加輸出電壓V。UT的轉換速率。響應于輸出端82^82^
823.....82n處的電壓，電壓VCSSUM出現在放大器88的反相輸入端并且響應于輸出電壓V。UT
電流感應參考電壓VCSKEF出現在放大器88的非反相輸入端。在放大器88的反相及非反相輸入端的輸入信號與反饋網絡94及前饋網絡96A結合引起放大器88在其輸出端產生電流感應補償電壓VcsaMP，如上文所討論。 作為選擇，開關206和210能夠被配置以通過將開關控制信號Vsa設置于邏輯低電壓以及將開關控制信號VSC2設置于邏輯高電壓從而打開開關206并閉合開關210而從節點116匯入電流12。8。在這種配置中，電流源208被連接到節點116并且電流源204與節點116斷開。因而，電流12。8被從節點116匯入。電流I，流過前饋網絡96A以形成前饋信號，前
饋信號與電流感應補償信號V^。，結合在節點116產生衰降電壓補償信號V，cMp。衰降電壓
補償信號VDKrcMP被傳送到誤差放大器56的輸入端62，該誤差放大器56由衰降電壓補償信號V。mw、瑜出電壓V。UT、以及參考電壓VKEF生成誤差信號。PWM電路52接收來自誤差放大器
56的誤差信號以及來自振蕩器59的輸入信號并且產生脈寬調制信號P麗"P麗2、P麗3.....
PWMn，該脈寬調制信號驅使開關級68p682、683.....68n在輸出端82^822、823.....82n產生
電壓。響應于輸出端82^82^823.....82n處的電壓，電壓VCSSUM出現在放大器88的反相輸
入端并且響應于輸出電壓V。UT電流感應參考電壓VCSKEF出現在放大器88的非反相輸入端。放大器88的反相及非反相輸入端的輸入信號與反饋網絡94和前饋網絡96A結合引起放大器88產生電源感應補償電壓VCSTOMP，如上文所討論。
應當注意，時序圖150應用于兩個電源50和200。 至此，應當意識到已經被提供了電源以及用于改變電源的輸出信號的方法。根據本發明的實施方案，在輸出電壓的動態變化期間由輸出電容的充電或放電所引起的衰降信號被從放大器的輸入端去除。輸出電壓信號的衰降分量通過形成給其源出的補償電流或從其匯入的補償電流的前饋網絡進行補償。更特別地，補償電流被源出到前饋網絡中或從前饋網絡匯入以產生傳輸給誤差放大器的衰降補償信號。脈寬調制電路接收來自誤差放大器及振蕩器的輸入信號以產生脈寬調制信號，該脈寬調制信號產生已使由存在于反饋回路中的補償衰降信號所引起的轉換(slewing)改善了的輸出電壓信號。另外，本發明的實施方案適合使用于自動實時地或按設計地補償由不同的動態電壓識別信號引起的輸出信號的
7轉換速率的設計中。根據本發明的實施方案的另一個優點是當去除轉換輸出電壓以及由于對輸出電容充電或放電而存在的輸出電流信號時，自適應電壓定位能夠對輸出負載變化保持有效。 雖然在此已經公開了某些優選實施方案及方法，但是從前面的公開內容來看，對本領域技術人員來說顯而易見的是在沒有脫離本發明的精神及范圍的情況下可以對這些實施方案及方法進行改變或修改。本發明應當只限定于由所附的權利要求以及適用法律的規則和法則所要求的范圍。
權利要求
一種用于改變輸出信號電平的方法，包括使用前饋信號以改變輸出信號的衰降分量。
2. 根據權利要求l的方法，其中使用前饋信號以改變衰降分量包括從衰降放大器的輸 入信號中基本上去除衰降信號。
3. 根據權利要求l的方法，其中使用前饋信號以改變衰降分量包括去除由對電容器充 電或放電中的至少一種操作所產生的衰降信號。
4. 一種用于改變輸出電壓的方法，包括步驟響應于控制信號通過源出電流到節點或者由節點匯入該電流中的一種操作產生前饋 信號；以及使用該前饋信號以產生衰降補償信號。
5. 根據權利要求4的方法，其中產生所述前饋信號的步驟包括 在第一時段內源出第一電平的電流；以及 在第二時段內源出第二電平的電流。
6. 根據權利要求4的方法，其中產生前饋信號的步驟包括 使用一個或多個電壓識別信號以產生所述前饋信號。
7. 根據權利要求4的方法，還包括響應于控制信號通過從節點匯入電流而產生所述前饋信號；以及使用該前饋信號以產生衰降補償信號；并且還包括使用該補償信號以增大輸出信號的 轉換速率。
8. —種具有輸出端的電源，包括 衰降補償電路，包括具有反相輸入端、非反相輸入端、及輸出端的衰降放大級； 耦連于該衰降放大器的反相輸入端和輸出端之間的反饋電路； 耦連于該衰降放大器的非反相輸入端和輸出端之間的前饋電路；以及 與該衰降放大器的輸出端耦連的衰降補償電路； 與該衰降補償電路耦連的控制電路；具有輸入端和輸出端的脈寬調制電路，該輸入端與該衰降放大器的輸出端耦連；以及 耦連于該脈寬調制電路的輸出端與該衰降放大器的反相輸入端及非反相輸入端之間 的一個或多個開關級。
9. 根據權利要求8的電源，其中所述衰降補償電路包括電流源。
10. 根據權利要求8的電源，其中所述脈寬調制電路具有多個輸出端并且還包括耦連 于該脈寬調制電路的輸出端與所述衰降放大器反相輸入端及非反相輸入端之間的多個開 關級，并且其中該衰降補償電路還包括第一多個電阻器和第二多個電阻器，該第一多個電 阻器被耦連于相應的開關級與衰降放大器的反相輸入端之間并且該第二多個電阻器被耦 連于相應的開關級與衰降放大器的非反相輸入端之間。
全文摘要
一種用于補償電源輸出信號中的衰降分量的電源及方法。該電源可以包括與脈寬調制電路耦連的誤差放大器及振蕩器。脈寬調制電路的輸出端連接到具有與輸出節點耦連的輸出端的開關電路。該電源還包括與其輸出端開關電路的輸出端以及誤差放大器的輸入端連接的衰降補償電路。衰降補償電路包括與前饋網絡耦連的放大器以及與前饋網絡耦連的電流源。電流源源出電流到前饋網絡或者從前饋網絡匯入電流以產生被傳輸到誤差放大器的衰降補償信號。該電流源可以由數-模電流控制。
文檔編號H02M3/145GK101753017SQ20091020680
公開日2010年6月23日 申請日期2009年10月21日 優先權日2008年12月17日
發明者T·希夫 申請人:半導體元件工業有限責任公司