專利名稱：具有合并觸發機制的靜電放電防護電路的制作方法
技術領域：
本發明是有關于靜電放電防護電路，特別有關于可節省面積以及防止漏電流的靜 電放電防護電路。
背景技術：
圖1繪示了已知技術的靜電放電保護(ESD protection)電路100。如圖1所示， 已知技術的靜電放電防護電路100可包含靜電放電保護元件101、103，觸發電路107、109以 及靜電放電檢測電路111，其主要目的在于避免靜電放電電壓產生時，直接由輸入/輸出墊 113傳入內部電路105而造成內部電路105的損壞。靜電放電防護電路100的操作原理可 簡述如下當靜電放電檢測電路111檢測到靜電放電電壓產生時，會產生一控制信號來控 制觸發電路107和109，而觸發電路107和109會觸發靜電放電保護元件101或103，使得 靜電放電保護元件101或103可將靜電放電電流導引出去，達到保護內部電路105的目的。然而，觸發電路107通常會占據相當大的面積，而在此結構下，每一靜電放電防護 元件皆須搭配一觸發電路。因此觸發電路會占據相當大的面積。除此之外，為了降低芯片 的復雜度和制造成本，靜電放電檢測電路以及觸發電路通常會以具有薄氧化層的元件來實 施。如此一來，可能會有漏電流ILEA沿著圖1所示的路徑流至電壓Vss而造成靜電防護電 路中的電容的跨壓不足，而影響到靜電防護電路中的作用。而當內部電路105在正常運作 時，漏電流則會造成額外的功率消耗。
發明內容
本發明的一目的在于提供一種可節省觸發電路面積的靜電放電防護電路。本發明的另一目的在于提供一種可減少漏電流的靜電放電防護電路。本發明的一實施例揭露了一種靜電放電防護電路，其包含一靜電放電檢測電路、 第一類型靜電放電保護元件、第二類型靜電放電保護元件以及觸發電路。靜電放電檢測電 路用以檢測靜電放電電壓來產生控制信號。第一類型靜電放電保護元件用以輸出第一觸發 電流。第二類型靜電放電保護元件用以接收第二觸發電流。觸發電路用以根據控制信號形 成一導通路徑，以自第一類型靜電放電保護元件接收該第一觸發電流，并輸出第二觸發電 流至該第二類型靜電放電保護元件。此外，靜電放電防護電路可還包含第一開關以及第二開關，第一開關根據控制信號 來決定是否導通第一類型靜電放電保護元件和第二類型靜電放電保護元件，第二開關根據控 制信號來決定是否讓第一電壓電平、第二電壓電平以及靜電放電檢測電路形成一導通路徑。根據上述的實施例，根據本發明的實施例的靜電放電防護電路可節省觸發電路的 面積，還可提供降低漏電流的結構。因此可改善已知技術的靜電放電防護電路的問題。
圖1繪示了已知技術的靜電放電防護電路。構(
圖2繪示了根據本發明的實施例的可節省觸發電路面積的靜電放電防護電路。 圖3和圖4分別繪示了圖2所示的靜電放電防護電路的詳細結構的其中一例。 圖5至圖7繪示了根據本發明的實施例的可防止漏電流的靜電放電防護電路的詳
200、300、400、402、500、502、600、700 靜電放電防護電路
201 N型硅控整流器 203 P型硅控整流器 205觸發電路 207靜電放電檢測電路 208輸入/輸出墊301,401電阻
303、403、609、709 電容
307反相器
305,605,705第一 NMOS
405、603、703第一 PMOS
209,501,504復合電路
503 第二二匪OS
505,613,713第二 PMOS
601,701復合電路
607,707第— 電阻
611,711第二.電阻
617,717第三.匪OS
具體實施例方式在說明書及上述的申請專利范圍當中使用了某些詞匯來指稱特定的元件。所屬領 域中具有通常知識者應可理解，硬件制造商可能會用不同的名詞來稱呼同一個元件。本說 明書及上述的申請專利范圍并不以名稱的差異來作為區分元件的方式，而是以元件在功能 上的差異來作為區分的準則。在通篇說明書及上述的請求項當中所提及的「包含」為一開 放式的用語，故應解釋成「包含但不限定于」。以外，「耦接」一詞在此是包含任何直接及間 接的電氣連接手段。因此，若文中描述第一裝置耦接于第二裝置，則代表該第一裝置可直接 電氣連接于該第二裝置，或通過其它裝置或連接手段間接地電氣連接至該第二裝置。圖2繪示了根據本發明的實施例的可節省觸發電路面積的靜電放電防護電路 200。在此實施例中，是以N型硅控整流器和P型硅控整流器來實施靜電放電保護元件，但 并非用以限定本發明。如圖2所示，靜電放電防護電路200包含N型硅控整流器201、P型 硅控整流器203、觸發電路205以及靜電放電檢測電路207。請注意為了方便說明，圖1中 所述的內部電路予以省略不表示。靜電放電檢測電路207用以檢測一靜電放電電壓來產生 控制信號CS。N型硅控整流器201用以輸出第一觸發電流Iteil ；N型硅控整流器201經由此 第一觸發電流Iteil的觸發即可在其兩端間(也就是供應電位Vdd與輸入/輸出墊208之間)
5導通一導通路徑。P型硅控整流器203用以接收第二觸發電流Itei2 ；經由此第二觸發電流 的觸發，P型硅控整流器203可在其兩端間(也就是輸入/輸出墊208與地電位Vss之間) 導通一導通路徑。觸發電路205用以根據控制信號CS形成一導通路徑，以自N型硅控整流 器201接收第一觸發電流Iteil，并輸出第二觸發電流Itei2至P型硅控整流器203。在一實施 例中，第一觸發電流Iteil以及第二觸發電流Itei2具有相同的電流值；換句話說，在本發明的 一實施例中，觸發電路205即可將硅控整流器201的觸發電流傳輸至另一硅控整流器203， 以單一觸發電路205來觸發兩個硅控整流器。在此架構下，僅需要一個觸發電路便可觸發 一個以上的靜電放電保護元件，此機制稱為合并觸發機制，可節省觸發電路所占的面積。第 一觸發電流Iteil以及第二觸發電流Itei2的電流值可隨硅控整流器所須的觸發電流的不同 而被調整成其它值；基本上，硅控整流器201及203可以有不同的臨限導通電流，而觸發電 路205只要能將足夠大的電流(譬如說，大于硅控整流器201及203的臨限電流)由硅控 整流器201汲取并傳輸至另一硅控整流器203，即可一并觸發兩者。而且，在圖2所繪示的 方塊圖中，觸發電路205未耦接至供應電位Vdd和地電位Vss，然而觸發電路205亦可耦接至 供應電位Vdd和地電位Vss。另外，觸發電路205及靜電放電檢測電路207可集成至一復合 電路209中。圖3、4分別繪示了圖2所示的靜電放電防護電路的詳細結構的其中一例。在圖3 所示的實施例中，靜電放電檢測電路207具有電阻301和電容303。圖3中的觸發電路205 包含第一 NMOS 305以及反相器307。第一 NMOS 305具有耦接于N型硅控整流器201的漏 極以及耦接于P型硅控整流器203的源極。反相器307具有耦接于第一 NMOS 305的柵極 的輸出端，且具有耦接于電阻301的第二端的輸入端。供應電位Vdd和地電位Vss是作為反相器307的供應電壓。正常情況下供應電位Vdd 會對電容303進行充電，因此A點的電壓電平為HIGH而B點的電壓電平為LOW，第一 NMOS 305會呈現不導通的狀態。相反的，當靜電放電電壓產生時，由于電容303無法快速地進行 充電，因此A點的電壓電平為LOW而B點的電壓電平為HIGH，第一 NMOS 305會呈現導通的 狀態。N型硅控整流器201和P型硅控整流器203會分別因接收負電流和正電流而被觸發 導通，觸發形成的導通路徑即可將靜電放電電流導出，因此可避免靜電放電電流傷害內部 電路。在圖4中，靜電放電檢測電路207亦具有電阻401和電容403，但其位置和圖3的 電阻301和電容303相反。此外，圖3的第一 NMOS 305由第一 PMOS 405所取代。在圖4所 示的例子中，正常情況下供應電位Vdd會對電容403進行充電，A點的電壓電平會呈現LOW， B點的電壓電平會呈現HIGH，因此第一 PMOS 405會呈現不導通的狀態。相反地，當靜電放 電電壓產生時，A點的電壓電平為HIGH而B點的電壓電平為LOW，因此第一 PMOS 405會呈 現導通的狀態。N型硅控整流器201和P型硅控整流器203會分別因接收負電流和正電流 而被觸發，觸發后會將靜電放電電流導出，因此可避免靜電放電電流傷害內部電路。圖5至圖7繪示了根據本發明的實施例的可防止漏電流的靜電放電防護電路的 詳細結構。相較于圖2至圖4所示的實施例，圖5至圖7所示的實施例除了具有圖2至圖 4所示的減少觸發電路面積的結構外，還包含了可防止漏電流的結構。且在圖5至圖7中， 靜電放電檢測電路和觸發電路可更集成成一復合電路，此復合電路同時具有靜電放電檢測 電路和觸發電路的功能，且具有防止漏電流的結構。圖5(a)所示的靜電放電防護電路500
6相較于圖3，復合電路501除了電阻301、電容303、第一 NMOS 305以及反相器307外，還包 含了第二 NMOS 503。因此當第一 NMOS 305不導通時，第二 NMOS 503亦不導通，故可防止 漏電流的產生。譬如說，在正常情況下進行正常運作時，停止導通的第二 NMOS 503會切斷 電容303往地電位Vss的漏電路徑，防止漏電流持續導通而消耗功率。同樣的，圖5(b)所 示的靜電放電防護電路500相較于圖4，復合電路504還包含了第二 PMOS 505，因此當第一 PMOS 405不導通時，第二 PMOS 505亦不導通，故可防止漏電流的產生。圖5(a)和圖5(b)所示的實施例的概念可如下所示靜電放電防護電路包含第一 開關(第一 NMOS 305或第一 PMOS 405)以及第二開關(第二 NMOS 503或第二 PMOS 505)， 第一開關根據該控制信號來決定是否導通第一類型靜電放電保護元件(N型硅控整流器 201)和第二類型靜電放電保護元件(P型硅控整流器203)，第二開關根據控制信號來決定 是否讓第一電壓電平(如供應電位Vdd)、第二電壓電平(如地電位Vss)以及靜電放電檢測 電路形成一導通路徑。圖6至圖7繪示了根據本發明的實施例的可防止漏電流的靜電放電防護電路的詳 細結構。靜電放電防護電路600和700的共同概念在于，降低復合電路電容的跨壓，藉以 改善漏電流的現象。在圖6所示的靜電放電防護電路600中，復合電路601包含第一 PMOS 603、第一 NMOS 605、第一電阻 607、電容 609、第二電阻 611、第二 PMOS 613、第二 NMOS 615 以及第三NMOS 617。第一 PMOS 603具有耦接至供應電位Vdd的源極，以及耦接至N型硅控 整流器201的柵極。第一 NMOS 605具有耦接至N型硅控整流器201的柵極，以及耦接至第 一 PMOS 603的漏極的漏極。第一電阻607具有耦接至第一 NMOS 605的源極的第一端以及 耦接至地電位Vss的第二端。第二 PMOS 613具有耦接至供應電位Vdd的源極以及耦接至第 一 PMOS 603的漏極的柵極、以及耦接至N型硅控整流器201的漏極。第二 NMOS 615具有 耦接至第二 PMOS 613的漏極的漏極以及耦接至第一 PMOS 603的漏極的柵極。電容609具 有耦接至第二 NMOS 615的柵極的第一端。第三NMOS 617具有耦接至第二 NMOS 615的源 極的漏極、耦接至電容的第二端的柵極、以及耦接至P型硅控整流器203的源極。第二電阻 611具有耦接至第三NMOS 617的柵極的第一端以及耦接至地電位Vss的第二端。圖6所示的靜電放電防護電路600的操作可簡述如下在正常運作時，第二 PMOS 613會導通而使B點的電壓電平為HIGH，而通過反饋機制，A點的電壓電平會被拉低至LOW， 如此一來，電容609兩端的跨壓減少，并可有效地關閉第二 NMOS 615與第三NMOS 617，因 此，漏電路徑便會被截斷而降低漏電流的情形。圖7所示的靜電放電防護電路700的操作概念和靜電放電防護電路600類似，但 靜電放電防護電路700以兩個PMOS和一個NMOS取代了靜電放電防護電路600的兩個NMOS 和一個PM0S。而且復合電路中的電阻和電容的位置有所不同。靜電放電檢測電路700中的 復合電路701包含第一 PMOS 703、第一 NMOS 705、第一電阻707、電容709、第二電阻711、 第二 PMOS 713、第二 PMOS 715以及第二 NMOS 717。第一 PMOS 703具有耦接至P型硅控整 流器203的柵極。第一 NMOS 705具有耦接至P型硅控整流器203的柵極，耦接至第一 PMOS 703的漏極的漏極、以及耦接至地電位VSS的源極。第一電阻707具有耦接至供應電位Vdd 的第一端以及第一 PMOS 705的源極的第二端。第二電阻711具有耦接至供應電位Vdd的第一端。第二 PMOS 713具有耦接至N型 硅控整流器203的源極，以及耦接至第二電阻711的第二端的柵極。電容709具有耦接至第二 PMOS 713的柵極的第一端，以及耦接至第一 NMOS 705的漏極的第二端。第三PMOS 715 具有耦接至第二 PMOS 713的漏極的源極，耦接至電容709的第二端的柵極，以及耦接至P 型硅控整流器203的漏極。第二 NMOS 717具有耦接至P型硅控整流器203的漏極、耦接至 電容709的第二端的柵極，以及耦接地電位Vss的源極。圖7所示的靜電放電防護電路700的操作可簡述如下在正常運作時，第二 NMOS 717會導通而使B點的電壓電平為LOW，而通過反饋機制，電容709耦接至第一匪OS 705的 漏極的第二端的電壓電平會被拉高至HIGH，如此一來，電容709兩端的跨壓減少，并可有效 地關閉第三PMOS 715與第二 PMOS 713，因此，漏電路徑便會被截斷而降低漏電流的情形。根據上述的實施例，根據本發明的實施例的靜電放電防護電路可節省觸發電路的 面積，還可提供降低漏電流的結構。因此可改善已知技術的靜電放電防護電路的問題。以上所述僅為本發明的較佳實施例，凡依本發明權利要求范圍所做的均等變化與 修飾，皆應屬本發明的涵蓋范圍。
權利要求
一種具有合并觸發機制的靜電放電防護電路，包含靜電放電檢測電路，用以檢測靜電放電電壓來產生控制信號；第一類型靜電放電保護元件，用以輸出第一觸發電流；第二類型靜電放電保護元件，用以接收第二觸發電流；以及觸發電路，用以根據該控制信號形成一導通路徑，以自該第一類型靜電放電保護元件接收該第一觸發電流，并輸出該第二觸發電流至該第二類型靜電放電保護元件。
2.根據權利要求1所述的靜電放電防護電路，其中該第一類型靜電放電保護元件為N 型硅控整流器，而第二類型靜電放電保護元件為P型硅控整流器。
3.根據權利要求1所述的靜電放電防護電路，其中該第一觸發電流以及該第二觸發電 流的值相同。
4.根據權利要求1所述的靜電放電防護電路，其中該靜電放電檢測電路和該觸發電路 皆耦接于第一電壓電平和第二電壓電平之間，且該第一電壓電平高于該第二電壓電平。
5.根據權利要求4所述的靜電放電防護電路，其中該靜電放電防護電路包含第一開關 以及第二開關，該第一開關根據該控制信號來決定是否導通該第一類型靜電放電保護元件 和該第二類型靜電放電保護元件，該第二開關根據該控制信號來決定是否讓該第一電壓電 平、該第二電壓電平以及該靜電放電檢測電路形成一導通路徑。
6.根據權利要求4所述的靜電放電防護電路，其中該靜電放電檢測電路包含 電阻，具有耦接于該第一電壓電平的第一端；以及電容，具有耦接于該電阻的第二端的第一端以及耦接該第二電壓電平的第二端； 該觸發電路包含第一 NM0S，具有耦接于該第一類型靜電放電保護元件的漏極以及耦接于該第二類型靜 電放電保護元件的源極；以及反相器，具有耦接于該第一 NMOS的柵極的輸出端，且具有耦接于該靜電放電檢測電路 的該電阻的該第二端的輸入端；且該第一電壓電平和該第二電壓電平是作為該反相器的供應電壓。
7.根據權利要求6所述的靜電放電防護電路，還包含第二N型金屬氧化物半導體，具有 耦接于該電容的該第二端的漏極、耦接該第二電壓電平的源極，以及耦接該第一 N型金屬 氧化物半導體的該柵極以及該反相器的該輸出端的柵極。
8.根據權利要求4所述的靜電放電防護電路，其中該靜電放電檢測電路包含 電容，具有耦接于該第一電壓電平的第一端；以及電阻，具有耦接于該電容的第二端的第一端以及耦接該第二電壓電平的第二端； 該觸發電路包含第一 PM0S，具有耦接于該第一類型靜電放電保護元件的源極以及耦接于該第二類型靜 電放電保護元件的漏極；以及反相器，具有耦接于第一 PMOS的柵極的輸出端，且具有耦接于該靜電放電檢測電路的 該電容的該第二端的輸入端；且該第一電壓電平和該第二電壓電平是作為該反相器的供應電壓。
9.根據權利要求8所述的靜電放電防護電路，還包含第二P型金屬氧化物半導體，具有 耦接于該電容的該第一端的漏極、耦接該第一電壓電平的源極，以及耦接該第一 P型金屬氧化物半導體的該柵極以及該反相器的該輸出端的柵極。
10.根據權利要求1所述的靜電放電防護電路，其中該觸發電路被集成至該靜電放電 檢測電路以形成一復合電路，該復合電路包含第一 PM0S，具有耦接至該第一電壓電平的源極，以及耦接至該第一類型靜電放電保護 元件的柵極；第一 NM0S，具有耦接至該第一類型靜電放電保護元件的柵極，以及耦接至該第一 PMOS 的漏極的漏極；第一電阻，具有耦接至該第一 NMOS的源極的第一端以及耦接至該第二電壓電平的第二端第二 PM0S，具有耦接至該第一電壓電平的源極以及耦接至該第一 PMOS的漏極的柵極、 以及耦接至該第一類型靜電放電保護元件的漏極；第二 NM0S，具有耦接至該第二 PMOS的該漏極的漏極以及耦接至該第一 PMOS的該漏極 的柵極；電容，具有耦接至該第二 NMOS的該柵極的第一端；第三NM0S，具有耦接至該第二 NMOS的源極的漏極、耦接至該電容的第二端的柵極、以 及耦接至該第二類型靜電放電保護元件的源極；以及第二電阻，具有耦接至該第三NMOS的該柵極的第一端以及耦接至該第二電壓電平的第二端
11.根據權利要求1所述的靜電放電防護電路，其中該觸發電路被集成至該靜電放電 檢測電路以形成一復合電路，該復合電路包含第一 PM0S，具有耦接至該第二類型靜電放電保護元件的柵極； 第一 NM0S，具有耦接至該第二類型靜電放電保護元件的柵極，以及耦接至該第一 PMOS 的漏極的漏極；第一電阻，具有耦接至該第一電壓電平的第一端以及該第一 PMOS的源極的第二端； 第二電阻，具有耦接至該第一電壓電平的第一端；第二 PM0S，具有耦接至該第一類型靜電放電保護元件的源極，以及耦接至該第二電阻 的第二端的柵極；電容，具有耦接至該第二 PMOS的該柵極的第一端，以及耦接至該第一 NMOS的該漏極的第二端第三PM0S，具有耦接至該第二 PMOS的漏極的源極，耦接至該電容的該第二端的柵極， 以及耦接至該第二類型靜電放電保護元件的漏極；第二 NM0S，具有耦接至該第二類型靜電放電保護元件的漏極、耦接至該電容的該第二 端的柵極，以及耦接該第二電壓電平的源極。
全文摘要
一種具有合并觸發設計的靜電放電防護電路，其包含靜電放電檢測電路、第一類型靜電放電保護元件、第二類型靜電放電保護元件以及觸發電路。靜電放電檢測電路用以檢測靜電放電電壓來產生控制信號。第一類型靜電放電保護元件用以輸出第一觸發電流。第二類型靜電放電保護元件用以接收第二觸發電流。觸發電路用以根據控制信號形成導通路徑，以自第一類型靜電放電保護元件接收該第一觸發電流，并輸出第二觸發電流至該第二類型靜電放電保護元件。
文檔編號H02H9/00GK101908758SQ20091014534
公開日2010年12月8日 申請日期2009年6月3日 優先權日2009年6月3日
發明者林群佑, 柯明道, 蔡富義 申請人:智原科技股份有限公司