專利名稱：一種限制耦合變壓器推拉式功率轉換電路的漏源電壓的裝置和方法
技術領域：
本發明屬于功率電子技術領域，具體涉及在功率開關電路中對電壓過沖的控制和抑制。
背景技術：
功率轉換電路目前正被普遍的應用于電子領域，例如開關電源、直流電-直流電 (DC-DC)電壓轉換及直流電-交流電(DC-AC)電壓轉換。在操作這種轉換電路時，經常遇到的一種情況是當功率轉換裝置，例如關閉 MOSFET (金屬氧化物場效應晶體管，Metal-Oxide-Semiconductor Field-Effect Transistor)防止非鉗位或部分鉗位電感負載，在關閉時，由于功率MOSFET裝置的柵 極驅動器，負載電流變化的高比率(簡寫di/dt)通常被電感負載所影響。這通常導致相 應過沖電壓和振蕩，這是因為儲存在非鉗位電路電感中的漏電感能量在減弱消失前與寄生 電路電容發生共振。過度的振蕩可能導致功率損耗，過沖電壓的過度峰值電壓可能導致功 率MOSFET裝置雪崩擊穿并產生永久性的裝置故障。此外，過沖電壓和共振還可能導致 高強度的EMI/RFI (電磁干擾/射頻干擾)控制和/或輻射，從而導致對鄰近的其他敏感 電子系統的操作產生不利干擾。現在已經對過沖電壓和共振現行進行了諸多研究，以盡可能減少其不利影響。其解決 方案包括增加MOSFET的緩沖、通過減少柵極關閉電流以減小關閉速度等等。上述解決 方案通常需要許多額外的組件和/或效率很低。因此現在需要有效降低由高比率的負載電 流變化di/dt所導致的過沖電壓和共振。以下是本發明的參考文獻1、 F Merienne ， J Roudet ，丄LSchanen ， "Switching disturbance due to source inductance for a power MOSFET: analysis and solutions" ， IEEE Power ElectronicsSpecialists Conference, PESC 1996年第20巻第1743 1747頁；2、 G Nobauer ， DAhlers禾卩J Ruiz-Sevillano， "A method to determine parasiticinductances in Buck Converter topologies", Infineon Application Note ， 2004年6月； 3、 Qun Zhao， Goran Stojcic， "Characterization of Cdv/dt induced power loss inSynchronous Buck DC-DC converters", IEEE Applied Power Electronics Conference,APEC， 2004年第1巻第292 297頁；4 、 Bo Yang， Jason Zhang "Effect and Utilization of Common Source Inductancein Synchronous Rectification", IEEE Applied Power Electronics Conference, APEC2005， 1996年第3巻第1449 1453頁；5、 WTeulings， 丄L Schanen， J Roudet， "MOSFET switching behavior underinfluence of PCB stray inductance", IEEE Industry Applications Conference, 1996年第3巻第M49 1453頁。發明內容本發明公開了一種用于限制耦合變壓器推拉式整流器的開關場效應晶體管 (Field-Effect Transistor switching, switching FET)的最大漏源電壓(drain-source voltage,簡寫VDS)的電路，該整流器具有一個最大DC供應電壓Vin_max。所述VDS被推拉式晶體管和整流器電路的漏電感加強。所述限制電路橋連接開關晶體管的漏極并進 一步包括一系列的相互連接的兩個對立的穩壓二極管(Zenerdiode)，所述每一個穩壓二 極管都具有一個穩壓電壓Vzx (Zener voltage)。本發明適用于N溝槽場效應晶體管和P 溝槽場效應晶體管。在一些具體實施例中，設定Vzx略微大于或等于2XV!n一max，因此兩個對立的穩壓二極管把最大VDS鉗位在大約VIN_MAX+ 1/2Vzx的數值處。在另一個實施例中，具有完整VDS鉗位的功率開關裝置包括一個開關晶體管，所述開關晶體管具有一個源極引線、一個漏極引線和一個柵極引線; 一個穩壓二極管，所述穩壓二極管具有一個穩壓電壓Vzx并且具有第一引線和第二引線，所述穩壓二極管的第二引線進一步連接所述漏極引線。連接具有完整VDS鉗位的功率開關裝置中的兩個，作為一個耦合變壓器推拉式整流器的一對開關場效應晶體管，其中所述耦合變壓器推拉式整流器具有一個最大DC供應電 壓V^max，所述兩個穩壓二極管的第一引線相互連接，從而使得所述兩個具有完整VDS 鉗位的功率開關裝置在最大VDS被鉗位在大約Vin_max+1/2Vzx的情況下，執行推拉式功 率開關的相應任務。在一個進一步實施例中，所述開關FET是一個N溝槽FET并且所述穩壓二極管的第 二引線是其負極。在一個可選實施例中，所述開關FET是一個P溝槽FET并且所述穩壓二極管的第二 引線是其正極。在一個具有N溝槽開關FET的實施例中，所述開關FET是一個底部漏極溝槽FET, 所述穩壓二極管是一個底部負極裝置，并且共享他們的相應底部漏極和底部負極，在一個 單一晶片上形成所述開關FET和穩壓二極管，所述晶片具有普通的位于晶片基底頂部的 N層(N-layer)。本發明公開了一種用于限制耦合變壓器推拉式整流器的開關場效應晶體管 (Field-Effect Transistor switching, switching FET)的最大漏源電壓(drain-source voltage,簡寫VDS)的方法，該整流器具有一個最大DC供應電壓VIN—MAX。所述VDS 被推拉式晶體管和整流器電路的漏電感加強。該方法包括基于所述VDS超過VDS最大 值(VDSmax)的傾向，自動生成一個內部漏極電流，所述內部漏極電路在開關FET的 漏極間流動并具有相應的電能損耗，因此限制了最大VDS。在一個進一步實施例中，自動生成內部漏極電流的過程進一步包括提供一個電路以橋 連接開關FET的各漏極。所述橋連接電路具有一種基于任一開關FET的VDS超過一個 預先確定限制值的傾向的非破壞性擊穿。在一個進一步實施例中，提供橋連接電路的過程進一步包括提供一系列的相互連接的兩個對立的穩壓二極管，所述每一個穩壓二極管都具有一個穩壓電壓Vzx，該Vzx被設定 略微大于或等于2XVIN_MAX，因此最大VDS的值大約為VIN—MAX+1/2VZX。本發明的以上各方面以及其眾多的實施例將在下文中進一步敘述，以便于本領域技術 人員對其的理解。
為了更全面的描述本發明的眾多實施例，參考以下附圖做進一步說明。然而，這些附 圖僅用于描述，并不用于限定本發明的保護范圍。圖1A和1B描述了現有技術的一種耦合變壓器推拉式整流器電路及其內信號波形。 圖2A和2B描述了本發明的一種耦合變壓器推拉式整流器電路及其內信號波形。 圖3A、 3B和3C描述了現有技術的開關N溝槽FET及其相應半導體晶片結構的頂 視圖。圖4A和4B描述了本發明的一種使用N溝槽FET且具有完整VDS鉗位的功率開關裝置以及其相應半導體晶片結構的頂視圖。圖4C描述了本發明的一種使用N溝槽FET且具有完整VDS鉗位的功率開關裝置的相應半導體晶片結構的截面視圖。圖5A描述了本發明的采用P溝槽FET的具有完整VDS鉗位的一個橋連接電路，該 電路用于限制耦合變壓器推拉式整流器的一個開關FET的最大VDS。圖5B描述了本發明的采用P溝槽FET的具有完整VDS鉗位的功率開關裝置的相應 半導體晶片的截面視圖。圖6描述了兩個堆疊半導體晶片的頂視圖，所述每一半導體晶片具有本發明的具有 完整VDS鉗位的功率開關裝置。
具體實施方式
以上和以下的描述連同附圖僅僅描述了本發明的部分較佳實施例以及可選實施例。該 描述及附圖僅用于闡述，并不用于限制本發明。因此，本領域技術人員一旦理解本發明就會得出本發明實施例的變形、修改及可選方式，然而對本發明的任何變形、修改和可選實 施方式都仍未脫離本發明的保護范圍。圖1A和1B描述了現有技術的一種耦合變壓器推拉式整流器電路及其內信號波形。一對開關FET Q1 10和開關FET Q2 20輪流開關高邊緣荷載電流，首先通過具有電壓 Vin的DC電源6供電，相應地通過一個推拉式晶體管4地初級線圈PMW-1和PMW-2。 相應開關功率磁耦合第二線圈SCW-1和SCW-2，以轉移一個外荷載(圖中未示出)。所 述開關FET Q1 10禾卩Q2 20的輪流開關順序控制信號波形柵極源極電壓VGLs"在開關FETQ1 10的柵極G1和源極S1中使用， 所述開關FET Q1 10同樣具有一個嵌入式體二極管BD1和漏極D1)并且柵極源極電壓 ^2.52(在開關FET Q2 20的柵極G2和源極S2中使用，所述開關FET Q2 20同樣具有 一個嵌入式體二極管BD2和漏極D2)。現有技術的推拉式整流器電路1具有多個沿負載 電路路徑的漏電感。如圖所示，所述漏電感包括所述初級線圈PMW-1的一個初級漏電感 LPRI1、所述初級線圈PMW-2的一個初級漏電感LpR。和一個印刷電路板(PCB)電路路 徑的相應路徑電感Lpcb，從而組成負載電流路徑。對于本領域技術人員，當所述開關FET Q1 10的開關突然關閉，變壓器儲存磁能的浪費和漏電感將會導致其漏源電壓VD1-S1的出 現尖峰并與一個峰值漏源電壓MaxVoLw振蕩。如前所述，開關FETQ1 10突然關閉并 導致柵極源極電壓VG1.S1向下轉變。應當注意，所述耦合變壓器推拉式整流器電路的內 在操作(即便具有的電壓峰值鉗位)將導致漏源電壓VD^變至2XVin。然而，FETQ1 10 的突然關閉誘導了一個電壓峰值，其形成所述最大漏源電壓Max VD1-S1，比兩倍的最高DC電源電壓Vwjax高的多。所述漏源電壓VDL^的尖峰和振蕩是不利的，因為其導致了EMWRFI，當振幅過大時候，將會導致所述開關FETQ1 10的漏極-源極(D1—S1) 的雪崩擊穿。同樣地，所述開關FETQ2 20的開關突然關閉，變壓器儲存磁能的浪費和漏電感將會導致其漏源電壓Vo2-S2的出現尖峰并與一個峰值漏源電壓MaX VD2-S2振蕩。為了確保安全運行，必須設定所述FET具有比2XVnMAx高的多的損壞額定電壓，這種 方式低效并需要更高的電阻(Rdson)和/或成本。圖2A和2B描述了本發明的一種用于限制最大開關FET的VDS的耦合變壓器推拉 式整流器電路100及其內信號波形。使用一個橋連接電路110，橋連接開關FET Q1 10 和Q2 20。所述橋連接電路110進一步包括一系列的相互連接的兩個對立的穩壓二極管Z1 112和Z2 114，所述每一個穩壓二極管都具有一個穩壓電壓Vzx (Zener voltage)。
一個穩壓二極管，所述穩壓二極管具有一個穩壓電壓Vzx并且具有第一引線和第二引
線，所述穩壓二極管的第二引線進一步連接所述漏極引線。穩壓二極管Z1 112的第一引 線112a連接穩壓二極管Z2 114的第一引線114a。穩壓二極管Z1 112的第二引線112b 連接開關FET Q1 10的漏極D1 。穩壓二極管Z2 114的第二引線114b連接開關FET Q2 20的漏極D2。包括開關FET Q1 10和Q2 20、橋連接電路110的橋連接的FET電路 101可以與轉換電路110分開制造。
基于所述VDS超過一個預定最大VDS最大值(VDSmax)的傾向，所述橋連接電 路110自動產生一個內部漏極電流，所述內部漏極電路在主開關FETQ1 10禾卩Q2 20的 相應漏極D1和D2之間流動。因此根據穩壓電壓Vzx的設定，當漏源電壓Vw.w超過 VDSmax時，VD1-S1將會導致一個穩壓二極管Z1 112的擊穿，并伴隨漏電感儲存磁能的 釋放，因此限制了最大VD1.S1至VDSmax。所述橋連接電路110限制最大開關FETVDS 的能力可以清楚的看到，通過對比圖1B和圖2B中關閉時的Vwa的波形。需要指出的 是，由于兩個對立的穩壓二極管Z1 112和Z2 114的自身電壓的限制，橋連接電路110 展現了一種基于穩壓二極管Z1 112的穩壓電壓的非破壞性擊穿。需要進一步指出的是， 由于VDS保持在VDSmax之下，所述穩壓二極管Z1 112相反向下偏離穩壓電壓Vzx， 因此實質保持絕緣。因此，橋連接電路110也實質保持絕緣，故其不干涉本發明推拉式 整流器電路100的其他操作。作為一個列舉參數的本發明實施例，所述DC電源6被限 制至一個最大值VINLMAX，穩壓二極管電壓Vzx被設定略微大于或等于2XV^MAX，因 此最大VDS的值大約為V!、MAx+1/2Vzx。這比現有技術低了很多。因此，FET具有一個 較現有技術低的多的擊穿額定電壓，允許更好的效率和較低的電阻Rdson和/或成本。所 述穩壓二極管Z2 114和FETQ2 20采用同樣的方式工作，當FETQ2被突然關閉時并具 有一個突然下降的柵極源極電壓VG2-S2。對于本領域技術人員而言，現在可以清楚的了 解，由于穩壓二極管Z1 112和Z2 114相對反極性的連接在橋連接電路110上。換而言 之，穩壓二極管Z1 112和Z2 114的幾項可以同時反置，而不影響橋連接電路110的任 何功能(然而，如果穩壓二極管112時和FETQ1 110在同一晶片上時，如圖4A 4C所 述，二極管極性不應反轉)。進一步而言，如圖2A所示，可以采用N溝槽開關FETQ1 10 和Q2 20，本發明可以經過相應修改，使用P溝槽FET，正如前文所述。為了從半導體晶片水平描述本發明，圖3A 3C描述了現有技術的N溝槽FET11及 其相應半導體晶片結構的頂視圖。圖3A時一個具有源極S1、柵極G1、漏極D1和內置 體二極管BD1的N溝槽FET11電路簡圖。圖3B是一個除去頂部鈍化層12k以暴露兩個 鈍化窗口 12g和12h的相應N溝槽FET晶片12的頂視圖，其還具有一個源極金屬12a 被一個柵極金屬12d所環繞，后者具有一個柵極襯墊12e用于進行外部電連接。所述源 極金屬12a和柵極金屬12d被一個金屬缺口 12f相互分隔。源極金屬12a下面的區域包 含有效區域，晶體管位于該區域。在表面之下，柵極滑道溝槽12b及其兩個末端柵極滑 道金屬連接點12c在源極金屬下面并從柵極金屬12d處向有效區域的晶體管柵極提供電 連接。所述柵極結構具有多個相對平行的柵極滑道溝槽，以相應增加電流容量，為避免過 于繁瑣，此處圖中僅僅示出一條滑道溝槽。所述N溝槽FET11的漏極D1位于N溝槽 FET晶片12底部，因此頂視圖中未示出。圖3C是相應N溝槽FET晶片12的頂視圖， 其具有一個有鈍化窗口 12g和12h的鈍化層12k。
圖4A和4B描述了本發明具有完整VDS鉗位115的具有主開關N溝槽FET11以及 穩壓二極管Z1 112的功率開關裝置，以及其相應半導體晶片116的頂視圖。所述N溝槽 FET11具有一個源極S1、 一個漏極D1和一個柵極G1。所述穩壓二極管Z1 112具有一 個第一引線"2a作為其正極、 一個第二引線112b作為其負極。穩壓二極管Z1 112的第 二引線112b連接N溝槽FET11的漏極D1。參考圖2A本發明的推拉式功率整流器電路 100，兩個功率開關裝置連接完整VDS鉗位115作為耦合變壓器推拉式整流器的一對主 開關FET，該整流器具有一個最大DC供應電壓乂N一MAx，并且兩個功率開關裝置的第一 引線112a相互連接，具有完整VDS鉗位115的兩個功率開關裝置一起操作相應推拉式 功率開關，以把最大VDS鉗位至大于V^max+1/2Vzx (其中設定Vzx略微大于或等于2 XV^,)。在圖4B中，穩壓二極管Z1 112的穩壓二極管正極金屬116p通過鈍化層12k 從源極金屬12a處孤立，然而穩壓二極管金屬在底表面連接漏極D1，此處圖中未示出。
圖4C描述圖4B沿B-B方向的一個截面視圖，其描述了本發明具有完整VDS鉗位 115的開關裝置的一個具有完整VDS鉗位的半導體晶片116的FET。為了便于描述，等 效電路圖用虛線繪于半導體晶片結構上。具有完整VDS鉗位晶片116的FET具有一個N +基底12 1，其位于底部漏極金屬12m頂部。 一個普通N層， 一個用于設置各種裝置元 件的N-外延層12p位于N +基底12n的頂部。未避免不需要的細節，只繪出兩個平行的 源極金屬12a，兩個平行的溝槽柵極116c和三個平行的穩壓二極管Z1 112。因此，比如，兩個源極金屬12a通過一個三維(3D)源極金屬連接件116a相互連接。兩個溝槽柵極 116c通過一個3D柵極連接件116d相互連接。然而三個平行的穩壓二極管Z1 112的正 極金屬統一連接到一個穩壓電阻正極金屬"6p。應該可以理解，實際操作中，大量平行 的溝槽柵極和穩壓電阻中的任一個可以被具有完整VDS鉗位晶片116的FET執行。多 種平行溝槽柵極116c和平行穩壓電阻Z1 112進一步從場氧化物去"6q上分別相對孤 立。因此，開關FET位于底部漏極溝槽FET中、穩壓二極管表現為底部負極、所述FET 和穩壓二極管在同一單一晶片116上形成，通過與N —外延層12p和N +基底12n，共 享他們的相應底部漏極和底部負極。
如前所述，本發明可以改進適用于P溝槽FET。為此，圖5A展示了本發明穩壓鉗 位P溝槽開關裝置130的一個電路圖，其用于限制開關P溝槽FETQ1 132和Q2 134 的最大VDS,當其被用于耦合變壓器推拉式整流器中。注意，穩壓電極Z1 112的第一引 線112a為其正極，并與P溝槽FETQ1 132漏極D1相連，等等。圖5B描述了，相對 應具有p溝槽FET的穩壓鉗位P溝槽開關裝置130的，具有完整VDS鉗位晶片136的 FET的截面視圖。所述P溝槽FETQ1 132和穩壓二極管Z1 112位于P —外延層136p 中，后者位于P+基底136n頂部，并具有一個漏極金屬連接點12m。圖5B中的元件通 圖4C中一致，除了極性相反以外。
進一步介紹本發明優選實施例，圖6描述了一個兩個聯合封裝N溝槽FET晶片系統 的頂視圖，二者分別具有完整VDS鉗位140。該封裝的FET晶片是具有完整VDS鉗位 晶片一1 142a的FET和具有完整VDS鉗位晶片一2 142b的FET， 二者相應焊接至傳導 引線架襯墊146。傳導引線架襯墊146進一步位于絕緣平臺148頂部并具有大量引線架 引線引腳150外延出其邊緣。連接現144用于相互連接兩個FET晶片和連接兩個聯合封 裝FET晶片至引線架引腳150。最后，兩個封裝FET晶片系統被環氧材料152封裝，并 提供引線架引腳150的位置。
權利要求
1、一種用于限制耦合變壓器推拉式整流器的主要開關場效應晶體管(switching FET)的最大漏源電壓(VDS)的電路，所述整流器具有一個最大DC供應電壓VIN_MAX，所述VDS被推拉式晶體管和整流器電路的漏電感加強，所述用于限制最大VDS的電路包括一個電路橋連接主要開關FET的漏極，其特征在于，所述橋連接電路進一步包括一系列的相互連接的兩個對立的穩壓二極管(Zener diode)，所述每一個穩壓二極管都具有一個穩壓電壓Vzx(Zener voltage)。
2、 如權利要求1所述的用于限制最大VDS的電路，其特征在于，為確保電壓范圍，設 定所述Vzx略微大于或等于2XVIN_MAX，因此兩個對立的穩壓二極管把最大VDS鉗位在 大約VIN_MAX+ 1/2VZX的數值處。
3、 如權利要求1所述的用于限制最大VDS的電路，其特征在于，所述主開關FET是N 溝槽FET。
4、 如權利要求1所述的用于限制最大VDS的電路，其特征在于，所述主開關FET是P 溝槽FET。
5、 一種具有完整VDS鉗位的功率開關裝置，其特征在于，包括一個開關晶體管，所述開關晶體管具有一個源極引線、一個漏極引線和一個柵極引線；一個穩壓二極管，所述穩壓二極管具有一個穩壓電壓Vzx并且具有第一引線和第二引線，所述穩壓二極管的第二引線進一步連接所述漏極引線；其中，連接具有完整VDS鉗位的功率開關裝置中的兩個，作為一個耦合變壓器推拉 式整流器的一對開關場效應晶體管，其中所述耦合變壓器推拉式整流器具有一個最大DC 供應電壓V^max，所述兩個穩壓二極管的第一引線相互連接，從而使得所述兩個具有完 整VDS鉗位的功率開關裝置在最大VDS被鉗位在大約V,、max+1/2V^的情況下，執行 推拉式功率開關的相應任務。
6、 如權利要求5所述的具有完整VDS鉗位的功率開關裝置，其特征在于，所述主開關FET是一個N溝槽FET，所述穩壓二極管是其負極。
7、 如權利要求5所述的具有完整VDS鉗位的功率開關裝置，其特征在于，所述主開關 FET是一個P溝槽FET，所述穩壓二極管是其正極。
8、 如權利要求6所述的具有完整VDS鉗位的功率開關裝置，其特征在于，所述主開關 FET是一個底部漏極溝槽FET，所述穩壓二極管是一個底部負極裝置，并且二者共享其 相應底部漏極和底部負極，在一個單一晶片上形成所述開關FET和穩壓二極管，所述晶 片具有普通的位于晶片基底頂部的N層(N-layer)。
9、 如權利要求7所述的具有完整VDS鉗位的功率開關裝置，其特征在于，所述N層是 一個N外延層。
10、 一種用于限制耦合變壓器推拉式整流器的主開關場效應晶體管(switching FET)的 最大漏源電壓(VDS)的方法，所述整流器具有一個最大DC供應電壓Vn^MAx，所述VDS 被推拉式晶體管和整流器電路的漏電感加強，其特征在于，該方法包括基于所述VDS超 過VDS最大值(VDSmax)的傾向，自動生成一個內部漏極電流，所述內部漏極電路在 開關FET的漏極間流動并具有相應的電能損耗，因此限制了最大VDS。
11、 如權利要求10所述的一種用于限制最大VDS的方法，其特征在于，自動生成內部 漏極電流的過程進一步包括提供一個電路以橋連接開關FET的各漏極；所述橋連接電路具有一種任一主開關FET的VDS超過所述最大VDS的傾向的非破 壞性擊穿。
12、 如權利要求11所述的一種用于限制最大VDS的方法，其特征在于，提供橋連接電 路的過程進一步包括提供一系列的相互連接的兩個對立的穩壓二極管，所述每一個穩壓二極管都具有一個穩壓電壓Vzx，該Vzx被設定略微大于或等于2XViNj^x，因此最大VDS的值大約為VIN MAX + 1/2VZX。
全文摘要
一種用于限制耦合變壓器推拉式整流器的開關場效應晶體管(Field-Effect Transistor switching，switching FET)的最大漏源電壓(drain-source voltage，簡寫VDS)的電路，該整流器具有一個最大DC供應電壓V<sub>IN_MAX</sub>。所述VDS被推拉式晶體管和整流器電路的漏電感加強。所述限制電路橋連接開關晶體管的漏極并進一步包括一系列的相互連接的兩個對立的穩壓二極管(Zener diode)，所述每一個穩壓二極管都具有一個穩壓電壓V<sub>zx</sub>(Zener voltage)。本發明適用于N溝槽場效應晶體管和P溝槽場效應晶體管。設定V<sub>zx</sub>略微大于或等于2×V<sub>IN_MAX</sub>，因此兩個對立的穩壓二極管把最大VDS鉗位在大約V<sub>IN_MAX</sub>+1/2V<sub>zx</sub>的數值處。所述具有完整VDS鉗位的功率開關裝置包括一個開關晶體管，所述開關晶體管具有一個源極引線、一個漏極引線和一個柵極引線；一個穩壓二極管，所述穩壓二極管具有一個穩壓電壓V<sub>zx</sub>并且具有第一引線和第二引線，所述穩壓二極管的第二引線進一步連接所述漏極引線。
文檔編號H02H7/10GK101577420SQ20091013901
公開日2009年11月11日 申請日期2009年5月8日 優先權日2008年5月9日
發明者圣杰·哈佛納 申請人:萬國半導體股份有限公司