專利名稱：一種主電源與后備電源的切換方法和切換電路的制作方法
技術領域：
本發明涉及一種帶有后備電源的雙電源系統，特別涉及一種在主電源掉落
或恢復時，能夠通過控制MOS開關，來完成主電源和后備電源之間無縫切換 的雙電源系統。
背景技術：
隨著科技的發展，越來越多的設備和精密儀器如通信終端設備，銀行計算 機系統，手術設備以及很多計量用的高精密儀器的正常工作，都需要不間斷的 穩定的工作電源，基于這樣的要求，這些設備和儀器往往有兩個或多個電源為 其供電，其中之一是主電源，其余為副電源。當系統正常工作時，通常由主電 源提供系統內部電壓，而副電源與系統斷開；當主電源出現掉電時，要求切換 到副電源，由副電源提供系統內部電壓，而主電源與系統斷開；當主電源恢復 時，再由副電源切換回主電源，來提供系統內部電壓，以這樣的方式來實現系 統的不間斷供電。
實現雙電源切換的方式很多，最傳統的方式是在主、副電源處，均采用二 極管來供電，但由于這種方式效率太低，應用受限，并逐漸被帶有雙開關的電 源切換方式所取代。采用MOS開關具有導通損耗小，便于集成到片內的優點。 用于電源切換的MOS(金屬氧化物半導體)開關通常為PMOS開關，也有少數采 用NMOS開關；PMOS開關有采用單開關實現，也有采用串聯雙開關來實現， 下面列舉一實際的例子具體分析。
中國專利申請200420082475.1提供了一種采用PMOS串聯雙開關的雙電 源切換電路，圖1示出其開關切換電路的主要部分，PMOS串聯雙開關的襯底 二極管接成背靠背形式，開關切換控制邏輯由兩個反相器M205、 M207和 M206、 M208，兩個與門IC201B、 IC201C和采樣檢測電路IC202以及部分分 立元件組成。直接控制開關的反相器M205、 M207和M206、 M208電源來自
5串聯開關公共點的電壓。這種連接形式在VSYS或VBAT端加電壓時，由于開 關M201和M204的襯底寄生二極管的存在，外電壓可以被傳輸到串聯開關公 共點，真正受控的是開關M202和M203。此專利也是通過判斷主電源的狀態 來確定內部電壓VDD是與VSYS連接還是與VBAT連接，正常模式下， VDD=VSYS;當VSYS掉電但VBAT正常時，VDD=VBAT;當VSYS和VBAT 均掉電時，M201 M204均截止，VDD=0。
上述專利的優點一是保證了開關控制邏輯的輸出高電壓始終取串聯開關 兩邊電壓的較大值，不會因VSG>Vth而存在PMOS單開關在關斷時的閾值泄 露問題；二是由于PMOS串聯雙開關的襯底二極管接成背靠背形式，不存在襯 底漏電問題。然而該專利的缺點一是M201和M202， M203和M204串聯開關 必須同開同關，否則可能發生通過PMOS襯底寄生二極管的漏電，例如 VDD=VBAT時，如果開關M202關，但是開關M201開，則當VDD>VSYS時， VDD會通過開關M202的襯底二極管向VSYS漏電，而在某些特定應用下，可 能需要這樣非同開同關的控制邏輯；二是當VDD太低時，開關切換控制電路 輸出未必正確，也就是說，即使此時VSYS恢復，控制電路也未必可以給出正 確信息，把開關切換到用VSYS供電。
發明內容
本發明針對現有開關切換方式的缺點，提供了一種雙電源開關切換的方法 和切換電路，可以實現更為靈活的開關控制邏輯。
本發明為解決上述技術問題而采用的技術方案是提供一種主電源與后備 電源的切換方法，檢測一主電源的狀態，據以選擇該主電源與該后備電源其中 之一向一輸出節點提供一輸出電壓，該切換電路包括主電源開關、后備電源開 關、第一至第四開關控制邏輯、主電源檢測電路以及開關控制信號產生電路。主 電源開關包括第一 PMOS管和第二 PMOS管，該第一 PMOS管和該第二 PMOS管 串聯于該主電源與該輸出節點之間。后備電源開關包括第三PMOS管和第四PMOS 管，該第三PMOS管與該第四PMOS管串聯于該輸出節點與該后備電源之間。第 一至第四開關控制邏輯一一對應地連接至所述第一至第四PMOS管的控制端，以 控制第一至第四PMOS管的導通與截止。主電源檢測電路比較該主電源電壓的采
6樣值與一基準電壓以獲得一檢測信號，當該主電源電的采樣值大于或等于該基 準電壓時，該檢測信號為第一邏輯電平，當該主電源電壓的采樣值小于該基準 電壓時，該檢測信號為第二邏輯電平。開關控制信號產生電路連接于該主電源檢 測電路與所述第一至第四開關控制邏輯之間，其中該開關控制信號產生電路響應該
第一邏輯電平而控制第一 PMOS管與第二 PMOS管導通，控制第三PMOS管與第 四PMOS管截止，并且開關控制信號產生電路響應該第二邏輯電平而控制第一 PMOS管與第二 PMOS管截止，控制第三PMOS管與第四PMOS管導通。
另一方面，本發明提出一種主電源與后備電源的切換方法，檢測一主電源 的狀態，據以選擇該主電源與該后備電源其中之一向一輸出節點提供一輸出電 壓，其中一主電源開關連接于該主電源與該輸出節點之間以提供導電路徑，一 后備電源開關連接于該后備電源與該輸出節點之間以提供導電路徑，該主電源 開關包括第一 PMOS管和第二 PMOS管，該第一 PMOS管與該第二 PMOS管串聯 于該主電源與該輸出電壓之間；該后備電源開關包括第三PMOS管和第四PMOS 管，該第三PMOS管與該第四PMOS管串聯于該輸出節點與該后備電源之間；該 切換方法包括比較該主電源的電壓采樣值與一基準電壓以產生一檢測信號； 當該主電源的電壓采樣值大于或等于該基準電壓時，該檢測信號為第一邏輯電 平而控制第一 PMOS管與第二 PMOS管導通，控制第三PMOS管與第四PMOS管 截止，使該主電源提供該輸出電壓；當該主電源電壓的采樣值小于該基準電壓時， 該檢測信號為第二邏輯電平而控制第一 PMOS管與第二 PMOS管截止，控制第三 PMOS管與第四PMOS管導通，使該后備電源提供該輸出電壓。
在本發明的實施例中，上述的第一至第四PMOS管的至少一個具有獨立的襯底。
在本發明的實施例中，上述獨立的襯底通過兩個晶體管交叉耦合到對應 PMOS管的源極端和漏極端。
在本發明的實施例中，通過該主電源向該第一開關控制邏輯供電；通過該輸
出電壓向第二開關控制邏輯和該第三開關控制邏輯供電；通過該后備電源向該第四 開關控制邏輯供電。
在本發明的實施例中，輸出電壓監測電路比較該輸出電壓與一預設電壓閾 值，當該輸出電壓小于該預設電壓閾值時，控制第一PMOS管、第三PMOS管與第四PMOS管導通而獨立于該檢測信號的邏輯電平，而保持第二 PMOS管受控 于該檢測信號；當該輸出電壓大于或等于該預設電壓閾值時，使第一至第四 PMOS管均受控于該檢測信號。
本發明由于采用以上技術方案，使之與現有技術相比，具有如下顯著優點-
1) 各個開關用單獨的開關控制邏輯進行控制，可以實現更為靈活的，例 如非同開同關的控制邏輯；
2) 降低了對主電源VSYS和后備電源VBAT的要求，提高了系統可靠性。 VSYS在允許范圍0~3.3V以內(采用的是3.3V的CMOS工藝)、VBAT在允 許范圍0~3.6V以內時，開關切換電路都可以正常上下電，且在VDD較低的情 況下，由于存在輸出電壓監測電路的復位，所以，當再次上電后，系統也不至 于跑亂；
3) 采用交叉耦合的方式來產生PMOS管的襯底電壓，既避免了襯底漏電， 又解決了雙開關控制中，兩個串聯開關不能在需要時分別導通和截止的問題；
4) 通過合理選擇每個PMOS管對應的控制邏輯的電源，保證了串聯開關 在需要關閉時， 一定不存在閾值泄露問題-，
5) 加入了上電復位電路，保證了系統在第一次上電過程中，開關切換電 路能可靠工作。
為讓本發明的上述目的、特征和優點能更明顯易懂，以下結合附圖對本發 明的具體實施方式
作詳細說明，其中
圖1示出現有技術的一種開關切換控制電路原理圖。 圖2示出根據本發明一實施例的開關切換電路原理圖。 圖3示出根據本發明一實施例的開關切換方法流程圖。 圖4示出根據本發明一實施例的開關切換電路的工作波形圖。
具體實施例方式
圖2示出根據本發明一實施例的開關切換電路原理圖。參照圖2所示，此 切換電路包括電源雙開關、檢測部分和開關切換控制部分。具體地說，電源雙
8開關包括主電源開關10和后備電源開關II,主電源開關10由第一 PMOS管
SO和第二 PMOS管SI串聯組成，以提供主電源VSYS與輸出節點O之間的導 電路徑；后備電源開關11由第三PMOS管S2和第四PMOS管S3串聯組成， 以提供后備電源(如電池)VBAT與輸出節點O之間的導電路徑。輸出節點O 用以輸出電壓VDD，此輸出電壓可以作為各種用電電路的不間斷的內部電源電壓。
在一個實施例中，第一 PMOS管SO的襯底sub0通過晶體管Q0和晶體管 Ql接成如圖2所示的交叉耦合形式產生。類似地，PMOS管Sl， S2和S3的 襯底也通過相同的方式由晶體管Q2 Q7產生。
檢測部分包括上電復位電路(POR一VSYS) 19、比較電路12、輸出電壓監 測電路(LBOR) 18和基準電路(LVREF) 20。比較電路12和基準電路20組 成主電源檢測電路，比較電路12包括遲滯比較器(hysteresiscomparator)和低通 濾波器(LPF)，是個帶有遲滯濾波功能的比較器電路，以增加主電源檢測電路的 可靠性。基準電路20是一個低功耗基準電路，用于為比較電路12提供基準電 壓和偏置電流。主電源檢測電路比較主電源VSYS的采樣值與基準電壓VREF， 產生并輸出檢測信號vsysout，以決定第一至第四PMOS管S0-S3的導通與截止。 例如，當主電源電壓VSYS的采樣值大于或等于基準電壓VREF時，檢測信號 vsysout為第一邏輯電平(如低電平)，S0、 S1導通而S2、 S3截止，系統由 主電源VSYS供電；當主電源電壓的采樣值VSYS小于基準電壓VREF時，檢 測信號vsysout為第二邏輯電平(如高電平)，S0、 Sl截止而S2、 S3導通， 系統由后備電源VBAT供電。
輸出電壓監測電路18相當于一個不帶基準的單閾值檢測電路，具有一定 的濾波功能，用于在系統輸出電壓VDD低于電路可靠工作的最低預設電壓閾 值VL時，發出信號LBOR—rst，使PMOS管S0， S2和S3導通，而獨立于比 較電路12的輸出值vsysout，并發出系統復位信號給被供電的CPU，在VDD 高于或等于VL時，使開關S0， S2和S3重新受比較電路12的控制，并將上 述CPU的復位釋放。
另外，在一個實施例中，上電復位電路19用于在主電源VSYS第一次上 電完成前，以及VSYS掉電到閾值電壓(如0.3V)以下時，產生第一PMOS管S0的復位信號，使得S0導通，而獨立于比較電路12的輸出值vsysout。
開關切換控制部分包括第一至第四開關控制邏輯13 16 (S0一ctrl S3—ctrl) 以及開關控制信號產生電路(sw—Ctrl—generater) 17。開關控制信號產生電路17 的輸入為比較電路12，輸出電壓監測電路18和上電復位電路19的輸出信號， 開關控制信號產生電路17的輸出信號被送到第一至第四開關控制邏輯13~16。 第一至第四開關控制邏輯13 16用于直接控制第一至第四PMOS管S0 S3的導 通和截止，其輸出分別為a0 a3，被送到第一至第四PMOS管S0 S3的柵控制 端，當aO a3為低電平時，相應的PMOS管導通，當aO a3為高電平時，相應 的PMOS管截止。這種各PMOS管由單獨的開關控制邏輯控制的方式允許進行 更為靈活的控制。
值得注意的是，第一至第四PMOS管SO S3均用交叉耦合方式來產生獨 立的襯底，這種方式可以保證襯底電壓在任何時候都始終處于每個開關兩端電 壓中的較高值，避免了襯底漏電，這還有助于防止串聯雙開關(如SO、 Sl)非 同開同關時可能存在的漏電。另外，在一實施例中，第一開關控制邏輯13的 電源與主電源VSYS相連，第四開關控制邏輯16的電源與后備電源VBAT相 連，第二和第三開關控制邏輯14、 15的電源都來自輸出電壓VDD。按照這種 方式選取電源，可以保證串聯雙開關在需要關斷時， 一定不存在閾值泄露。
圖2所示的開關切換電路的原理可以對照圖3的開關切換方法流程圖來描
述
正常工作模式下，上電復位電路(POR一VSYS) 19和輸出電壓監測電路 (LBOR) 18的輸出均為高電平，對開關控制邏輯13 16無影響，而比較電路 12通過將主電源VSYS的采樣值與基準VREF比較(步驟SIO)，輸出低電平， 并將此輸出經過開關控制信號產生電路17和開關控制邏輯13 16使第一和第 二 PMOS管SO和Sl同時導通，第三和第四PMOS管S2和S3截止(步驟S12)， 系統輸出電壓VDD由主電源VSYS提供。
當主電源VSYS掉電到某個設定的閾值VH (如2.8V)以下，比較電路12 的輸出由低變高，使第三和第四PMOS管S2和S3同時導通，第一和第二PMOS 管SO和Sl截止(步驟S16)，系統輸出電壓VDD由電池電源VBAT (假設 此時電池電源VBAT正常)提供，系統處于低功耗模式。在電池供電模式下，當檢測到主電源VSYS恢復到某個設定的閾值VH (如2.8V)以上，比較電路 12的輸出由高變低，使第一和第二PMOS管S0和Sl同時導通，第三和第四 PMOS管S2和S3截止，系統輸出電壓VDD由電池電源VBAT切換回由主電 源VSYS提供；在電池供電模式下，當未檢測到主電源VSYS恢復，且于步驟 S14檢測VBAT下降到使得VDD低于VL，觸發了輸出電壓監測電路18，使其 輸出由高變低，則系統發生復位，同時，輸出電壓監測電路18使PMOS管S0， S2和S3導通而不管比較電路12的輸出為何值(即獨立于比較電路12的輸出) (步驟S18)，此時，比較電路12的輸出只能用于控制第二 PMOS管Sl，使
Sl仍然處于截止狀態；系統處于復位狀態下時，如果主電源VSYS恢復，由于 S1關閉但S0導通，使得S1的J^〉F^，所以S1存在閾值泄露，但此時的閾
值泄露是希望的，它會造成輸出電壓VDD的上升，首先使輸出電壓監測電路 18輸出由低變高，所有PMOS管又開始受到比較電路12直接控制，當主電源 VSYS上升到某個設定的閾值VH (如2.8V)以上，且輸出電壓VDD上升到比 較電路12和基準電路20均可以正常工作以后，其輸出使第一和第二 PMOS管 S0和S1同時導通，第三和第四PMOS管S2和S3截止(步驟S12)，系統又回 到正常工作模式，系統輸出電壓VDD由主電源VSYS提供；系統處于復位狀 態下時，主電源VSYS未恢復，但是電池電源VBAT恢復到VL以上時，輸出 電壓監測電路18輸出由低變高，第一至第四PMOS管S0-S4又開始受到比較 電路12直接控制，其輸出使第三和第四PMOS管S2和S3同時導通，第一和 第二PMOS管S0和Sl截止，系統輸出電壓VDD由電池電源VBAT提供；系 統處于復位狀態下時，如果主電源VSYS未恢復，且電池電源VBAT也未恢復 到VL以上，系統將一直處于復位狀態。
圖4為對應圖2開關切換系統的工作波形圖，其中，VSYS為主電源，VBAT 為后備電源，VDD為系統不間斷的輸出電壓，LBOR—rst為圖3中輸出電壓監 測電路18的輸出，VL為輸出電壓監測電路的檢測閾值，vsysout為主電源檢測 電路(進一步為比較電路12)的輸出，VH為比較電路12的檢測閾值，a0 a3 分別為第一至第四PMOS管S0 S3的直接控制信號，當a0 a3為低電平時，相 應的開關導通。由于上電復位電路(POR_VSYS) 19主要用于保證開關切換電 路第一次上電的可靠性，現如果假定主電源VSYS在上電后， 一直高于0.3V，
11則上電復位電路19的輸出一直為高，對開關切換電路無影響(此處未予畫出)。 在本發明的上述實施例中，比較電路12、輸出電壓監測電路18和上電復
位電路19對各個PMOS管的控制是通過開關控制信號產生電路17的內部邏輯 實現的。開關控制信號產生電路17包含一些組合邏輯以及電平移位電路，按 照上述實施例中比較電路12、輸出電壓監測電路18和上電復位電路19的控制 要求，這些組合邏輯和電平移位電路的組合形式可以有多種設計方式。這些方 式均為本領域技術人員所熟知，因此在此不再展開敘述。開關控制信號產生電 路17的設計應當保證滿足開關電路切換的正確性以及系統的靜態功耗。 綜上所述，本發明的創新點主要體現在以下四個方面
1) 降低了對主電源VSYS和后備電源VBAT的要求，提高了系統可靠性。 VSYS在允許范圍0 3.3V以內(采用的是3.3V的CMOS工藝)、VBAT在允 許范圍0~3.6V以內時，開關切換電路都可以正常上下電，且在VDD較低的情 況下，由于存在輸出電壓監測電路的復位，所以，當再次上電后，系統也不至 于跑亂；
2) 采用交叉耦合的方式來產生PMOS管的襯底電壓，既避免了襯底漏電， 又解決了雙開關控制中，兩個串聯開關不能在需要時分別導通和截止的問題；
3) 通過合理選擇每個PMOS管對應的控制邏輯的電源，保證了串聯開關 在需要關閉時， 一定不存在閾值泄露問題；
4) 加入了上電復位電路，保證了系統在第一次上電過程中，開關切換電 路能可靠工作。
如上述實施例所描述的，只是本發明的開關切換電路和方法的大體框架及 系統工作原理，而每個模塊的具體電路并沒有給出，因為只要基于上述思想來 設計電路，每個模塊的形式可以是多樣的，以能達到應用要求為準。另外，雖 然本發明未詳細描述，但是既然本發明與芯片的電源切換相關，所以本領域技 術人員應當了解可在設計中溶入ESD (Electro-Static discharge,靜電釋放)的設計。
1權利要求
1.一種主電源與后備電源的切換電路，檢測一主電源的狀態，據以選擇該主電源與該后備電源其中之一向一輸出節點提供一輸出電壓，該切換電路包括主電源開關，包括第一PMOS管和第二PMOS管，該第一PMOS管和該第二PMOS管串聯于該主電源與該輸出節點之間；后備電源開關，包括第三PMOS管和第四PMOS管，該第三PMOS管與該第四PMOS管串聯于該輸出節點與該后備電源之間；第一至第四開關控制邏輯，一一對應地連接至所述第一至第四PMOS管的控制端，以控制第一至第四PMOS管的導通與截止；主電源檢測電路，用于將該主電源電壓的采樣值與一基準電壓相比較以獲得一檢測信號，當該主電源電壓的采樣值大于或等于該基準電壓時，該檢測信號為第一邏輯電平，當該主電源電壓的采樣值小于該基準電壓時，該檢測信號為第二邏輯電平；以及開關控制信號產生電路，連接于該主電源檢測電路與所述第一至第四開關控制邏輯之間，其中該開關控制信號產生電路響應該第一邏輯電平而控制第一PMOS管與第二PMOS管導通，控制第三PMOS管與第四PMOS管截止，并且開關控制信號產生電路響應該第二邏輯電平而控制第一PMOS管與第二PMOS管截止，控制第三PMOS管與第四PMOS管導通。
2. 如權利要求1所述的主電源與后備電源的切換電路，其特征在于，所述第一至第四PMOS管的至少一個具有獨立的襯底。
3. 如權利要求2所述的主電源與后備電源的切換電路，其特征在于，所述獨立的襯底通過兩個晶體管交叉耦合到相應PMOS管的源極端和漏極端。
4. 如權利要求1所述的主電源與后備電源的切換電路，其特征在于，該第一開關控制邏輯是由該主電源供電；該第二開關控制邏輯和該第三開關控制邏輯是由該輸出電壓供電；該第四開關控制邏輯是由該后備電源供電。
5. 如權利要求1所述的主電源與后備電源的切換電路，其特征在于，所述切換電路還包括一輸出電壓監測電路，用于將該輸出電壓與一預設電壓閾值相比較，當該輸出電壓小于該預設電壓閾值時，輸出一復位信號；該開關控制信號產生電路連接該輸出電壓監測電路，并響應該復位信號，控制第一 PMOS管、第三PMOS管與第四PMOS管導通而獨立于該檢測信號的邏輯電平，而保持第二PMOS管受控于該檢測信號。
6. 如權利要求1所述的主電源與后備電源的切換電路，其特征在于，所述切換電路還包括一上電復位電路，用于在主電源第一次上電完成前或者在主電源電壓低于一閾值電壓以下時，產生第一PMOS管復位信號，其中開關控制信號產生電路響應該第一 PMOS管復位信號，控制第一PMOS管導通而獨立于該檢測信號的邏輯電平。
7. 如權利要求1所述的主電源與后備電源的切換電路，其特征在于，該主電源檢測電路包括具有遲滯濾波功能的比較器。
8. —種主電源與后備電源的切換方法，檢測一主電源的狀態，據以選擇該主電源與該后備電源其中之一向一輸出節點提供一輸出電壓，其中一主電源開關連接于該主電源與該輸出節點之間以提供導電路徑， 一后備電源開關連接于該后備電源與該輸出節點之間以提供導電路徑，該主電源開關包括第一PMOS管和第二 PMOS管，該第一 PMOS管與該第二 PMOS管串聯于該主電源與該輸出節點之間；該后備電源開關包括第三PMOS管和第四PMOS管，該第三PMOS管與該第四PMOS管串聯于該輸出節點與該后備電源之間；該切換方法包括比較該主電源的電壓采樣值與一基準電壓以產生一檢測信號；當該主電源的電壓采樣值大于或等于該基準電壓時，該檢測信號為第一邏輯電平而控制第一 PMOS管與第二 PMOS管導通，控制第三PMOS管與第四PMOS管截止，使該主電源提供該輸出電壓；當該主電源電壓的采樣值小于該基準電壓時，該檢測信號為第二邏輯電平而控制第一 PMOS管與第二 PMOS管截止，控制第三PMOS管與第四PMOS管導通，使該后備電源提供該輸出電壓。
9. 如權利要求8所述的主電源與后備電源的切換方法，其特征在于，還包括比較該輸出電壓與一預設電壓閾值，當該輸出電壓小于該預設電壓閾值時，控制第一PMOS管、第三PMOS管與第四PMOS管導通而獨立于該檢測信號的邏輯電平，而保持第二PMOS管受控于該檢測信號；當該輸出電壓大于或等于該預設電壓閾值時，使第一至第四PMOS管均受控于該檢測信號。
10. 如權利要求8所述的主電源與后備電源的切換方法，其特征在于，所述第一至第四PMOS管的至少一個具有獨立的襯底。
11. 如權利要求IO所述的主電源與后備電源的切換方法，其特征在于，所述獨立的襯底通過兩個晶體管交叉耦合到對應PMOS管的源極端和漏極端。
12. 如權利要求11所述的主電源與后備電源的切換方法，其特征在于，通過該主電源向該第一開關控制邏輯供電；通過該輸出電壓向第二開關控制邏輯和該第三開關控制邏輯供電；通過該后備電源向該第四開關控制邏輯供電。
全文摘要
本發明揭示一種主電源與后備電源的切換方法和切換電路，包括主電源開關、后備電源開關、第一至第四開關控制邏輯、主電源檢測電路、以及開關控制信號產生電路。主電源開關包括第一PMOS管和第二PMOS管，第一PMOS管和第二PMOS管串聯于主電源與輸出節點之間。后備電源開關包括第三PMOS管和第四PMOS管，第三PMOS管與第四PMOS管串聯于輸出節點與后備電源之間。開關控制信號產生電路根據主電源檢測電路的輸入決定第一至第四PMOS管的導通與截止。通過交叉耦合的方式產生PMOS管的獨立襯底，可以避免襯底漏電，又可以滿足兩個串聯PMOS管分別導通和截止的需要。
文檔編號H02J9/06GK101604867SQ200910057328
公開日2009年12月16日 申請日期2009年5月27日 優先權日2009年5月27日
發明者超 姚, 江 朱 申請人:鉅泉光電科技(上海)有限公司