柵控整流器及其應用于整流電路的制作方法

專利名稱：柵控整流器及其應用于整流電路的制作方法
技術領域：
本發明有關一種柵控整流器及其應用于整流電路以提高整流效率。
背景技術：
已知的整流電路(rectification circuits)利用二極管(diodes)的單向導通(unidirectional conduction)特性將交流弓玄波電壓(AC sinusoidalvoltage)整流成直流脈波電壓(DC pulsating voltage)。例如，圖l為半波整流電路(half-waverectification circuit);圖2A、2B、3A與3B為全波整流電路(full-waverectificationcircuit);其中，L與N分別為火線(line)與中性線(neutral);Tl與T2為隔離變壓器(isolation transformers) ;D0、 Dl、 D2與D3為整流二極管(rectif icationdiodes) ;BD1與BD2為橋式二極管(bridge diodes) ;R0為負載電阻(loadresistors)。 二極管整流器通常苦于較高的導通損失(conduction loss)。

發明內容
本發明的目的是提供一種柵控整流器以降低導通損失且提高整流效率。 本發明的柵控整流器包含一線電壓(line voltage)極性檢測電路、一固定電壓
源、一驅動電路與一柵控晶體管。 該柵控晶體管可為一金屬氧化物半導體場效應晶體管(M0SFET)或一絕緣柵雙極晶體管(IGBT)。若負載為電阻性(resistive)，該柵控晶體管可為一雙向M0SFET(BM0S)、一單向M0SFET(UM0S)或一 IGBT。若負載為電容性(capacitive)，該柵控晶體管須為一 UM0S或一 IGBT。該固定電壓源由外部電路提供或感應且被參考至該MOSFET的源極或該IGBT的發射極。該線電壓極性檢測電路檢測線電壓的極性且控制該驅動電路以導通或截止該柵控晶體管。 本發明的柵控整流器，其優點是可以離散零件(discrete components)或集成電路(integrated circuits)實現，可被應用于整流電路以降低導通損失且提高整流效率。


圖1為已知的半波整流器的電路圖。 圖2A、2B、3A與3B為已知的全波整流器的電路圖。 圖4、5A、5B、6A、6B與6C為根據本發明的NM0S整流器的電路圖。 圖7A與圖7B為根據本發明的第一實施例的NM0S驅動結構電路示意圖。 圖8為根據本發明的第二實施例的畫0S驅動結構電路示意圖。 圖9為根據本發明的第三實施例的畫0S驅動結構電路示意圖。 圖10為根據本發明的第四實施例的NM0S驅動結構電路示意圖。
具體實施例方式
—般而言，二極管、UM0S與絕緣柵雙極晶體管(Insulated Gate BipolarTransistor， IGBT)具有單向導通(unidirectional conduction)的特性但BMOS 具有雙向導通(bidirectional conduction)的特性。在圖6B中負載R0為電阻性，柵控晶 體管可為BMOS Q0、 Ql、 Q2與Q3、 UMOS或IGBT。在圖6C中負載C7為電容性，柵控晶體管 須為UMOS U0、U1、U2與U3或IGBT。本發明中的柵控晶體管可為但不受限于(can be but not limited to)NMOS。為便于說明，本文假設該柵控晶體管為NMOS且線電壓源為單相 (single-phase)。 以NMOS取代整流電路中的二極管須滿足兩個條件(1)該NMOS的本體二極管 (body diode)與該二極管同向(in the same direction);圖4、圖5A、圖5B、圖6A與圖6B 分別對應于圖1、圖2A、圖2B、圖3A與圖3B。 (2)該NMOS須被一驅動結構正確地驅動以維 持與二極管相同的導通特性；本發明所揭示的驅動結構示于圖7A、圖7B、圖8、圖9與圖10。
須強調柵控整流器的應用于整流電路可為但不受限于單相整流電路諸如圖4、圖 5A、圖5B、圖6A、圖6B與圖6C且可被推廣至兩相(two-phase)或三相(three-phase)整流 電路等等。 圖7A為根據本發明的第一實施例的NMOS驅動結構電路示意圖，其中NMOS整流器 35具有五個外部接腳(external pins):—火線L、一中性線N、一固定電壓VCC、一參考端 REF與一漏極端D且包含四個內部方塊(internal blocks):—線電壓極性檢測電路40、一 固定電壓源44a、一驅動電路42a與一柵控晶體管46a。該柵控晶體管46a包含一 NMOS Q0 且具有一柵極(Gate)G、一源極(Source) S與一漏極(Drain)D。該固定電壓源44a由外部 電路(external circuits)提供(supplied)或感應(induced)以供應一直流定電壓(DC constant voltage) VCC給該驅動電路42a。因該NMOS Q0的導通或截止取決于柵極與源 極間的相對電位差(relative potential difference)，故VCC必須被參考至(referred to)該NMOS Q0的源極不論源極電位為何。須強調在本發明中該線電壓極性檢測電路40 與該驅動電路42a間的通信(communication)可為但不受限于光耦合、磁耦合等等。為簡 化說明，根據本發明的所有實施例以光耦合實現。該線電壓極性檢測電路40中的光二極管 (optodiode) U1A與該驅動電路42a中的光敏晶體管(optotransistor) U1B分別為光發射器 (optotransmitter)與光接收器(optoreceiver)。 該線電壓極性檢測電路40，其包含一限流電阻&與一光二極管(optodiode) UIA，用以檢測線電壓的極性且發射一光控制信號(optical control signal)至該驅 動電路42a。于正半周期(positive half cycles)，該光二極管U1A受線電壓順偏 (forward-biased)而導通；線電流可流經該光二極管U1A ;該光二極管U1A受線電流激勵 (excited)而發光。于負半周期(negative half cycles)，該光二極管U1A受線電壓逆偏 (reverse-biased)而截止；線電流無法流經該光二極管U1A ;該光二極管U1A未受線電流 激勵而不發光。 該驅動電路42a，其包含一光敏晶體管U1B與一第一 電阻Rl ，用以接收來自該線電 壓極性檢測電路40的一光控制信號且驅動該NM0S Q0。于正半周期，該光敏晶體管UIB受 光控制信號激勵而導通；驅動電流可流經該第一電阻R1 ;該NM0S Q0受驅動電壓(driving voltage)驅動而導通。于負半周期，該光敏晶體管UIB未受光控制信號激勵而截止；驅動電流無法流經該第一電阻R1 ;該NM0S Q0未受驅動電壓驅動而截止。 因圖7B中的光二極管U2A與圖7A中的光二極管UIA反向(in the oppositedirection)，故圖7A中的NMOS QO于正半周期導通但于負半周期截止；圖7B中 的NMOS Ql于正半周期截止但于負半周期導通。任何整流電路可由此二基本NMOS整流器 組成。例如，考慮分別以圖7A與圖7B取代圖2A中的D0與D1。 U2A可先與UIA反向并聯 (in anti-parallel)再與&串聯(in series)固定電壓源44a與44b分別被參考至QO與 Ql的源極；QO由驅動電路42a驅動且Ql由驅動電路42b驅動。
NMOS QO的放電時間(discharging time) Tdisehg可被表示為
Tdischg " 5RAss 其中Ciss為NMOS QO的輸入電容值(input capacitance)。線電壓的周期 TliM (period)可被表示為 1

其中fline為線頻率(line frequency) 。 NMOS QO的安全操作須滿足下列條件
Tdischg < < TV
假設典型值(typical values) = 10KQ 、且fline = 60Hz，則
V //we
亦即，NMOS QO的放電時間遠短于線電壓的周期。加速NMOS QO的截止的方法以
圖8說明。 圖8為根據本發明的第二實施例的NMOS驅動結構電路示意圖。相較于圖7A，圖8 引進一圖騰柱電路(totem-pole circuit) 54a至其驅動電路42a。該圖騰柱電路54a包含 一NPN雙極晶體管Q4與一PNP雙極晶體管Q5，各具有一基極(B)、一發射極(E)與一集電 極(C)。兩基極(B)連接至光敏晶體管U1B的第3端；兩發射極(E)連接至NMOS Q0的柵 極(G) ;NPN雙極晶體管Q4的集電極(C)與PNP雙極晶體管Q5的集電極(C)分別連接至光 敏晶體管U1B的第4端與NMOS QO的源極(S)。 于正半周期，光敏晶體管UIB受光控制信號激勵而導通；驅動電流可流經第一電 阻Rl ;NPN雙極晶體管Q4受驅動電壓順偏而導通但PNP雙極晶體管Q5受驅動電壓逆偏而 截止；NMOS Q0通過NPN雙極晶體管Q4充電而導通。于負半周期，光敏晶體管U1B未受光控 制信號激勵而截止；驅動電流無法流經第一電阻Rl ;PNP雙極晶體管Q5受柵極電荷(gate charge)順偏而導通但NPN雙極晶體管Q4受柵極電荷逆偏而截止；NMOS QO通過PNP雙極 晶體管Q5放電而截止。 因圖7A中的NM0S QO通過Rl放電但圖8中的NMOS QO通過PN P雙極晶體管 Q5放電，故圖8中的NMOS QO的截止速度較快于圖7A中的NMOS QO的截止速度。然而， 圖7A、圖7B與圖8的驅動電壓仍有下列兩項缺點(1)上升邊緣(rising edge)與下降邊 緣(falling edge)為弦波(sinusoidal wave) 。 (2)平頂電壓(plateau voltage)的振幅 (amplitude)隨線電壓的振幅而變。以圖7A的正半周期說明上述兩項缺點。光二極管UIA 的順向電流(forward current) iF(t)可被表示為[畫<formula>formula see original document page 7</formula>
其中 —N(t)為弦波線電壓(sinusoidal line voltage)且VF為光二極管U1A的順向電壓降(forward voltage drop)。光敏晶體管■的集電極電流(collectorcurrent)ic(t)可被表示為: <formula>formula see original document page 7</formula>
其中n為U1B對U1A的電流轉移比(Current Transfer Ratio，CTR)。 NM0SQ0的驅動電壓vD(t)可被表示為 <formula>formula see original document page 7</formula>
由上式可看出圖7A、圖7B與圖8的驅動電壓為 一 可變振幅弦波(variableamplitude sinusoidal wave)。 —般而言，NMOS的通道臨界電壓(channel threshold voltage)Vth = 3V。當vD(t) < Vth，通道無法被形成；線電流無法流經通道；此時間稱為死寂時間(deadtime)。當vD(t) ^Vth，通道可被形成；線電流可流經通道；此時間稱為導通時間(conduction time)。死寂時間有下列優缺點:(l)優點死寂時間可預防反相(in the opposite phase) NMOS間的交互導通(cross conduction) 。 (2)缺點于死寂時間線電流只能流經NMOS的本體二極管；導致較高的導通損失。在無交互導通的情況下，死寂時間應僅可能短以提高整流效率。就驅動NMOS開關而論，固定振幅比可變振幅更適合于驅動NMOS開關。此外， 一方波比一弦波有一較短的死寂時間。產生一固定振幅方波(constant amplitude square wave)的方法示于圖9與圖10。 圖9為根據本發明的第三實施例的NMOS驅動結構電路示意圖。相較于圖7A，圖9引進一開關電路64a至其驅動電路42a。該開關電路64a包含一臨界開關(thresholdswitch)U4、一 PNP雙極晶體管Q5、一第二電阻R2、一第三電阻R3與一第四電阻R4。
該臨界開關U4以一可編程穩壓器(programmable regulator)實現且具有一參考端(reference)R、一正極(anode)A、一負極(cathode)K與一臨界電壓(thresholdvoltage) Vth。當vK—A(t) < Vth， K與A間的通道截止。當vK—A(t) > Vth， K與A間的通道導通。 于正半周期，光敏晶體管UIB受光控制信號激勵而導通；驅動電流可流經第一電阻Rl。當vK—A(t) < Vth， K與A間的通道截止；PNP雙極晶體管Q5未被VCC順偏而截止；NMOS Q0通過第四電阻R4放電而截止。當vK—A(t) > Vth， K與A間的通道導通；PNP雙極晶體管Q5被VCC順偏而導通；NM0S Q0通過PNP雙極晶體管Q5充電而導通。于負半周期，光
敏晶體管U1B未受光控制信號激勵而截止；驅動電流無法流經第一電阻Rl ;VK—A(t) < Vth ;K
與A間的通道截止；PNP雙極晶體管Q5未被VCC順偏而截止；NM0S Q0通過第四電阻R4放電而截止。 于正半周期且當vK—A(t) > Vth， PNP雙極晶體管Q5被VCC順偏而導通；NM0SQ0的柵-源極電壓Vw(t) =VCC。在其它情況下，vw(t) =0。因此，NM0S QO的驅動電壓為一固定振幅方波。圖9中的可規劃穩壓器臨界電壓的兩種典型值為Vth = 2. 5V(TL431)與Vth =1. 25V(TL432)。由上述可知臨界電壓越低；死寂時間越短；整流效率越高。臨界電壓可被圖10的驅動結構進一步降低。 圖10為根據本發明的第四實施例的NM0S驅動結構電路示意圖。相較于圖7A，圖10引進一開關電路74a至其驅動電路42a。該開關電路74a包含一臨界開關(thresholdswitch) (NPN雙極晶體管Q4) 、 一 PNP雙極晶體管Q5、 一第二電阻R2、 一第三電阻R3、 一第四電阻R4與一第五電阻R5。該臨界開關以一 NPN雙極晶體管Q4實現且具有一基極B、一發射極E、一集電極C與一臨界電壓Vth〈 1.25V。圖10的動作原理類似于圖9，此處不再贅述。 須強調，上述柵控整流器可為但不受限于上述電路且可以離散零件或集成電路實現。再者，上述柵控整流器的導通或截止必須等效于(equivalent to) 二極管整流器的導通或截止。當負載為電阻性，柵控晶體管可為BMOS、UMOS或IGBT。當負載為電容性，柵控晶體管須為UM0S或IGBT。 UM0S的詳細內容已于申請人的中國臺灣專利申請號97135084中說明；此處不再贅述。 以上所述的實施例僅為說明本發明的技術思想及特點，其目的在使熟悉此項技術的人士能夠了解本發明的內容并據以實施，當無法以其限定本發明的專利范圍，即凡是根據本發明所揭示的精神所作的均等變化或修飾，仍應涵蓋在本發明的專利范圍內。
權利要求
一種柵控整流器，其特征在于，包含一柵控晶體管具有一柵極、一高壓端與一低壓端；一固定電壓源，其被參考至該柵控晶體管的該低壓端；一線電壓極性檢測電路，其包含一限流電阻及一光二極管連接該限流電阻，其中該光二極管檢測一線電壓的極性；及一驅動電路，其受控于該光二極管的檢測以決定該柵控晶體管的該高壓端與該低壓端的通道是否形成。
2. 根據權利要求1所述的柵控整流器，其特征在于，該驅動電路包含 一光敏晶體管，具有一第一端與一第二端，該第一端連接該固定電壓源并對應該光二極管；及一第一電阻連接于該光敏晶體管的該第二端與該低壓端之間。
3. 根據權利要求2所述的柵控整流器，其特征在于，該驅動電路還包含一圖騰柱電路， 該圖騰柱電路包含一NPN雙極晶體管，具有一基極、一發射極與一集電極；及 一PNP雙極晶體管，具有一基極、一發射極與一集電極，其中該NPN雙極晶體管的該基極與該PNP雙極晶體管的該基極相連接并連接至該光敏晶 體管的第二端與該第一電阻之間，該兩發射極相連接并連接至該柵極，該NPN雙極晶體管 的該集電極連接至該光敏晶體管的該第一端，該PNP雙極晶體管的該集電極連接至該低壓丄山順。
4. 根據權利要求2所述的柵控整流器，其特征在于，該驅動電路還包含 一臨界開關具有一參考端、一正極與一負極，該參考端連接至該光敏晶體管的該第二端與該第一電阻之間，該正極連接至該柵控晶體管的該低壓端；一PNP雙極晶體管具有一基極、一發射極與一集電極，該集電極連接該柵極； 一第二電阻跨接于該PNP雙極晶體管的該基極與該臨界開關的該負極； 一第三電阻跨接于該PNP雙極晶體管的該發射極與該PNP雙極晶體管的該基極之間；及一第四電阻跨接于該柵控晶體管的該柵極與該低壓端之間。
5. 根據權利要求2所述的柵控整流器，其特征在于，該驅動電路還包含一PNP雙極晶體管具有一基極、一發射極與一集電極，該集電極連接該柵極；一 NPN雙極晶體管具有一基極、一發射極與一集電極，該發射極連接至該低壓端；一第二電阻跨接于該PNP雙極晶體管的該基極與該NPN雙極晶體管的該集電極之間；一第三電阻跨接于該PNP雙極晶體管的該發射極與該PNP雙極晶體管的該基極之間； 一第四電阻跨接于該柵極與該低壓端之間；及一第五電阻跨接于該光敏晶體管的該第二端與該NPN雙極晶體管的該基極之間。
6. 根據權利要求1所述的柵控整流器，其特征在于，還包含一電阻負載連接至該柵控 晶體管，且該柵控晶體管為一 N通道金屬氧化物半導體場效應晶體管、P通道金屬氧化物半 導體場效應晶體管、單向金屬氧化物半導體場效應晶體管、雙向金屬氧化物半導體場效應 晶體管或絕緣柵雙極晶體管。
7. 根據權利要求1所述的柵控整流器，其特征在于，還包含一電容負載連接至該柵控晶體管且該柵控晶體管為一單向金屬氧化物半導體場效應晶體管。
8. 根據權利要求1所述的柵控整流器，其特征在于，包含一集成電路。
9. 一種柵控整流器，其特征在于，包含 一柵控晶體管，其包含一柵極、一參考端與一輸出端； 一定電壓輸入，其參考至該參考端；及一線電壓輸入，其中該線電壓輸入的極性控制是否以該定電壓輸入產生一驅動電流導 通該柵控晶體管。
10. 根據權利要求9所述的柵控整流器，其特征在于，包含一集成電路。
全文摘要
本發明是一種柵控整流器及其應用于整流電路，該柵控整流器包含一線電壓極性檢測電路、一固定電壓源、一驅動電路與一柵控晶體管。該線電壓極性檢測電路檢測線電壓的極性且控制該驅動電路以導通或截止該柵控晶體管。該柵控晶體管可為一金屬氧化物半導體場效應晶體管具有一柵極、一源極與一漏極或一絕緣柵雙極晶體管具有一柵極、一發射極與一集電極。該固定電壓源由外部電路提供或感應且被參考至該金屬氧化物半導體場效應晶體管的該源極或該絕緣柵雙極晶體管的該發射極。由于較低的導通損失，此柵控整流器可被應用于整流電路以提高整流效率從而克服傳統的二極管整流器通常苦于較高的導通損失的缺點。
文檔編號H02M1/08GK101741266SQ20081017489
公開日2010年6月16日 申請日期2008年11月11日 優先權日2008年11月11日
發明者余金生, 王志良, 翁博泰 申請人:洋鑫科技股份有限公司;王志良