專利名稱：Dc/dc轉換器的制作方法
技術領域：
本發明涉及DC/DC轉換器并特別地涉及斷路器型DC/DC轉換器。
本申請要求日本專利申請No. 2007-271844的優先權，其內容通過 引用合并于此。
背景技術：
在具有諧振電路的DC/DC轉換器中，由于連接到諧振電路的開關 元件從開狀態到關狀態的轉換而出現振鈴。為了抑制振鈴，為DC/DC 轉換器(參見專利文獻1)配備了由諧振電路中的電阻器和和電容器組 成的緩沖電路。
專利文獻1:日本未審查專利申請公開No.H07-111779。
專利文獻1講授了使用變壓器的由開關控制功率電路組成的 DC/DC轉換器。上述結構被應用于不使用變壓器的斷路器型DC/DC轉 換器。
圖5示出了不使用變壓器的斷路器下降型DC/DC轉換器的整個結 構。P溝道MOS (或PMOS)晶體管Q10的源極被連接到被提供有正 電源電壓PVDD的端子101 ，并且該PMOS晶體管Q10的漏極被連接到 n溝道MOS (或NMOS)晶體管Q11的漏極。
NMOS晶體管Qll的源極被接地。PMOS晶體管Q10的漏極和 NMOS晶體管Qll的漏極均連接到端子SW0UT。電感器I^被連接在端 子SWout與端子OUT之間。電容器(capacitor或condenser) d被連接到端子OUT并被接地。負載電阻器R!j皮連接到端子OUT并被接地。
作為由電容器Ro和電容器Co組成的串聯電路的緩沖電路100被 連接到端子SWott并被接地。
PMOS晶體管QIO、 NMOS晶體管Qll、以及端子SW0UT (以及 未示出的控制電路)共同地在DC/DC轉換器的IC芯片中形成，同時 連接到端子SWouT的其它電路(包括緩沖電路100及由電感器L,和電 容器Q組成的LC低通濾波器)被布置在IC芯片外部。
在以上結構中，控制電路(未示出)輸出柵極信號PG和NG以便 對PMOS晶體管Q10和NMOS晶體管Qll執行開關控制，從而控制 從端子OUT輸出的DC電壓以具有理想的電壓值。當PMOS晶體管 Q10和NMOS晶體管Qll兩者同時被截止時，LC低通濾波器在不考 慮緩沖電路100的情況下充當圖6中所示的等效電路，其中，寄生電 容Cs被連接到電感器Li和電容器q。這種結構保持諧振狀態以致引
起其中端子SWouT處的電壓可能超過電源電壓的振鈴。
緩沖電路IOO被用來吸收并抑制振鈴，其中，通過減小電阻器Ro 的電阻來抑制振鈴。但是，由于連接到DC/DC轉換器的緩沖電路100 而增加功率損失。
當電阻器Ro的電阻增大時，時間常數相應地增大，其中，非常難 以在短時間內抑制振鈴。
由于緩沖電路100是DC/DC轉換器的IC芯片的外部組件，所以 其擴大了電路規模，以致提高了制造成本。
發明內容
本發明的目的是提供一種DC/DC轉換器，其能夠在不使用相對較大的電路規模的情況下耗散由于短時間內的開關而積聚在諧振電路的 電感器中的能量。
在本發明的一個實施例中，DC/DC轉換器由開關元件(例如MOS 晶體管)、LC低通濾波器、串聯電路以及控制電路組成，所述LC低 通濾波器由電容器和連接到開關元件的電感器組成，所述串聯電路由 串聯并與包括在LC低通濾波器中的電感器并聯的電阻器和開關組成， 所述控制電路用于控制開關元件的開/關時序使得LC低通濾波器的輸 出電壓被設置為預定電壓值，其中，控制電路閉合串聯電路的開關以 便電阻器在LC低通濾波器的諧振模式下與電感器并聯。
在開關元件中從開狀態到關狀態的轉換中，LC低通濾波器起到諧 振電路的作用，其中，控制電路閉合包括在串聯電路中的開關以便電 阻器與電感器并聯，以便積聚在電感器中的能量被電阻器消耗，從而 避免振鈴的發生。通過減小電阻器的電阻，可以在短時間內抑制振鈴。 由于包括在串聯電路(充當緩沖電路)中的電阻器僅在諧振模式下與 電感器并聯，所以與前述電路相比，即使在電阻被減小時，也可以降 低DC/DC轉換器中的功率損失，從而改善功率轉換效率。
由于緩沖電路在DC/DC轉換器的IC芯片內形成，所以與前述電 路相比，可以縮小電路規模，從而降低制造成本。
開關元件由被提供有第一DC電壓(即DC電源電壓PVDD)的第 一開關元件和被提供有低于第一DC電壓的第二DC電壓(即接地電位) 的第二開關元件組成，其中，LC低通濾波器被連接到串聯地連接的第 一開關元件與第二開關元件之間的連接點。當第一開關元件和第二開 關元件兩者被同時截止時，控制電路閉合串聯電路的開關。
當第一和第二開關元件兩者被同時截止時，LC低通濾波器起到諧 振電路的作用，其中，控制電路導通與LC低通濾波器的電感器并聯的串聯電路(包括電阻器)的開關。由于積聚在LC低通濾波器的電感器
中的能量被串聯電路的電阻消耗，所以可以避免振鈴的發生，其中， 可以通過減小電阻來在短時間內抑制振鈴。
在本發明的另一實施例中，DC/DC轉換器由被提供有第一DC電 壓(例如DC電源電壓PVDD)的電感器、被提供有低于第一DC電壓 的第二DC電壓(例如接地電位)的開關元件(例如MOS晶體管)、 其陽極被連接到串聯連接的電感器與開關元件之間的連接點的二極 管、連接到與第二DC電壓相連的二極管的陰極的電容器、由串聯連接 并與電感器并聯連接的電阻器和開關組成的串聯電路、以及用于控制
開關元件的開/關時序使得電容器的輸出電壓被設置為預定電壓值的控 制電路組成，其中，控制電路閉合串聯電路的開關以便電阻器在諧振 模式下與電感器并聯。
控制電路閉合開關以便電阻器在諧振模式下與電感器并聯，其中， 積聚在電感器中的能量被電阻器消耗，從而避免了振鈴的發生。可以 通過減小電阻來在短時間內抑制振鈴。
在這種連接中，每個以上的DC/DC轉換器進一步包括誤差放大 器，其用于檢測輸出電壓與基準電壓之間的誤差電壓。控制電路響應 于誤差電壓來控制開關元件和開關，使得輸出電壓近似被設置為基準 電壓。
本發明的這些和其他目的，方面和實施例將通過參考以下附圖進 行詳細描述。
圖1是示出了依照本發明第一實施例的DC/DC轉換器的構造的電 路圖。
圖2A示出了表示圖1中所示DC/DC轉換器的輸出電壓VouT的波形。圖2B示出了表示圖1中所示DC/DC轉換器的端子SWcHjT處的電 平的波形。
圖2C示出了表示施加于圖1中所示DC/DC轉換器中的晶體管Q1 的柵極信號PG的波形。
圖2D示出了表示施加于圖1中所示DC/DC轉換器中的晶體管Q2 的柵極信號NG的波形。
圖2E示出了表示用于控制圖1中所示DC/DC轉換器中的開關 SW,的控制信號SW的波形。
圖2F示出了流過圖1中所示DC/DC轉換器中的電感器L,的電流 Il的波形。
圖3是示出了依照本發明第二實施例的DC/DC轉換器的構造的電 路圖。
圖4A示出了流過圖3中所示DC/DC轉換器中的電感器lk)的電 流Il的波形。
圖4B示出了表示施加于圖3中所示DC/DC轉換器中的晶體管Q3 的柵極信號NG的波形。
圖4C示出了與圖3中所示DC/DC轉換器中的輸出電壓VouT相連
的端子SWouT處的電平的波形。
圖5是示出了斷路器下降型DC/DC轉換器的典型示例的電路圖。 圖6是示出了用于說明包括在圖5中所示DC/DC轉換器的諧振電 路的諧振狀態的等效電路的電路圖。
具體實施例方式
將參照附圖以舉例方式更詳細地描述本發明。
1.第一實施例
圖1示出了依照本發明第一實施例的DC/DC轉換器1的構造。端 子101被提供有正DC電源電壓PVDD，并連接到p溝道MOS(或PMOS) 晶體管Q1的源極，其漏極被連接到n溝道MOS (或NMOS)晶體管 Q2的漏極。NMOS晶體管Q2的源極被接地。PMOS晶體管Ql的漏極和NMOS 晶體管Q2的漏極均連接到端子SW0UT。電感器L,被連接在端子SW0UT 與端子OUT之間。電容器Q被連接到端子OUT并被接地。負載電阻 器RiJ皮連接到端子OUT并被接地。電感器"和電容器d形成LC低 通濾波器。
作為由電阻器R,和開關SW^且成的串聯電路的緩沖電路被連接到 電感器h的兩端，即在端子SWout與OUT之間。
第一實施例的DC/DC轉換器1進一步包括誤差放大器10和控制 電路20。誤差放大器10的第一輸入端子連接到端子OUT,其第二輸
入端子連接到用于生成基準電壓(或目標電壓)vref的基準電壓源極
110。控制電路20接收誤差放大器10的輸出信號以便生成柵極信號PG 和NG，通過該柵極信號PG和NG來對PMOS晶體管Ql和NMOS晶 體管Q2執行開關控制，使得預定輸出電壓(基本與基準電壓Vmf相 應)在端子OUT處出現。
當在端子SWouT處發生諧振時，換言之當振鈴發生的時，控制電 路20生成用于閉合開關SWi的控制信號SW。
PMOS晶體管Qn NMOS晶體管Q2、端子SW0UT、電阻器Rj、 開關SW,、端子OUT、誤差放大器10、基準電壓源110、以及控制電 路20全部在DC/DC轉換器1的IC芯片中形成，而電感器"、電容器 q、以及負載電阻器Rl是在外部逢接到IC芯片的外部組件。
第一實施例設計為使得緩沖電路(即由電阻器和開關SWi組成 的串聯電路)在IC芯片中形成。
接下來，將參照圖2A至2F中所示的波形來描述第一實施例的DC/DC轉換器1的操作。具體地說，控制電路20通過柵極信號PG和 NG對PMOS晶體管Ql和NMOS晶體管Q2執行開關控制，使得端子 OUT處的輸出電壓VouT與基準電壓Vref基本匹配。
在從控制電路20輸出的柵極信號PG和NG兩者均被設置為低電 平的tl時刻(參見圖2C和2D) ， PMOS晶體管Ql被導通，而NMOS 晶體管Q2被截止，以便允許電流k經由PMOS晶體管Ql從被提供有 正DC電源電壓PVDD的端子101流過電感器L,。電流lL的值(參見圖 2F)隨著時間的消逝而增大，使得能量被積聚在電感器L,中。在此期 間，DC/DC轉換器1的輸出電壓VouT連續下降，因為積聚在電容器 Cj中的電荷經由負載電阻器RL而被釋放。
在電流lL達到預定值的t2時刻，從控制電路20輸出的柵極信號 PG和NG均被設置為高電平，從而使PMOS晶體管Ql被截止，而NMOS 晶體管Q2被導通。這時，電流IL在下降的同時連續不斷地經由NMOS 晶體管Q2 (從地面)流過電感器L!，從而使電容器d充電。這樣， 在DC/DC轉換器1中的輸出端子OUT的輸出電壓VouT開始增加(參 見圖2A)。
由于在PMOS晶體管Ql的開周期Tp內流過電感器Li的電流IL 的變化與在NMOS晶體管Q2的開周期TN內流過電感器L！的電流IL 的變化相同，所以輸出電壓V0UT (參見圖2A)可以用等式(1)來表 示
^W-尸；v^r …(D
乂w十J尸
在圖2B中，Tx表示其中PMOS晶體管Ql和NMOS晶體管Q2 均截止的關周期。誤差放大器10將輸出電壓VouT(從DC/DC轉換器1的端子OUT 輸出)與基準電壓(或目標電壓)VMF進行比較以便輸出誤差電壓。 控制電路20以從誤差放大器10輸出的誤差電壓下降至零的方式來適 當地控制PMOS晶體管Ql和NMOS晶體管Q2被導通或截止，由此， 控制電路20控制輸出電壓VouT與理想的電壓值基本匹配。
在流過電感器的電流i!/變成零的t3時刻，NMOS晶體管Q2被 截止，從而PMOS晶體管Ql和NMOS晶體管Q2被同時截止。在這 一時刻，端子SWouT處發生振鈴，而開關SW1響應于從控制電路20 輸出的控制信號SW而被導通(參見圖2E)，由此，積聚在電感器L, 中的能量被電阻器R,消耗，從而抑制了振鈴(參見圖2B)。
在第一實施例的DC/DC轉換器1中，積聚在包括在LC低通濾波 器中的電感器Li中的能量被包括在串聯電路中的電阻器R!消耗，從而 避免了振鈴的發生。
通過減小電阻器R,的電阻，可以在短時間內抑制振鈴。
在上文中，包括在充當緩沖電路的串聯電路中的電阻器R,僅在諧 振模式下經由開關SWi而并聯連接到電感器L"因此，與前述電路相 比，即使減小了第一實施例中的電阻，也可以降低功率損失；因此， 可以改善功率轉換效率。
另外，充當緩沖電路的串聯電路形成在DC/DC轉換器1的IC芯 片中，因此與前述電路相比，其減小了電路規模，從而降低了制造成 本。
2.第二實施例
圖3示出了依照本發明第二實施例的DC/DC轉換器1A的構造， 其中，與圖1中所示的那些相同的部件用相同的附圖標記來指示。電感器L,o被連接到端子101 (被提供有正DC電源電壓PVDD) 與NMOS晶體管Q3的漏極之間。NMOS晶體管Q3的源極被接地。端 子SWouT位于電感器Lw與NMOS晶體管Q3的漏極之間的連接點處 并連接到其陰極被連接到端子OUT的二極管Dl的陽極。
電容器Qo (充當平滑電容器)被連接到端子OUT并被接地。負 載電阻器Rl被連接到端子OUT并被接地。
也就是說，與由電阻器和開關SW,組成的串聯電路相應的緩沖 電路被連接在電感器L1Q的兩端之間。
第二實施例的DC/DC轉換器IA進一步包括誤差放大器10A和控 制電路20A。誤差放大器10A的第一輸入端子被連接到端子OUT，其 第二輸入端子被連接到具有基準電壓(或目標電壓VREF)的基準電壓 源110。基于誤差放大器10A的輸出信號，控制電路20A輸出柵極信 號NG，其用于對NMOS晶體管Q3執行開關控制，使得從端子OUT 輸出的輸出電壓與基準電壓Vref基本匹配。在引起振鈴的時刻，艮口， 在電感器Lw與NMOS晶體管Q3的漏極之間的連接點處(即端子 SW0UT)處的諧振模式下，控制電路20A輸出控制信號SW以便閉合 開關SWj。
在第二實施例中，與由電阻器和開關SW,組成的串聯電路相應 的緩沖電路在DC/DC轉換器1A的IC芯片內形成。在圖3的電路中， 電感器Lw、電容器Qo、以及負載電阻器Rt被布置在IC芯片外部。
接下來，將參照圖4A、 4B和4C來描述第二實施例的DC/DC轉 換器IA的操作。這里，響應于從控制電路20A輸出的柵極信號NG來 對NMOS晶體管Q3執行開關控制，使得輸出電壓V0UT (從DC/DC轉 換器1A的端子0UT輸出)與具有預定電壓值的基準電壓Vmf基本匹配。
在控制電路20A將柵極信號NG從低電平變成高電平的UO時刻 (參加圖4B) , NM0S晶體管Q3被導通，以便二極管Dl被置于反偏 置狀態，即不導通狀態。這允許電流^經由NMOS晶體管Q3從正DC
電源電壓PVDD通過電感器L^流向地面。電流lL的值隨著時間的消逝
而增大，使得能量被積聚在電感器I^中(參見圖4A)。
在上述狀態下，輸出電壓V0UT (從DC/DC轉換器1的端子OUT 輸出)連續下降，因為積聚在電容器Cu)中的電荷經由負載電阻器RL 而被釋放。
在控制電路20A將柵極信號NG從高電平變成低電平的U1時刻， NMOS晶體管Q3被截止(參見圖4B)，以便二極管Dl被置于前向偏 置狀態，即導通狀態。
因此，流過電感器L^的電流lL被強制為在減小的同時經由二極 管Dl連續不斷地流向端子OUT，從而使電容Cu)充電。這升高了DC/DC 轉換器1A的輸出端子OUT處的輸出電壓V0UT。
在圖4B中，toN表示NMOS晶體管Q3的開周期，toFF表示其中 還建立了不等式VSW0UT>(V0UT+VDF)(其中，Vdf表示二扱管D1的前 向電壓，Vswout表示端子SWouT的電壓)的NMOS晶體管Q3的關周 期。由于在開周期t0N內流過電感器L1Q的電流IL的變化與在關周期t0FF
內流過電感器Lu)的電流Il的変化相同，所以輸出電壓VouT (參見圖
4C)可以用等式(2)來表示
<formula>formula see original document page 13</formula>通過輸出電壓V0UT (從DC/DC轉換器1A的端子0UT輸出)與 基準電壓(即目標電壓)Vref之同的比絞，控制電路20A基于從誤差 放大器IO輸出的誤差電壓適當地導通或截止NMOS晶體管Q3，使得 誤差電壓下降至零，從而將輸出電壓VouT控制在理想的電壓值。
在電感器L,q與NMOS晶體管Q3的漏極之間的連接點處的諧振 模式下，在端子SWouT處發生振鈴，其中，控制電路20A輸出控制信 號SW以便閉合開關SW,，使得積聚在電感器Lw中的能量被電阻器 R廣消耗，從而抑制了振鈴。
在第二實施例的DC/DC轉換器1A中，積聚在電感器I^中的能 量被電阻器Rl (其連接到與電感器Ln)并聯連接的串聯電路中的開關 SW。消耗；因此，可以避免振鈴的發生。
通過減小包括在串聯電路中的電阻器R i的電阻，可以在短時間內 抑制振鈴。由于包括在串聯電路(充當為緩沖電路)中的電阻器R!在 諧振模式下與電感器Lu)并聯連接，所以與前述電路相比，即使在電阻 被減小時，也可以降低第二實施例中的功率損失，從而改善功率轉換 效率。
由于緩沖電路在DC/DC轉換器1A的IC芯片內形成，所以與前述 電路相比，可以縮小電路規模，從而降低制造成本。
最后，本發明不一定局限于第一和第二實施例，在隨附權利要求 書限定的本發明的范圍內，可以以各種方式對其進行修改。
權利要求
1. 一種DC/DC轉換器，包括開關元件；LC低通濾波器，由電容器和連接到所述開關元件的電感器組成；串聯電路，由電阻器和開關組成，所述電阻器和開關串聯連接并與所述LC低通濾波器中包括的電感器并聯；以及控制電路，用于控制所述開關元件的開/關時序，使得所述LC低通濾波器的輸出電壓被設置為預定的電壓值，其中，所述控制電路閉合所述串聯電路的所述開關，使得所述電阻器在所述LC低通濾波器的諧振模式下與所述電感器并聯。
2. 根據權利要求1所述的DC/DC轉換器，其中，所述開關元件 由提供有第一DC電壓的第一開關元件和提供有第二DC電壓的第二開 關元件組成，所述第二DC電壓低于所述第一DC電壓，其中，所述LC低通濾波器連接到串聯連接的所述第一開關元件 與所述第二開關元件之間的連接點，以及其中，當所述第一開關元件和所述第二開關元件兩者同時斷開時， 所述控制電路閉合所述串聯電路的所述開關。
3. 根據權利要求1所述的DC/DC轉換器，其中，所述開關元件 使用至少一個MOS晶體管來組成，所述MOS晶體管的開/關時序由所 述控制電路控制。
4. 根據權利要求1所述的DC/DC轉換器，進一步包括誤差放大 器，用于檢測輸出電壓與基準電壓之間的誤差電壓，其中，所述控制 電路響應于所述誤差電壓來控制所述開關元件和所述開關，使得所述 輸出電壓被近似地設置為所述基準電壓。
5. —種DC/DC轉換器，包括電感器，提供有第一DC電壓；開關元件，提供有低于所述第一DC電壓的第二DC電壓； 二極管，所述二極管的陽極連接到串聯連接的所述電感器與所述開關元件之間的連接點；電容器，連接到與所述第二DC電壓相連的所述二極管的陰極； 串聯電路，由電阻器和開關組成，所述電阻器和開關串聯連接并與所述電感器并聯；以及控制電路，用于控制所述開關元件的開/關時序，使得源于所述電 容器的輸出電壓被設置為預定電壓值，其中，所述控制電路閉合所述串聯電路的所述開關，使得所述電 阻器在所述電感器和所述電容器的諧振模式下與所述電感器并聯連 接。
6. 根據權利要求5所述的DC/DC轉換器，其中，所述開關元件 由MOS晶體管組成，所述MOS晶體管的開/關時序由所述控制電路控 制。
7. 根據權利要求5所述的DC/DC轉換器，進一步包括誤差放大 器，用于檢測輸出電壓與基準電壓之間的誤差電壓，其中，所述控制 電路響應于所述誤差電壓來控制所述開關元件和所述開關，使得所述 輸出電壓被近似地設置為所述基準電壓。
全文摘要
一種DC/DC轉換器由開關元件(例如MOS晶體管)、由電感器和電容器組成的LC低通濾波器、以及用于控制開關元件的開/關時序以便輸出電壓被設置為預定電壓值的控制電路組成。由電阻器和開關組成的串聯電路(充當為緩沖電路)被進一步與電感器并聯連接。控制電路閉合開關，以便電阻器在LC低通濾波器的諧振模式下與電感器并聯連接。因此，可以在不使用相對較大電路規模的情況下在短時間內消耗積聚在電感器中的能量，從而避免振鈴的發生。
文檔編號H02M3/24GK101414790SQ20081017032
公開日2009年4月22日 申請日期2008年10月16日 優先權日2007年10月18日
發明者前島利夫, 宮崎雅人 申請人:雅馬哈株式會社