多相位電壓調節器及其控制方法

文檔序號：7343198閱讀：242來源：國知局

專利名稱：多相位電壓調節器及其控制方法
技術領域：
本發明涉及一種多相位電壓調節器，尤其涉及一種可任意指定起始相位位置和指定開啟/或關閉相位數目的多相位電壓調節器。
背景技術：
一般來說，計算機系統內中央處理器(CPU)的電源并不是直接由電源供應器所提供，主要原因為中央處理器(CPU)所需的核心電壓Vcore是按照其負載的大小而不斷改變，因此，中央處理器(CPU)所需的核心電壓Vcore可能瞬間內增強或減弱，而電源供應器是無法直接對如此突如其來的改變作出反應。為了解決此一問題，主機板上設有專為中央處理器(CPU)供電的電壓調節器(Voltage Regulator Module, VRM)。它能感應來自中央處理器(CPU) 的電壓電平需求并將電壓進行調整，不會因電流突如其來的改變，令電壓突然驟變，影響中央處理器(CPU)的運作。
請參照圖1，其所示為現有計算機主機板上的單相式電壓調節器 (Single-Phase Voltage Regulator Module)示意圖。該單相式電壓調節器包括一 PWM控制單元10、一 PWM驅動單元(PWM Driver)12、一 PWM電路14。其中，PWM控制單元IO可以輸出一脈沖信號PWM至PWM驅動單元12。
另外，PWM驅動單元12中有一引導邏輯電路(steering logic circuit)16 以及二個驅動電路(drivingcircuit)18、 20。該引導邏輯電路16根據脈沖信號 PWM產生第一信號與第二信號，而二個驅動電路18、 20分別接收第一信號與第二信號后，產生第一驅動信號Sl與第二驅動信號S2。
另夕卜，PWM電路14中包括一上功率晶體管(upper power FET)M1、一下功率晶體管(lower power FET)M2、一輸出電感(output choke)L、一電流感測電阻(current sense resistor)Rs、輸出電容(output capacitor)Co。其中，上功率晶體管Ml漏極(D)連接至一電源電壓Vcc，上功率晶體管Ml柵極(G)接收第一驅動信號Sl，上功率晶體管Ml源極(S)連接至輸出電感L的第一端。下功率晶體管M2漏極(D)連接至輸出電感L的第一端，下功率晶體管M2柵極 (G)接收第二驅動信號S2,下功率晶體管Ml源極(S)連接至接地端(GND)。另外，電流感測電阻Rs連接于輸出電感L的第二端與核心電壓輸出端Vcore 之間。而輸出電容Co連接于核心電壓輸出端Vcore與接地端(GND)之間。另外，電流感測電阻Rs、輸出電感L、輸出電容Co可視為一RLC電路。
另外，核心電壓輸出端Vcore可連接至主機板上的電源層(powerlayer, 未示出)，而電源層則接至中央處理器(CPU)用以提供中央處理器(CPU)所需的核心電壓Vcore;另外，上功率晶體管Ml與下功率晶體管M2為n型金屬氧化物半導體晶體管(n-MOSFET)，而電源電壓Vcc為12V。
由于第一驅動信號與第二驅動信號的驅動，輸出電感L以及電流感測電阻Rs上會產生一輸出電流Io至中央處理器(CPU)。而根據輸出電流Io的大小可以得知中央處理器(CPU)是處于高運轉負載(重載)或者是低運轉負載(輕載)。當中央處理器(CPU)是處于高運轉負載(重載)時，根據電流感測電阻Rs 上的感測電壓Vs， PWM控制單元10上的反饋邏輯電路(Feedback Logic Circuit)21可以接收感測電壓Vs，并增加脈沖信號PWM的脈沖寬度(pulse width)用以提高輸出電流Io;反之，當中央處理器(CPU)是處于低運轉負載(輕載)時，根據電流感測電阻Rs上的感測電壓Vs， PWM控制單元10上的反饋邏輯電路(Feedback Logic Circuit)21可以接收感測電壓Vs，并減少脈沖信號 PWM的脈沖寬度(pulse width),用以減少輸出電流Io。
所謂電壓調節器的一個相位，就是指由一個PWM驅動單元12搭配PWM 電路14所組成。而越多的相位表示電壓調節器內含越多的PWM驅動單元與 PWM電路。由于現今中央處理器(CPU)的功耗越來越大，因此現今主機板上多會采用由多組PWM驅動單元與PWM電路所組成的多相位電壓調節器。
請參照圖2，其所示為現有計算機主機板上的八相式電壓調節器示意圖。該主機板上具有八相電壓調節器。該八相式電壓調節器包括一 PWM控制單元22; —第一至第八PWM驅動單元24 38;以及一第一至第八PWM電路 40~54。另外，每一PWM電路40 54分別包含兩個功率晶體管M1、 M2與一 RLC電路。另外，PWM控制單元22可以輸出八相脈沖信號PWM1 PWM8 分別至第一至第八PWM驅動單元24~38。
另外，第一至第八PWM驅動單元24~38分別搭配第一至第八PWM電路40~54，成為第一至第八相位電路210~280并具有核心電壓輸出端Vcore 皆連接至中央處理器(CPU)。因此，中央處理器(CPU)所供應的電流是由八相電壓調節器根據八個脈沖信號PWM1~8來提供，也就是說，中央處理器電流I—CPU即為八個相位電路210~280輸出電流的總合。另外，上述八個PWM 驅動單元24~38的電路與圖1中PWM驅動單元12的電路相同，因此其動作原理不再贅述；上述八個PWM電路40~54與圖l中PWM電路14的電路相同，可產生八個感測電壓Vs至PWM控制單元中的反饋邏輯電路(未示出)，因此其動作原理不再贅述。
隨著電壓調節器相位數的增加，中央處理器(CPU)操作頻率的安全和穩定也同時提升；然而隨著環保意識的高漲和環境資源的枯竭，廠商也必須同時考慮電壓調節器的效率。其實電壓調節器本身也會擁有阻抗因素，越多相位的電壓調節器同時也會帶來更多的能源損耗，再加上電壓調節器在低負載下有效率偏低的問題，如果電壓調節器相位數目越多，低負載的電能損耗越大，如此將造成不必要的資源浪費。
請參照圖3A，其所示為現有具效率最佳化電壓調節器效率曲線圖(以四相供電和八相供電的電壓調節器為例)。在中央處理器(CPU)是處于高運轉負載(重載)時(CPU電流高于I—CPUref)，電壓調節器開啟全部八個相位來對中央處理器(CPU)供電；在中央處理器(CPU)是處于低運轉負載(輕載)時(CPU 電流低于I—CPUref)，電壓調節器則只采用四個相位來對中央處理器(CPU)供電，如此將可得到電壓調節器效率的最佳化(圖3A實線)。
為了能夠得知中央處理器(CPU)的負載狀況，通常會利用一負載檢測電路來檢測中央處理器的電流LCPU。一般來說，負載檢測電路可利用一比較器來實現。請參圖3B，其所示為負載檢測電路示意圖。比較器100接收中央處理器的電流I一CPU和一參考電流I—CPUref后可等比例的對應至二個電壓，該二個電壓再分別進行比較。當比較器比較出中央處理器的電流I—CPU 高于參考電流I一CPUref時，該比較器可產生一低電平；當比較器比較出中央處理器的電流I—CPU低于參考電流I一CPUref時，該比較器可產生一高電平。而根據負載檢測電路所輸出的不同電平，即可決定電壓調節器的工作相位數。另外，由于利用比較器進行電流的比較并產生不同電平的信號為簡單的現有技術，因此并未予以詳述。然而，現有的多相位電壓調節器在相位的切換中，只能固定地關閉某幾個相位，如此一來，將造成相位組使用率的不平衡，進而造成其使用壽命的減少。
請繼續參照圖2,當負載檢測電路檢測出中央處理器(CPU)是處于高運轉負載(重載)時，PWM控制單元22將通過脈沖信號PWM來開啟全部的PWM 電路，也就是，PWM控制單元22會輸出全部八個脈沖信號PWM1 8，并通過八個驅動單元24~38，使得八個PWM電路40~54可同時對中央處理器(CPU)供電。
當負載檢測電路檢測出中央處理器(CPU)是處于低運轉負載(輕載)時， PWM控制單元22僅會通過部分的脈沖信號PWM來開啟部分的PWM電路。以僅開啟四個相位來說，現有多相位電壓調節器固定地以第一相位電路210 至第四相位電路240作為工作相位，也就是PWM控制單元22固定地僅輸出前四個脈沖信號PWM1、 PWM2、 PWM3、 PWM4，并通過前四個驅動單元 24、 26、 28、 30，使得前四個PWM電路40、 42、 44、 46對中央處理器(CPU) 供電。由于PWM控制單元22并不輸出后四個脈沖信號PWM5、 PWM6、 PWM7、 PWM8，因此后四個PWM電路48、 50、 52、 54并不對中央處理器 (CPU)供電。
然而，現有多相位電壓調節器只能固定地開啟第一相位電路210至第四相位電路240，和固定地關閉第五相位電路250至第八相位電路280，長久以后，將造成第一相位電路210至第四相位電路240和第五相位電路250至第八相位電路280內的零件使用率明顯的不同，進而造成第一相位電路210 至第四相位電路240內的零件壽命的下降。

發明內容
有鑒于此，本發明的目的在于提供一種多相位電壓調節器及其控制方法，以改善現有技術的缺失。
本發明提出一種多相位電壓調節器，操作于一高負載模式與一低負載模式，連接至一中央處理器，包含一PWM控制單元，用以產生N個脈沖信號，且N個脈沖信號具有不同的相位；以及，N個相位電路，分別接收N個脈沖信號，并相對應地產生N個核心電壓給中央處理器；其中，PWM控制單元于第一次進入低負載模式時，開啟N個相位電路中一第一部分的Q個相位電路；以及，PWM控制單元于第二次進入低負載模式時，開啟N個相位電路中一第二部分的Q個相位電路；其中，Q小于N且第一部分的Q個相位電路不完全相同于第二部分的Q個相位電路。
另外，本發明提出一種多相位電壓調節器的控制方法，此多相位電壓調節器具有N個相位電路且操作于一高負載模式與一低負載模式，此控制方法包含下列步驟當第一次進入該低負載模式時，開啟N個相位電路中一第一部分的Q個相位電路；以及當第二次進入低負載模式時，開啟N個相位電路中一第二部分的Q個相位電路；其中，Q小于N且第一部分的Q個相位電路不完全相同于第二部分的Q個相位電路。
本發明的多相位電壓調節器，當其操作于低負載模式時，可根據一相位控制機制，來開啟或關閉多相位電壓調節器內的特定相位，使得多相位電壓調節器內的零件使用率達成平衡，進而達成零件壽命的提升。

本申請利用下列圖式及說明，使得更深入地了解本發明
圖1所示為一現有單相式電壓調節器示意圖。
圖2所示為一現有八相式電壓調節器示意圖。
圖3A所示為具效率最佳化電壓調節器效率曲線圖。
圖3B所示為負載檢測電路。
圖4所示為本發明第一實施實例的多相位電壓調節器。圖5所示為本發明第二實施實例的多相位電壓調節器。
具體實施例方式
請參照圖4，其所示為本發明第一實施例的多相位電壓調節器示意圖(以八相式電壓調節器為例)。八相式電壓調節器包括一 PWM控制單元56;第一至第八PWM驅動單元58 72;第一至第八PWM電路74 88。另外，每一 PWM電路74~88另包含二個功率晶體管Ml、 M2與一 RLC電路。其中， PWM控制單元56可以輸出八相脈沖信號PWM1 8分別至第一 PWM驅動單元58至第八PWM驅動單元72。另外，PWM控制單元56內含一控制器562具有一輸入端in可連接至一負載檢測電路的輸出端。而控制器562可以輸出一相位控制信號用以決定八相脈沖信號PWM1~8的輸出或不輸出。
另外，每一 PWM驅動單元58~72皆搭配相對應的PWM電路74~88成為八個相位電路，也就是，第一相位電路410至第八相位電路480。每一相位電路410-480皆具有核心電壓輸出端Vcore連接至中央處理器(CPU)。因此，中央處理器(CPU)所供應的電流是由八相電壓調節器根據八個脈沖信號 PWM1 PWM8來提供。
首先，當負載檢測電路檢測出中央處理器(CPU)是處于高運轉負載(重載) 時，而PWM控制單元56需要通過脈沖信號PWM來開啟全部的PWM電路時，此時控制器562可控制PWM控制單元56輸出全部八個脈沖信號 PWM1~8，隨后并通過八個驅動單元58~72，使得八個PWM電路74~88可同時對中央處理器(CPU)供電。
當負載檢測電路檢測出中央處理器(CPU)是處于低運轉負載(輕載)，使得本發明多相位電壓調節器操作于低負載模式而僅需開啟四個相位時，控制器 562可以控制PWM控制單元56輸出與前一次相異的脈沖信號。根據本發明的第一實施例，假設第一次PWM控制單元56進入低負載模式，控制器562 會控制PWM控制單元56僅輸出前四個脈沖信號PWM1 4，并通過前四個驅動單元58 64，使得前四個PWM電路74 80可對中央處理器(CPU)供電，也就是開啟第一相位電路410至第四相位電路440;而PWM控制單元56不輸出后四個脈沖信號PWM5~8，也就是關閉第五相位電路450至第八相位電路480。
當PWM控制單元56再次進入低負載模式，控制器562會控制PWM控制單元56輸出的四個脈沖信號與第一次相異。也就是輸出后四個脈沖信號 PWM5~8，并通過后四個驅動單元66 72，使得后四個PWM電路82~88可對中央處理器(CPU)供電，也就是開啟第五相位電路450至第八相位電路 480;而PWM控制單元56不輸出前四個脈沖信號PWM1 4，也就是關閉第一相位電路410至第四相位電路440。
如此一來，當本發明第一實施例的多相位電壓調節器需要操作于低負載模式時，本發明的多相位電壓調節器的前四相位和后四相位會輪流開啟，使得本發明的多相位電壓調節器內的零件使用率能達成平衡，進而達成本發明的多相位電壓調節器內的零件壽命的提升。
另外，相位控制信號也可采用隨機相位控制機制來產生。請參照圖5，其所示為本發明第二實施例的多相位電壓調節器示意圖(以八項式電壓調節器為例)。該八相式電壓調節器除將一 PWM控制單元90取代該PWM控制單元56夕卜，與圖4所示的八相式電壓調節器相同，因此其動作原理不再贅述。另外，PWM控制單元90內含一控制器902與一八位的緩存器904，其中控制器902具有一輸入端in連接至負載檢測電路輸出端，并且控制器902 可以輸出一相位控制信號至該緩存器904用以更新緩存器904所儲存的值；而緩存器904所儲存的值用以決定八相脈沖信號PWM1 PWM 8的輸出或不輸出。另外，控制器902內含一隨機數產生器906。
舉例來說，當本發明第二實施例的多相位電壓調節器操作于高負載模式而需開啟八個相位時，控制器902輸出一八位的相位控制信號。其中，該八位的相位控制信號中共有八個位為"l"。因此，PWM控制單元90可根據緩存器904中的數值來輸出全部八個脈沖信號PWM1~8，隨后并通過八個驅動單元58~72，使得八個PWM電路74~88可同時對中央處理器(CPU)供電。
相位電壓調節器操作于低負載模式而僅需開啟四個相位時，控制器902 可要求隨機數產生器906以隨機方式輸出一八位的相位控制信號至該緩存器 904，其中，該八位的相位控制信號中共有四個位為'T，、四個位為"O"。
舉例來說，該緩存器904中儲存的值為(Ol 10,1001)，則輸出第二脈沖信號、第三脈沖信號、第五脈沖信號、第八脈沖信號PWM2、 PWM3、 PWM5、 PWM8，此時僅開啟第二相位電路420、第三相位電路430、第五相位電路 450、第八相位電路480。當下次多相位電壓調節器再次操作于低負載模式時，控制器902可要求隨機數產生器906以隨機方式輸出一相位控制信號至該緩存器904，使得PWM控制單元90可根據緩存器904中的數值來輸出四個脈沖信號。依此類推，利用隨機式的開啟和關閉相位組，使得本發明的多相位電壓調節器內的零件使用率將達成平衡，進而達成本發明的多相位電壓調節器內的零件壽命的提升。
此外，本發明雖以八相多相位電壓調節器為例，但并不以此為限，凡具 N相多相位電壓調節器皆可適用于本發明。
此外，當操作于低負載模式時，本發明的多相位電壓調節器雖以四相供電為例，但并不以此為限。在操作于低負載模式時，本發明的多相位電壓調節器所開啟的相位數，可根據中央處理器實際的電流承載作調整，也就是當中央處理器的電流承載處于相對高位時，本發明的多相位電壓調節器可開啟較多的相位數；當中央處理器的電流承載處于相對低位時，本發明的多相位電壓調節器可開啟較少的相位數。
綜上所述，雖然本發明已以較佳實施例公開如上，然其并非用以限定本發明，任何本領域普圖技術人員，在不脫離本發明的精神和范圍內，當可作各種更動與潤飾，因此本發明的保護范圍當以權利要求書所界定的范圍為準。
權利要求
1.一種多相位電壓調節器，操作于高負載模式與低負載模式，連接至中央處理器，其特征是，上述多相位電壓調節器包含PWM控制單元，用以產生N個脈沖信號，且上述N個脈沖信號具有不同的相位；以及N個相位電路，分別接收上述N個脈沖信號，并相對應地產生N個核心電壓給上述中央處理器；其中，上述PWM控制單元于第一次進入上述低負載模式時，開啟上述N個相位電路中第一部分的Q個相位電路；以及，上述PWM控制單元于第二次進入上述低負載模式時，開啟上述N個相位電路中第二部分的Q個相位電路；其中，Q小于N且上述第一部分的Q個相位電路不完全相同于上述第二部分的Q個相位電路。
2. 根據權利要求1所述的多相位電壓調節器，其特征是，當上述多相位電壓調節器操作于上述高負載模式時，上述PWM控制單元開啟上述N個相位電路。
3. 根據權利要求1所述的多相位電壓調節器，其特征是，其中Q-N/2。
4. 根據權利要求1所述的多相位電壓調節器，其特征是，上述PWM控制單元還包含控制電路，其中上述控制電路于上述低負載模式時隨機產生N 位相位控制信號，使得上述PWM控制單元根據上述N位相位控制信號開啟或關閉上述N個相位電路，其中，上述N位相位控制信號中共有Q個位為'T' 且(N-Q)個位為"0"。
5. 根據權利要求4所述的多相位電壓調節器，其特征是，其中上述PWM 控制單元還包含緩存器用以暫存上述N位相位控制信號。
6. 根據權利要求1所述的多相位電壓調節器，其特征是，上述多相位電壓調節器還包括負載檢測電路用以比較中央處理器電流以及參考電流；當上述中央處理器電流大于上述參考電流時，上述PWM控制單元進入上述高負載模式；反之，當上述中央處理器電流小于上述參考電流時，上述PWM控制單元進入上述低負載模式。
7. 根據權利要求1所述的多相位電壓調節器，其特征是，每一個上述相位電路還包括PWM驅動單元，接收上述PWM控制單元輸出的脈沖信號，并產生第一驅動信號與第二驅動信號；以及PWM電路，接收上述第一驅動信號與上述第二驅動信號后，產生輸出電流。
8. 根據權利要求7所述的多相位電壓調節器，其特征是，上述PWM驅動單元包括引導邏輯電路，根據上述脈沖信號產生第一信號與第二信號；以及二個驅動電路，分別接收上述第一信號與上述第二個信號后，產生上述第一驅動信號與上述第二驅動信號。
9. 根據權利要求7所述的多相位電壓調節器，其特征是，上述PWM電路包括上功率晶體管，具有漏極連接至電源電壓，具有柵極接收上述第一驅動信號；下功率晶體管，具有柵極接收上述第二驅動信號，具有源極連接至接地一山頓；輸出電感，具有第一端連接至上述上功率晶體管的源極，以及上述下功率晶體管的漏極；電流感測電阻，連接于上述輸出電感的第二端與核心電壓輸出端之間；以及輸出電容，連接于上述核心電壓輸出端與上述接地端之間。
10. 根據權利要求9所述的多相位電壓調節器，其特征是，上述上功率晶體管與上述下功率晶體管為n型金屬氧化物半導體晶體管。
11. 一種多相位電壓調節器的控制方法，上述多相位電壓調節器具有N 個相位電路且操作于高負載模式與低負載模式，其特征是，上述控制方法包含下列步驟當第一次進入上述低負載模式時，開啟上述N個相位電路中第一部分的 Q個相位電路；以及當第二次進入上述低負載模式時，開啟上述N個相位電路中第二部分的 Q個相位電路；其中，Q小于N且上述第一部分的Q個相位電路不完全相同于上述第二部分的Q個相位電路。
12. 根據權利要求11所述的控制方法，其特征是，上述控制方法還包括:當進入上述高負載模式時，開啟上述N個相位電路。
13. 根據權利要求11所述的控制方法，其特征是，其中Q-N/2。
14. 根據權利要求11所述的控制方法，其特征是，上述第一部分的Q個相位電路與上述第二部分的Q個相位電路是隨機產生。
15. 根據權利要求11所述的控制方法，其特征是，上述控制方法還包括: 比較中央處理器電流以及參考電流來決定進入上述高負載模式與上述低負載模式。
全文摘要
一種多相位電壓調節器及其控制方法。此多相位電壓調節器具有N個相位電路且操作于一高負載模式與一低負載模式。此控制方法包含下列步驟當第一次進入該低負載模式時，開啟N個相位電路中一第一部分的Q個相位電路；以及當第二次進入低負載模式時，開啟N個相位電路中一第二部分的Q個相位電路；其中，Q小于N且第一部分的Q個相位電路不完全相同于第二部分的Q個相位電路。本發明的多相位電壓調節器，當其操作于低負載模式時，可根據一相位控制機制，來開啟或關閉多相位電壓調節器內的特定相位，使得多相位電壓調節器內的零件使用率達成平衡，進而達成零件壽命的提升。
文檔編號H02M3/156GK101409506SQ20081012972
公開日2009年4月15日申請日期2008年8月11日優先權日2008年8月11日
發明者吳潮崇, 李侑澄, 紀吉本申請人:華碩電腦股份有限公司

完整全部詳細技術資料下載