專利名稱：：開關調節器的制作方法
技術領域：
：本發明涉及一種非絕緣型的開關調節器。
背景技術：
：作為以往的開關調節器，如下述專利文獻1所公開的，有如下的開關調節器為了使交流電流流過電感器，該開關調節器具有以推挽形式被連接的兩個開關元件(PMOS晶體管和NMOS晶體管)。在這種開關調節器中，尤其是在輸出側是輕負載的情況下，優選設置防止流過電感器的電流逆流到NMOS晶體管的功能。這是因為，通過設置這樣的功能，能夠減少逆流的電流因NMOS晶體管的導通電阻而產生的電力損耗。作為防止流過電感器的電流逆流的方案，已知的有，監視NMOS晶體管的電感器側電位，當該電位比接地電位低時，通過使NMOS晶體管截止，來阻止逆流電流。日本特開2002-44939號公報然而，通常在開關調節器中，為提高其效率，以推挽形式被連接的兩個開關元件(PMOS晶體管和NMOS晶體管)的導通電阻被設計得非常小。因此，NMOS晶體管的電感器側電位，艮P，因NMOS晶體管的導通電阻而產生的電位變成非常接近接地電位的值。因此，以往，當用比較器來比較NMOS晶體管的電感器側電位和接地電位時，容易受該比較器的偏置偏差的影響，有時不能精度良好地檢測出流過電感器的電流逆流的時刻。鑒于上述觀點，期盼一種能可靠地防止流過電感器的電流向開關元件逆流的開關調節器。
發明內容本發明的開關調節器具有產生三角波的第1信號生成部；對輸出電位和三角波的電位進行比較的第1比較器；第1開關元件，其一端被設定為第1基準電位，另一端被連接在第1節點，根據第1比較器的比較結果而動作；第2開關元件，其一端被設定為比第1基準電位低的第2基準電位，另一端被連接在第l節點，根據第l比較器的比較結果而動作；設置在第l節點和輸出端之間的電感器；第2信號生成部，其產生對流過電感器的電流的波形進行了模擬的參照電位的信號，至少使流過電感器的電流變成大致為0的時刻、與該參照電位和輸出電位變為大致相同的時刻一致;以及開關控制部，如果參照電位比輸出電位低，則該開關控制部進行控制以使第1幵關元件以及第2開關元件都變為截止狀態。在本發明的開關調節器中，第2信號生成部生成對流過電感器的電流的波形進行了模擬的參照電位的信號，該參照電位和輸出電位變為大致相同的時刻被設定成與流過電感器的電流變為大致為0的時刻一致。在開關控制部，當檢測出參照電位下降得比輸出電位還低時，進行控制以使第1開關元件和第2開關元件都變為截止狀態。此處，由于參照電位被設定為輸出電位左右的大小，所以將參照電位和輸出電位例如通過比較器等進行比較時，幾乎不用考慮該比較器的偏置偏差的影響，因此可以對流過電感器的電流進行高精度的零電流檢測。根據本發明的開關調節器，可以對流過電感器的電流進行高精度的零電流檢測。因此，能夠可靠地防止流過電感器的電流向開關元件逆流。圖1是參照裝置的電路圖。圖2是表示參照裝置在重負載動作時的動作的時序圖。圖3是表示參照裝置在輕負載動作時的動作的時序圖。圖4是表示第一實施方式的開關調節器的電路圖。圖5是表示在第一實^方式的開關調節器中使用的三角波產生電路的一個例子的電路圖。圖6是用于說明有關復制電路的動作的信號波形圖。圖7是表示第一實施方式所涉及的開關調節器在重負載動作時的動作的時序圖。圖8是表示第一實施方式所涉及的開關調節器在輕負載動作時的動作的時序圖。圖9是第二實施方式的開關調節器的電路圖。圖IO是第三實施方式的開關調節器的電路圖。圖11是表示第三實施方式所涉及的開關調節器在輕負載動作時的動作的時序圖。標號說明1:開關調節器；10:三角波產生電路(第l信號生成部)；C0MP1:比較器(第1比較器)；Ql:PMOS晶體管(第1開關元件)；Q2:NMOS晶體管(第2開關元件)；Ll:電感器；20:復制電路(第2信號生成部)；30:控制電路(開關控制部)。具體實施例方式在說明本發明的各實施方式之前，為明確各實施方式的結構以及作用上的特征，以以往的開關調節器作為參照裝置來進行說明。<參照裝置>圖1是作為以往的開關調節器的一例的參照裝置500的電路圖。該參照裝置500是將輸入電位VIN變換為輸出電位VOUT(<VIN)的降壓變換器(降壓轉換裝置)。參照裝置500具有三角波產生電路10、兩個比較器COMPl、COMP3、控制電路60、以推挽形式被連接的兩個晶體管(PMOS晶體管Q1、NMOS晶體管Q2)、電感器L1、平滑電容器C1。另外，在輸出端子OUT上連接負載RL。三角波產生電路(SAW)10產生峰值電位為VH、底部電位為VL的規定頻率的三角波SAWOUT(電位VSAW)。由三角波產生電路10輸出的三角波SAWOUT被輸入到比較器COMP1的反轉輸入端子。另一方面，參照裝置500的輸出電位VOUT被反饋到比較器COMP1的非反轉輸入端子。比較器COMP1比較三角波的電位VSAW和輸出電位VOUT，并將該比較結果輸出到控制電路60。另外，另一比較器COMP3的反轉輸入端子被施加節點900的電位V900，即，NMOS晶體管Q2的漏極電位。比較器COMP3的非反轉輸入端子被施加接地電位VGND。比較器COMP3比較電位V900和接地電位VGND，將該比較結果輸出給控制電路60。控制電路60具有緩沖器61、63和AND("與")電路62，并根據由兩個比較器COMP1、COMP3所提供的比較結果，控制PMOS晶體管Ql以及NMOS晶體管Q2。PMOS晶體管Q1的源極被連接在輸入端子IN(輸入電位VIN)，漏極被連接在節點卯0。PMOS晶體管Ql的柵極被提供緩沖器61的輸出信號而進行動作。NMOS晶體管Q2的源極被提供接地電位VGND，漏極被連接在節點900。NMOS晶體管Q2的柵極被提供緩沖器63的輸出信號而進行動作。節點900和輸出端子OUT之間設有電感器Ll。電感器Ll和輸出端子OUT之間，連接有一個端子被接地的平滑電容器C1。下面，參照圖2和圖3對參照裝置500的動作進行說明。該參照裝置500的動作狀態根據提供給輸出的負載RL，可以分為重負載動作時和輕負載動作時。所謂重負載動作時是指，輸出側的負載的阻抗小的情況下的動作狀態。另一方面，所謂輕負載動作時是指，輸出側的負載的阻抗大，與重負載動作時相比流過電感器Ll的電流小的情況下的動作狀態。圖2和圖3分別是表示重負載動作時以及輕負載動作時的動作的時序圖。在各圖中，(a)表示三角波的電位VSAW以及輸出電位VOUT，(b)表示比較器COMP1的輸出信號SC1，(c)表示AND電路62的輸出信號S62，(d)表示電感器L1的電流IL。首先，對重負載時的動作狀態進行說明。在重負載動作時，在輸出電位VOUT比三角波SAWOUT的電位VSAW還小的情況下，由于比較器COMP1的輸出信號SC1為低電平(L電平)(圖2的時刻tl)，控制電路60使PMOS晶體管Q1導通。由此，電流IL從輸入端子IN通過PMOS晶體管Ql流向電感器LI，輸出端子OUT的輸出電位VOUT升高。此時，由于位于PMOS晶體管Ql的輸出級的節點900的電位V900在接地電位VGND以上，所以從比較器COMP3對控制電路60(AND電路62)施加L電平。此時，由于信號S62成為L電平，所以NMOS晶體管Q2截止。輸出電位VOUT升高，當變得比三角波SAWOUT的電位VSAW大時，由于比較器COMP1的輸出信號SC1變為高電平(H電平)(圖2的時刻t2)，所以控制電路60使PMOS晶體管Ql截止。此時，由于電感器Ll進行動作以使電流繼續流，因此節點900的電位V900變得比接地電位VGND低。由此，從比較器COMP3輸出H電平，由于AND電路62的輸出信號S62變為H電平，因此NMOS晶體管Q2導通。由此，通過NMOS晶體管Q2，電感器Ll的一方端子被接地，因此隨著輸出端子OUT的輸出電位VOUT下降，同時電流IL減小。艮口，在重負載動作時，如圖2所示，信號SC1是L電平時(PMOS晶體管Ql為導通時)，流過電感器Ll的電流增大，信號S62是H電平時(NMOS晶體管Q2為導通時)，流過電感器L1的電流減小。接著，對輕負載時的動作狀態進行說明。在輕負載動作時，和重負載動作時相比，流過電感器L1的電流IL整體上減小。因此，在圖3，在時刻t3信號SC1變為H電平，NMOS晶體管Q2變為導通之后，如果電流IL減小，則電流IL比0[A]低，變為逆向流動。當電流IL逆向流動時，由于NMOS晶體管Q2的導通電阻，節點900的電位V900變為接地電位VGND以上。在該參照裝置500中，如果通過比較器COMP3檢測出節點900的電位V900變為接地電位VGND以上的狀態，則信號S62變為L電平(圖3的時刻t4)。由此，由于NMOS晶體管Q2截止，所以防止了時刻t4以后的電流IL的逆流。如上述所說明的，根據該參照裝置500，在輕負載動作時，雖然通過比較節點900的電位V900和接地電位VGND，從而檢測出流過電感器Ll的電流IL是逆向流動，但該檢測精度不高。其原因是，電流IL的逆向流動的檢測受到比較器COMP3的偏置偏差的很大的影響。通常在幵關調節器中，為提高效率，作為開關晶體管的NMOS晶體管Q2的導通電阻被設計得極小，因此節點900的電位V900變成很接近接地電位VGND的值。所以，容易受到比較器COMP3的偏置偏差的影響，盡管電位V900比接地電位VGND高，有時還是會發生比較器COMP3的輸出不為L電平的情況。下面，對本發明的各實施方式進行說明。在各實施方式的說明中，適當地參照上述的參照裝置的結構。<第一實施方式〉以下，對本發明的開關調節器的一個實施方式進行說明。本實施方式的幵關調節器1和上述參照裝置500—樣，是將輸入電位VIN(第1基準電位)變換為輸出電位VOUT(<VIN)的降壓變換器。圖4是本實施方式的開關調節器的電路圖，對于與圖l所示參照裝置500相同的部分，賦予相同的標號，不進行重復說明。另外，接地電位VGND對應于本發明的第2基準電位。下面，主要著眼于與參照裝置500的結構上的差異，對本實施方式的幵關調節器l的結構進行說明。開關調節器1與上述參照裝置500相同，具有三角波產生電路10(第l信號生成部)、比較器COMP1(第l比較器)、以推挽形式被連接的兩個晶體管(PMOS晶體管Ql(第1開關元件)、NMOS晶體管Q2(第2開關元件))、電感器L1、平滑電容器C1，作為開關調節器的基本結構與參照裝置500相同。另一方面，和參照裝置500不同的是，幵關調節器1具有緩沖器41、43、反相器42、44、比較器COMP2(第2比較器)、復制電路20(第2信號生成部)、控制電路30(開關控制部)。與參照裝置500相比較的其結構的不同點是以如下目的而設計的使得輕負載動作時，流過電感器U的電流IL的逆向流動的檢測精密度比參照裝置500高。三角波產生電路(SAW)10產生峰值電位為VH、底部電位為VL的規定頻率的三角波SAWOUT(電位VSAW)，關于該電路結構例將參照圖5進行說明，但不限于圖5所記載的三角波產生電路，本領域技術人員所知道的任何三角波產生電路都可以利用于本實施方式。圖5是表示三角波產生電路10的一個例子的電路圖。圖5所示的三角波產生電路10具有電流生成電路101、電容器CIO、比較器COMPIO、反相器15、NMOS晶體管Q15、Q16。電流生成電路101具有串聯連接的PMOS晶體管Q12以及NMOS晶體管Q13、串聯連接在PMOS晶體管Q12和電源線(電源電壓VDD)之間的PMOS晶體管Qll、串聯連接在NMOS晶體管Q13和接地之間的NMOS晶體管Q14。PMOS晶體管Qll以及NMOS晶體管Q14的柵極被施加后述的比較器COMP10的輸出(控制電壓)。通過這樣的結構，電流生成電路101根據從比較器COMP10所提供的控制電壓而生成充放電用的電流。PMOS晶體管Q12、Q13的柵極分別被施加從未圖示的偏壓電路所輸出的偏壓VB1、VB2。由此，PMOS晶體管Q12以及NMOS晶體管Q13始終處于導通的狀態。PMOS晶體管Q12以及NMOS晶體管Q13是作為噪聲消除的目的而設置的。即PMOS晶體管Q12的源一漏極電阻或NMOS晶體管Q13的源一漏極間電阻，和后述的電容器C10的電容一起形成CR電路。由此，除去到三角波產生電路IO內部的噪聲。此處，將PMOS晶體管Q12、Q13相互被連接的位置(共同漏極)的節點作為節點800(參照圖5)。節點800上連接有一個端子接地的電容器CIO。在電流生成電路101進行了充電動作的情況下，即，在PMOS晶體管Qll導通了的情況下，通過從該電流生成電路101所輸出的電流，電容器C10被充電。由此，節點800的電位升高。g卩，形成三角波SAWOU丁的上升線。此時，NMOS晶體管Q14截止。另外，在電流生成電路101進行了放電動作的情況下，艮卩，NMOS晶體管Q14導通了的情況下，儲存在電容器C10中的電荷通過電流生成電路101向接地流出。由此，節點800的電位下降。即，形成三角波SAWOUT的下降線。此時，PMOS晶體管Q11截止。三角波產生電路10通過反復該充放電，來輸出三角波SAWOUT。NMOS晶體管Q15的漏極被施加三角波SAWOUT的成為底部電位的電位VL。NMOS晶體管Q15的柵極連接比較器COMP10的輸出。NMOS晶體管Q16的漏極被施加三角波SAWOUT的成為峰值電位的電位VH。比較器COMP10的輸出通過反相器15連接到NMOS晶體管Q16的柵極。在比較器COMP，非反轉輸入端子和節點800連接，反轉輸入端子和NMOS晶體管Q15、Q16的源極連接。在節點800的電位V800比電位VL高的期間，由于比較器COMP10輸出H電平，所以電流生成電路101進行放電動作。即，NMOS晶體管Q14導通，在電容器CIO中所儲存的電荷流出。該放電動作持續到節點800的電位V800與電位VL—致，艮卩，持續到被輸入到比較器COMP10的兩個電位一致。由此，生成底部電位為電位VL的三角波SAWOUT。在節點800的電位V800比電位VH低的期間，由于比較器COMP10輸出L電平，所以電流生成電路101進行充電動作。艮卩，PMOS晶體管Qll導通，在電容器C10中存儲電荷。該充電動作持續到節點800的電位V800和電位VH—致，即，持續到被輸入到比較器COMP10的兩個電位一致。由此，生成峰值電位為電位VH的三角波SAWOUT。[復制電路20的結構例]下面，參照圖4，說明作為第2信號生成部的復制電路20的結構例。在圖4，復制電路20是特別在開關調節器1的輕負載動作時，再現對流過電感器L1的電流IL的信號的波形進行了模擬的電位的電路。參照圖4，復制電路20具有PMOS晶體管Q3(第3開關元件)、NMOS晶體管Q4(第4開關元件)、電阻R1(第l電阻元件)、電容器C2(第1電容器)、開關元件SW1(第5開關元件)。復制電路20在節點902(電位VREP)再現對流過電感器L1的電流IL的信號的波形進行了模擬的電位。為此，復制電路20作為整體，由根據PMOS晶體管Q3、NMOS晶體管Q4以及開關元件SW1的動作、電容器C2的高電位側的節點902的電位VREP發生變化的CR電路構成。另外，也可以使用MOS晶體管的電容作為電容器C2。節點902的電位VREP與本發明的參照電位對應。在圖4所示的復制電路20中，PMOS晶體管Q3的源極被連接到輸入端子IN(輸入電位VIN)，漏極被連接到節點901。PMOS晶體管Q3的柵極通過反相器42、44被連接到比較器COMP1的輸出端。因此，PMOS晶體管Q3與PMOS晶體管Ql連動而動作(導通或截止)。NMOS晶體管Q4的源極被提供接地電位VGND，漏極被連接到節點901。NMOS晶體管Q4的柵極上連接控制電路30內的NOR電路39的輸出端。在開關調節器1中，NMOS晶體管Q2的柵極通過緩沖器43，同樣地連接到NOR電路39的輸出端，因此NMOS晶體管Q4與NMOS晶體管Q2連動而動作(導通或截止)。電阻R1的一端連接節點901，另一端連接節點902。開關元件SW1的一端連接節點卯2，另一端連接輸出端子VOU丁。開關元件SW1根據控制電路30內的NOR電路38的輸出信號而進行動作。即，開關元件SW在NOR電路38的輸出信號為H電平時導通，在NOR電路38的輸出信號為L電平時截止。關于復制電路20的動作，稍后敘述。在開關調節器1中，比較器COMP2將復制電路20中的電位VREP輸入到非反轉輸入端子，并將輸出電位VOUT輸入到反轉輸入端子，輸出與電位VREP和輸出電位VOUT的比較結果對應的邏輯電平的信號SC2。該信號SC2被輸入到控制電路30(反相器33)。[控制電路30的結構例]下面，參照圖4，對作為開關控制部的控制電路30的結構例進行說明。在實施方式所涉及的開關調節器1中，控制電路30所要求的功能是下面的兩個功能F1、F2。只要滿足以下功能F1、F2，則控制電路30的電路結構不限于圖4所記載的電路例。(功能F1)控制電路30按照期間P1P3，需進行依據下表l的控制。在實施方式所涉及的開關調節器1中，在各個期間對控制電路30的輸入不一樣，在重負載動作時，按照PI—P2—P1—P2—…的方式順序地反復產生期間200710104444.X說明書第10/21頁Pl、P2。在輕負載動作時，按照P1—P2—P3—P4—…的方式順序地反復產生期間P1P3。另外，在期間P3，信號SC2為"不定"的情況是指，由于對比較器COMP2的反轉輸入端子以及非反轉輸入端子都輸入輸出電位VOUT，所以比較器COMP2的輸出信號SC2可能取H電平以及L電平中的任何一方的情況。[表l]<table>tableseeoriginaldocumentpage13</column></row><table>(功能F2)控制電路30在輕負載動作時變為期間P3后，即，在開關元件SW1導通之后，需要保持在此之前的控制結果，直到信號SC1再次變為L電平(直到返回期間P1)。為滿足上述功能F1、F2，在圖4所示的例子中，控制電路30具有延遲電路31、反相器32、33、2輸入的NAND電路3437、2輸入的NOR電路38、39。延遲電路31以及反相器32被輸入通過反相器42相對于信號SC1的電平被反轉的電平的信號。NOR電路38、39構成控制電路30的輸出部。NOR電路38的輸出端被連接到開關元件SW1，開關元件SW1在NOR電路38的輸出電平S38為H電平時導通，為L電平時截止。NOR電路39的輸出端被連接到NMOS晶體管Q2、Q4的柵極。下面的說明中，所謂控制電路30的輸出邏輯是指，NOR電路38、39的輸出信號S38、39的邏輯電平。另外，在圖4所示的控制電路30中，為實現上述功能F2，在圖4的控制電路30中，形成由NAND電路36、37構成的RS觸發器(flipflop),根據需要保持輸出邏輯電平。下面，對圖4所記載的控制電路30，說明上述各個期間的動作。首先，在期間P1，由于比較器C0MP1的輸出信號SC1為L電平，所以通過反相器42向NOR電路38、39輸入H電平，信號S38、S39均變為L電平。因此，如表1所示，NMOS晶體管Q2、Q4截止，開關元件SW1截止。期間P2是比較器COMP1的輸出信號SC1變為H電平，并且，比較器COMP2的輸出信號SC2仍為H電平的期間。艮卩，期間P2是在復制電路20內，雖然NMOS晶體管Q4開始導通，但是節點902的電位VREP仍然比輸出電位VOUT高的期間。在期間P2，在比較器COMP1的輸出信號SC1被切換為H電平后，延遲電路30的延遲期間經過之前，由于延遲電路31的輸出信號S31仍為H電平，所以RS觸發器(NAND電路36、37)的輸入信號S34、S35分別變為L電平、H電平，RS觸發器的輸出信號S36、S37分別變為H電平、L電平。其結果，信號S38、S39分別變為L電平、H電平。因此，如表1所示，NMOS晶體管Q2、Q4導通，開關元件SW1截止。之后，當經過了延遲電路31的延遲期間時，延遲電路31的輸出信號S31變為L電平，而RS觸發器(NAND電路36、37)的輸入信號S34、S35都變為H電平，控制電路30的輸出邏輯被保持。即，信號S38、S39各自仍為L電平、H電平。期間P3是比較器COMP1的輸出信號SC1為H電平，并且比較器COMP2的輸出信號SC2暫時變為L信號之后的期間。即，期間P3是在復制電路20內，NMOS晶體管Q4導通以后，進入電容器C2的放電，節點902的電位VREP變得比輸出電位VOUT低之后的期間。在期間P3，在節點902的電位VREP比輸出電位VOUT還低的情況下，比較器COMP2的輸出信號SC2變為L電平。接著，RS觸發器(NAND電路36、37)的輸入信號S34、S35分別變為H電平、L電平，RS觸發器的輸出信號S36、S37分別變為L電平、H電平。其結果，信號S38、S39分別變為H電平、L電平。因此，如表1所示，開關元件SW1導通，NMOS晶體管Q2、Q4截止。此處，一旦開關元件SW1導通，則比較器COMP2的非反轉輸入端子以及反轉輸入端子都被輸入輸出電位VOUT，因此其輸出信號SC2的邏輯電平變為不定。所以，信號SC2有可能從L電平反轉為H電平，但在該情況下，RS觸發器(NAND電路36、37)的輸入信號S34、S35都變為H電平，控制電路30的輸出邏輯被保持。即，信號S38、S39各自被保持為仍為H電平、L電平。該輸出邏輯的保持被繼續，直到比較器COMP1的輸出信號SC1被切換為L電平，g卩，直到切換到期間P1，通過RS觸發器的輸入信號之一的信號S34的電平變化而被解除。如以上所述，圖4所示的控制電路30構成為同時滿足上述兩個功能Fl、F2。[復制電路20的動作]下面，為了示出在開關調節器1的輕負載動作時,通過該復制電路20，可以再現流過電感器L1的電流IL的信號的波形的根據，參照圖6說明復制電路20的動作。圖6是用于說明復制電路20的動作的信號波形圖，(a)為節點902的電位VREP，(b)表示電流IL。圖6中，時刻tO時刻tl的期間相當于表1中的期間Pl，時刻tl時刻t2的期間相當于表1中的期間P2。下面，分(A)期間Pl時、和(B)期間P2時，按順序進行說明。另外，將電阻Rl的電阻值設為R、電容器C2的電容設為C、電感器Ll的電感設為L。(A)期間P1時(輸出電壓VOUT〈電位VSAW時)輸出電壓VOITK電位VSAW時，由于信號SC1變為L電平，因此PM0S晶體管Q1、Q3導通。另外，通過控制電路30的動作，NMOS晶體管Q4截止，開關元件SW1截止(參照表l)。因此，在復制電路20，電流從輸入端子IN通過電阻R1流到電容器C2，電容器C2被充電。另外，通過控制電路30的動作，在信號SC1即將切換為L電平之前(在期間P3)，開關元件SW1處于導通(參照表1)。因此，在信號SC1切換為L電平的時刻(圖6的時刻t0)，節點902的電位VREP變為和輸出電位VOUT相同。所以，開關元件SW1截止后的節點902的電位VREP變為下式(1)。VREP=(VIN—VOUT)'(l—exp(—t/CR))...(1)另外，在式(1)，時刻t是以信號SCl變為L電平的時刻t0(參照圖6)，即，開關元件SWl導通的時刻為基準。根據上述式(1)，在以時刻tO為基準的較短期間內，電位VREP的變化率如下述式(2)。dVREP/dt=(VIN—VOUT)/CRexp(-t/CR)—(VIN—VOUT)/CR(tNO)...(2)因此，如圖6(a)所示，電位VREP從時刻t0起，以輸出端子VOUT為起點，以(VIN—VOUT)/CR的斜率變化。另一方面，當輸出電壓VOUT〈電位VSAW時，如上所述，由于PMOS晶體管Q1導通，NMOS晶體管Q2截止，因此，從輸入端子IN(輸入電位VIN)朝向輸出端子VOUT(輸出電位VOUT)流過電感器L1的電流IL增大。該電流IL的變化率，可以表達為下述式(3)。dIL(t)/dt=(VIN—VOUT)/L...(3)另外，通過控制電路30的動作，在信號SC1即將切換為L電平之前(在期間P3)，PMOS晶體管Ql為截止，并且NMOS晶體管Q2也為截止(參照表1)。因此，在信號SCI切換為L電平的時刻(圖6的時刻tO)，電流IL為0[A]。因此，如圖6(b)所示，電流IL是以0[A]為起點，從時刻tO開始以(VIN—VOUT)/L的斜率而變化。比較上述(2)、(3)式可知，在期間P1(輸出電壓VOUT〈電位VSAW時)，復制電路20內的電位VREP、以及流過電感器L1的電流IL，都是以信號SC1變為L電平的時刻t0為基準，以與輸入電位VIN和輸出電位VOUT的差分(VIN—VOUT)成比例的斜率而變化的。(B)期間P2時(輸出電壓VOUT^電位VSAW時)在期間P2，變為輸出電壓VOUT^電位VSAW，信號SC1變為H電平，因此，PMOS晶體管Ql、Q3截止。另外，通過控制電路30的動作，NMOS晶體管Q2、Q4導通，開關元件SW1為截止(參照表1)。因此，在復制電路20，儲存在電容器C2中的電荷通過電阻R1以及NMOS晶體管Q4向接地放電。這里，若設NMOS晶體管Q4導通時刻(圖6的時刻tl)的節點902的電位VREP為VREP—0，則其后的電位VREP可以用下述式(4)表示。VREP=VREP—O'exp(-t/CR)...(4)另外，在式(4)中，時刻t以期間P2的開始時刻tl為基準。此處，在開關調節器1的輕負載動作時，由于時刻tO到時刻tl的期間非常短，所以緊接著NMOS晶體管Q4導通之后的節點902的電位VREPJ)變為非常接近輸出電位VOUT的值。因此，根據上述式(4)，在以時刻tl為基準的較短期間內，電位VREP的變化率可以近似地按下述式(5)來表示。dVREP/dt一(VREP—0/CR)'exp(-t/CR)—(VREP—0/CR)(t—0)—(VOUT/CR)...(5)因此，如圖6(a)所示，電位VREP從時刻tl開始以一(VOUT/CR)的斜率而變化。另一方面，在期間P2，如上所述，由于PMOS晶體管Ql截止，NMOS晶體管Q2導通，所以從輸入端子IN(輸入電位:VIN)朝著輸出端子VOUT(輸出電位VOUT)流過電感器L1的電流EL減小。該電流IL的變化率可以表示為下述式(6)。dIL(t)/dt二一VOUT/L...(6)因此，如圖6(b)所示，電流IL從時刻tl開始以一VOUT/L的斜率變化。比較上式(5)、(6)可知，在期間P2，復制電路20內的電位VREP和流過電感器Ll的電流IL都以信號SC1成為H電平的時刻tl為基準，以與輸出電位VOUT成比例的斜率變化。進一步，參照圖6進行說明。如上所述，在時刻t0以后，電位VREP以輸出電位VOUT為起點而變化，電流IL以O[A]為起點而變化。之后，在時刻t0到時刻tl的期間(期間Pl)，電位VREP與電流IL上升的斜率之比，與輸入電位VIN和輸出電位VOUT的值無關，而由CR與L之比決定。同樣，在時刻tl到時刻t2的期間(期間P2)，電位VREP與電流IL下降的斜率之比，與輸出電位VOUT的值無關，而由CR與L之比決定。因此，在時刻t0之后，雖然電位VREP以及電流IL上升或者下降時的斜率的絕對值各不相同，但在期間P2的期間，電位VREP恢復到輸出電位VOUT的時刻和，電流IL恢復到O[A]的時刻變得一致(圖6的時刻t15)。另外，圖6中，在時刻tl5，由比較器COMP2檢測出電位VREP〈輸出電位VOUT，在這之后的時刻t2，比較器COMP2的比較結果被反映到控制電路30的輸出，NMOS晶體管Q2截止。如上，如參照圖6所說明的，流過電感器Ll的電流IL的信號波形通過復制電路20內的電位VREP被再現。因此，在實施方式所涉及的開關調節器1中，通過在比較器COMP2中比較電位VREP和輸出電位VOUT，能夠檢測出電流IL為O[A]以下、即逆流的時刻。[開關調節器的動作]下面，參照圖7和圖8，分重負載動作時和輕負載動作時，對實施方式所涉及的開關調節器1的動作進行說明。圖7是表示開關調節器1在重負載動作時的各部分的信號波形的時序圖。圖8是表示開關調節器1在輕負載動作時的各部分的信號波形的時序圖。另外，在各圖中，從時刻to到時刻tl的期間為期間Pl，時刻tl到時刻t2的期間為期間P2，時刻t2到時刻t3的期間為期間P3(僅圖8)。重負載動作時(期間P1)在圖7，當經過了時刻t0時，變為輸出電壓VOITK電位VSAW(圖7(a))，比較器COMP1的輸出信號SC1從H電平變化為L電平(圖7(b))。由此，PMOS晶體管Ql、Q3導通。流過電感器L1的電流通過從輸入端子IN通過PMOS晶體管Q1而流動的路徑而增大(圖7(d))。在控制電路30，RS觸發器(NAND電路36、37)的輸入信號S34、S35都變為H電平(圖7(g)、(h))。通過反相器42對NOR電路38、39輸入H電平，信號S38、S39都為L電平(圖7(i)、(c))。因此，NMOS晶體管Q2、Q4截止，開關元件SW1截止。在復制電路20，電流從輸入端子IN通過PMOS晶體管Q3以及電阻R1流到電容器C2，電容器C2被充電。因此，電位VREP與流過電感器Ll的電流IL連動而升高(圖7(e))。在重負載動作時，在期間P1，電位VREP比輸出電位VOUT高，比較器COMP2的輸出信號SC2始終為H電平(圖7(f))。(期間P2)在圖7，當經過了時刻tl時，變為輸出電壓VOUT^電位VSAW(圖7(a))，比較器COMP1的輸出信號SC1從L電平變化為H電平(圖7(b))。由此，PMOS晶體管Ql、Q3截止。在控制電路30，時刻tl之后，延遲電路31的延遲期間經過之前的RS觸發器(NAND電路36、37)的輸入信號S34、S35分別變為L電平、H電平(圖7(g)、(h))，因此信號S38、S39分別變為L電平、H電平(圖7(i)、(c))。延遲電路31的延遲期間經過之后，信號S34變為H電平(圖7(g)、(h))，但通過RS觸發器的動作，信號S38、S39各自被保持為L電平、H電平。因此，在期間P2，NMOS晶體管Q2、Q4導通，開關元件SW1截止。隨著NMOS晶體管Q2的導通，朝向輸出端子VOUT方向的流過電感器L1的電流減小(圖7(d))。在復制電路20，儲存在電容器C2中的電荷通過電阻R1以及NMOS晶體管Q4向接地放電。由此，電位VREP與流過電感器L1的電流IL連動而減小(圖7(e))。重負載動作時，在期間P2，電位VREP比輸出電位VOUT高，比較器COMP2的輸出信號SC2始終為H電平(圖7(f))。如圖7所示，在開關調節器1的重負載動作時，按順序反復進行上述期間P1、P2的動作。輕負載動作時(期間P1、P2)在期間Pl、P2，由于提供給各開關元件的邏輯電平與重負載動作時沒有變化，因此如圖8所示，輕負載動作時的期間Pl、P2的各部分的動作和重負載動作時相同，但是，流過電感器L1的電流IL以及復制電路20內的電位VREP的信號波形與重負載動作時不同。在圖8，時刻tO(期間P1的開始時)之前，即，在期間P3，如后所述，由于開關元件SW1導通，所以電位VREP-輸出電位VOUT成立，并且，由于PMOS晶體管Ql以及NMOS晶體管Q2都截止，所以流過電感器L1的電流IL為O[A]。因此，如圖8所示，時刻tO以后，電位VREP以輸出電位VOUT為起點而變化，電流IL以O[A]為起點而變化(圖8(d)、(e))。之后，電流IL以及電位VREP在期間Pl都上升，在期間P2都下降(圖8(d)、(e))。并且，如參照圖6所說明的，雖然電流IL以及電位VREP上升或者下降時的斜率的絕對值各不相同，但是，在期間P2，電位VREP恢復到輸出電位VOUT的時刻和電流IL恢復到O[A]的時刻一致(圖8的時刻tl5)。另夕卜，電位VREP〈輸出電位VOUT成立的時刻tl5和比較器COMP2的輸出信號SC2變化為L電平的時刻t2之差，由比較器COMP2的動作延遲而決定。(期間P3)在時刻t2，比較器COMP1的輸出信號仍為H電平(圖8(b))，但是，電位VREP〈輸出電位VOUT的狀態的檢測，被反映到比較器COMP2的輸出。艮口，在時刻t2，比較器COMP2的輸出信號SC2變為L電平(圖8(f))。當比較器COMP2的輸出信號SC2變為L電平時，在控制電路30中，RS觸發器(NAND電路36、37)的輸入信號S34、S35分別變為H電平、L電平(圖8(g)、(h))，信號S38、S39分別變為H電平、L.電平(圖8(i)、(c))。因此，開關元件SW1導通，NMOS晶體管Q2、Q4截止。當開關元件SW1導通時，比較器COMP2的非反轉輸入端子以及反轉輸入端子都被輸入輸出電位VOUT，因此在時刻t25，其輸出信號SC2的邏輯電平變為不定(圖8(f))。同樣，信號S35的邏輯電平也變為不定(圖8(h))。在期間P3，由于比較器COMP2的輸出信號SC2的電平不定，因此有可能存在從L電平反轉為H電平的情況，但在該情況下，RS觸發器(NAND電路36、37)的輸入信號S34、S35都變為H電平，控制電路30的輸出邏輯被保持。因此，信號S38、S39分別被保持為仍然是H電平、L電平。(圖8(i)、(c))。該輸出邏輯的保持被繼續，直到比較器COMP1的輸出信號SC1切換為L電平，g卩，直到切換到期間P1，通過RS觸發器的輸入信號之一的信號S34的電平變化而被解除。如圖8所示，在幵關調節器1的輕負載動作時，按順序反復進行上述期間P1P3的動作。如上所說明的，該實施方式所涉及的開關調節器1在復制電路20中生成對流過電感器L1的電流的波形進行了模擬的電位VREP，對該電位VREP和輸出電位VOUT的比較結果進行監視。而且，開關調節器1尤其在輕負載動作時，根據該比較結果，檢測出流過電感器L1的電流下降為O[A]以下的時刻，使畫OS晶體管Q2截止。因而，在該開關調節器1中，在輕負載動作時，由于流過電感器Ll的電流向NMOS晶體管Q2逆流而引起的電力損耗，艮P，由于NMOS晶體管Q2的導通電阻而產生的電力損耗極小，效率高。另外，在該開關調節器1中，基于較大的電位VREP來進行流過電感器L1的電流下降為O[A]以下的時刻的檢領!I，因此，即使比較器COMP2存在偏置偏差，該偏置偏差給比較結果帶來的影響也非常小。這點和比較器COMP3的偏置偏差給比較結果帶來很大影響的參照裝置500(參照圖1)相比，有很大差異。而且，通過在對電源電位VDD(參照圖6)未飽和的范圍內增大復制電路20中的電位VREP，從而能夠相對減小比較器COMP3的偏置偏差給比較結果帶來的影響。<第二實施方式>下面，說明本發明的開關調節器的另一實施方式。圖9是本實施方式的開關調節器2的電路圖，對與圖4所示的第一實施方式的開關調節器1相同的部位，賦予相同的標號，不進行重復說明。第一實施方式所涉及的開關調節器l雖然效率非常高，但實際上，由于各個開關元件的動作定時的偏差、負載電流的變動等，即使在PMOS晶體管Ql以及NMOS晶體管Q2均截止之后，也有可能出現輕負載動作時流過電感器Ll的電流IL沒有完全成為O[A]的情況。在本實施方式的開關調節器2中，即使在輕負載動作時流過電感器Ll的電流IL沒有完全成為O[A]，也可以通過將能量保存在電感器L1中，以此來提高效率。如圖9所示，在該開關調節器2中，相對于第一實施方式的開關調節器1，追加了NMOS晶體管Q5(第6開關元件)和緩沖器44。如圖9所示，NMOS晶體管Q5的漏極被連接到電感器Ll的一端(輸出端子VOUT側的一端)，NMOS晶體管Q5的源極被連接到電感器Ll的另一端。緩沖器44被連接在NMOS晶體管Q5的柵極和NOR電路38的輸出端子之間。該開關調節器2中，在期間P3，控制電路30的NOR電路38的輸出信號S38變為H電平，開關元件SW1導通，與此同時，NMOS晶體管Q5導通。由此，在期間P3，即使盡管PMOS晶體管Ql以及NMOS晶體管Q2都截止、而流過電感器Ll的電流IL沒有完全變為O[A]，但NMOS晶體管Q5導通，形成通過電感器Ll和NMOS晶體管Q5的源/漏極而產生的電流環，能量被保存在電感器L1內。此時，電感器L1的兩端的電壓是NMOS晶體管Q5的導通電阻和電流IL的乘積，因此很小r電流IL隨時間的變化也小。如上所述，根據本實施方式所涉及的開關調節器2，和前述第一實施方式的開關調節器l相比，能夠進一步提高效率。<第三實施方式>下面，對本發明的開關調節器的另一實施方式進行說明。圖10是本實施方式的開關調節器3的電路圖，對于和已說明的開關調節器1、2相同的部位，賦予相同的標號，不進行重復說明。如圖8(d)所示，在第一實施方式所涉及的開關調節器1(開關調節器2也一樣)中，在從期間P2向期間P3過渡時，在時刻tl5t25期間產生些微的逆向電流IL(IL<0)。其原因在于，由于比較器COMP2的動作引起的延遲(在圖8，延遲期間At^2—t15)，復制電路20內的電位VREP和輸出電位VOUT的比較結果隨著延遲而被輸入到控制電路30，使NMOS晶體管Q2截止的時刻延遲。因此，在本實施方式的開關調節器3中，為了防止比較器COMP2的動作的延遲引起的電流IL的逆流，通過使PMOS晶體管Ql以及NMOS晶體管Q2的動作延遲比較器COMP2的動作的延遲期間，從而使電流IL延遲。鑒于上述觀點，在該開關調節器3中，如圖IO所示，對于己說明的開關調節器2，在緩沖器41、43的前級分別追加延遲電路45、46(第1以及第2延遲元件)。于是，延遲電路45、46的延遲期間被設定為和比較器COMP2的動作引起的延遲期間相同。接著，參照圖ll，說明本實施方式的開關調節器3的動作。圖ll是表示開關調節器3的輕負載動作時的各部分的信號波形的時序圖。另外，在圖11，和圖8相同，從時刻t0到時刻tl的期間為期間Pl，從時刻tl到時刻t2的期間為期間P2，從時刻t2到時刻t3的期間為期間P3。圖11中，在時刻tl5，電位VREP〈輸出電位VOUT成立，但該比較結果因為比較器COMP2的動作引起的延遲，不能立即反映到控制電路30的輸出。之后，在從時刻t15開始經過了比較器COMP的延遲期間AK=t2一tl5)的時刻t2，比較器COMP2的比較結果被反映到控制電路30的輸出。其結果，在時刻t2，信號S39變為L電平(圖ll(c))，NMOS晶體管Q2截止。另一方面，和第1實施方式所涉及的開關調節器1的情況相比，電流IL相對于電位VREP，只在延遲電路45、46的延遲期間At整體延遲，在時刻t2電流IL變為O[A](圖ll(d))。因此，在本實施方式的開關調節器3中，雖然比較器COMP2的動作延遲，但是由于電流IL成為O[A]的時刻和NMOS晶體管Q2截止的時刻在時刻t2—致，所以與前述各個實施方式的情況相比，電流IL的逆流的發生被進一步防止。如上所述，根據本實施方式的開關調節器3，和前述各實施方式的開關調節器相比，能夠進一步抑制流過電感器L1的電流的逆流的發生。以上詳述了本發明的多個實施方式，但具體結構并不限于這些實施方式，還包括不脫離本發明的主旨的范圍內的設計變更和其他的改變等。例如，作為本發明的開關調節器的實施方式，對降壓變換器進行了說明，但并不限定于此，也可以適用于升壓變換器。另外，第一第三實施方式所說明的各技術特征當然可以適當組合來應用。例如，第三實施方式的開關調節器3中的延遲電路45、46可適用于第1實施方式的開關調節器1。權利要求1.一種開關調節器，其特征在于，所述開關調節器具有產生三角波的第1信號生成部；對輸出電位和所述三角波的電位進行比較的第1比較器；第1開關元件，其一端被設定為第1基準電位，另一端被連接在第1節點，并根據所述第1比較器的比較結果而動作；第2開關元件，其一端被設定為比所述第1基準電位低的第2基準電位，另一端被連接在所述第1節點，并根據所述第1比較器的比較結果而動作；設置在所述第1節點和輸出端子之間的電感器；第2信號生成部，其產生對流過所述電感器的電流的波形進行了模擬的參照電位的信號，至少使流過所述電感器的電流變成大致為0的時刻、與該參照電位和輸出電位變為大致相同的時刻一致；以及開關控制部，如果所述參照電位比輸出電位低，則該開關控制部進行控制以使所述第1開關元件以及所述第2開關元件都變為截止狀態。2.根據權利要求1所述的開關調節器，其特征在于，所述第2電位生成部具有第3開關元件，其一端被設定為所述第1基準電位，另一端被連接在第2節點，并與所述第1開關元件連動而動作；第4開關元件，其一端被設定為所述第2基準電位，另一端被連接在所述第2節點，并與所述第2開關元件連動而動作；被連接在所述第2節點的第一電阻元件；以及第1電容器，其被連接在所述第1電阻元件上，并根據所述第3開關元件以及所述第4開關元件的動作而進行充放電，將所述第1電容器的所述第1電阻元件側端子的電位作為所述參照電位。3.根據權利要求2所述的開關調節器，其特征在于，所述開關調節器具有.第2比較器，其第1輸入端子被輸入所述參照電位，第2輸入端子被輸入所述輸出電位；以及第5開關元件，其設置在所述第1輸入端子和所述輸出端子之間，當通過所述第2比較器檢測出所述參照電位比所述輸出電位低時，在該檢測之后，所述開關控制部不管所述第2比較器的輸出如何，都將所述第2開關元件以及所述第4開關元件保持在截止狀態，并且將所述第5開關元件保持在導通狀態。4.根據權利要求13中的任何一項所述的開關調節器，其特征在于，所述開關調節器還具有被設置在所述電感器的兩端的第6開關元件，當所述參照電位比所述輸出電位低時，所述第6開關元件導通。5.根據權利要求3或4所述的開關調節器，其特征在于，所述開關調節器還具有使所述第1開關元件的動作延遲的第1延遲元件；以及使所述第2開關元件的動作延遲的第2延遲元件，所述第1延遲元件以及所述第2延遲元件的延遲期間被設定為和所述第2比較器的延遲期間大致相同。全文摘要本發明提供一種開關調節器。所述開關調節器能可靠地防止流過電感器的電流逆向流向開關元件。在復制電路(20)中生成對流過電感器(L1)的電流的波形進行了模擬的電位(VREP)。設定成使該參照電位(VREP)變得和輸出電位(VOUT)大致相同的時刻、和流過電感器(L1)的電流(IL)變為0的時刻一致。控制電路(30)在流過電感器(L1)的電流下降為0[A]以下的時刻、即在比較器(COMP2)的比較結果(SC2)表示電位(VREP)＜輸出電位(VOUT)的時刻，使NMOS晶體管(Q2)截止。在該時刻，PMOS晶體管(Q1)已經截止。文檔編號H02M3/156GK101106324SQ20071010444公開日2008年1月16日申請日期2007年4月20日優先權日2006年7月10日發明者大竹久雄申請人:沖電氣工業株式會社