專利名稱：開關電路的制作方法
技術領域：
本發明涉及一種開關電路，且特別涉及一種可以節省電路面積的開關電路。
背景技術：
圖la示出了現有開關電路的電路圖。請參照圖la,較早用來驅動發光二 極管130的開關電路100僅包括了電源160、穩壓模塊120、控制單元142、 降壓單元(buck circuit" 10。而現有控制單元142更嘗試利用其輸出端OUT耦接降壓單元110中的 NMOS晶體管152，以控制NMOS晶體管152的導通。欲通過NMOS晶體管 152導通與否，進而控制是否點亮發光二極管130。 一般來說，NMOS晶體管 152的第一源/漏極端耦接電源160，第二源/漏極端接地GND,而柵極端則耦 接控制單元142的輸出端OUT。而實際情況為，當NMOS晶體管152不導通時，僅能通過降壓單元110 中的電感111以及電容112的儲能，電感111、與發光二極管130形成一電 流回路，且發光二極管130被點亮。當欲使NMOS晶體管152導通時，在理想的情況下，由于NMOS 晶體管152漏極耦接電源160， NMOS晶體管152源極電壓電平將等同電源 160。而輸出單元142輸出端OUT至多僅能提供相當于電源160的電壓Vi 給NMOS晶體管152的柵極。因此，在NMOS晶體管152的柵極與源極具 有相同的電壓電平時，NMOS晶體管152無法導通，且發光二極管130無法 被點亮，此即為誤動作。為了改善此誤動作，現有更在控制單元142與降壓單元110間，提供了 一靴帶電路(bust-strapcircuit)。請參考圖lb,圖lb示出了現有另 一開關電路 的電路圖。當控制單元142輸出一控制信號使靱帶電路140中的NMOS晶體 管144導通時，節點N1的電壓電平最終會被拉至接地電平(電源Vi的負端 可視為地)，靴帶電路140中的BJT晶體管146和148會被截止。此時，NMOS晶體管152的4冊極端無電流流過，即NMOS晶體管152亦是截止狀態。 當控制單元142輸出一控制信號使得MOS晶體管144截止時，BJT晶體 管146和148的基極端為高電壓電平，BJT晶體管146會被導通，但BJT晶 體管148不導通。此時，由于靴帶電路140中的電容149儲能，最多可使NMOS 晶體管152的柵極端維持在2倍Vi電平，且可使NMOS晶體管152被導通。 因此，開關電路100通過靴帶電路140，可順利導通NMOS晶體管152，即 開關電路100可順利產生驅動電流Ip以點亮發光二極管130。然，若開關電路100能以更簡單的設計來改善誤動作，此設計勢必能節 省開關電路100的成本以及使開關電路100具有更佳的經濟效益。而本發明 即是提供一種設計較為簡單的開關電路，且無誤動作的產生。發明內容因此，本發明的目的就是在提供一種開關電路，可以節省電路的使用面積。本發明提出一種開關電路，其包括一控制單元和一電壓電平調整電路。 其中，控制單元具有第一端、第二端和第三端。在本發明的實施例中，控制 單元的第一端接收一第一電壓，并且第一端和第三端之間的電壓間距為固定。 另外，電壓電平調整電路具有一開關，其根據控制單元的第二端的電壓來決 定是否被導通，并進而決定是否驅動一負載。而電壓電平調節電路可以調節 負載被驅動時的偏壓。其中，開關具有源極，其電壓隨著該開關是否導通而 變化，并且控制單元的第三端的電壓則隨開關的源極電壓而變動。為讓本發明的上述和其它目的、特征和優點能更明顯易懂，下文特舉較 佳實施例，并配合附圖，作詳細"i兌明如下。
圖la和lb示出了現有開關電路的電路圖。圖2示出了依照本發明的一較佳實施例的開關電路的電路圖。圖3a和3b示出了本發明的控制單元輸出電壓的時序圖。圖4示出了依照本發明的一較佳實施例的控制單元路的電路圖,圖5示出了依照本發明的另一控制單元路的電路圖。圖6示出了依照本發明的另 一開關電路的電路圖。 附圖符號說明100、 200、 600:開關電路110:降壓單元112、 149、 227、 250、 420、 520、 627、 650:電容111、 223、 623:電感140:孰帶電路120、 230、 630:穩壓才莫塊130、 247、 647:發光二極管210、 610:開關電路142、 213、 613:控制單元144、 146、 148、 152、 217、 617:晶體管160、 260、 660:電源215、 615:開關220、 620:電壓電平調整電路225、 625、 652: 二極管233、 245、 633、 645:電阻235、 635:齊納二極管240、 640:反饋電路243、 643:負載247:發光二極管410:加法器413、 513:反饋比較器415、 515:切換開關417、 517:輸出比較器422、 522:反相器510:減法器G:接地端I卜I、 ID:電流Nl:節點Vi、 Vref、 Vo:電壓具體實施方式
圖2示出了依照本發明的一較佳實施例的開關電路的電路圖。請參照圖2,開關電路200包括控制單元213和電壓電平調整電路220。其中，控制單 元213可以控制電壓電平調整電^各220以產生驅動電流I來驅動負栽243。 在本實施例中，控制單元213可以是脈寬調制控制單元，具有輸出端OUT、 接地端GND、正反饋輸入端FB+、負反饋輸入端FB—以及電壓輸入端VDD。 其中，控制單元213可以輸出一控制信號來決定電壓電平調整電路220內的 開關215是否導通。在本實施例中，開關215可以用NMOS晶體管217來實現，其漏極端接 收由電源260所提供的偏壓Vi，而柵極端則耦接至控制單元213的輸出端 OUT。特別的是，NMOS晶體管217的源極端為耦接至控制單元213的接地 端GND,而詳細的原因將在以下幾段有詳細地敘述。在本實施例中，電壓電平調整電路220包括電感223、 二極管225、電容 227，以及上述開關215。其中，電感223的第一端耦接至NMOS晶體管217 的源極端和二極管225的陰極端，而二極管225的陽極端則耦接至電源260 的負端。電容227耦接至電感223的第二端和電源260負端之間。另外，電 感223的第二端也耦接至負載243,以便輸出一用來驅動負載243的信號。在本實施例中，負載243可以是一發光二極管247，其陽極端耦接至電 壓電平調整電路220，而發光二極管247的陰極端則通過一反饋電路240而 耦接至控制單元213。其中，反饋電路240包括了一電阻245。且控制單元 213通過電阻245兩端的電壓(即控制單元213的正反饋輸入端FB+與負反饋 輸入端FB-的電壓)得知驅動電流I的大小，以根據驅動電流I的大小調整其輸 出端OUT所輸出的信號。當控制單元213的輸出端OUT輸出一低電壓電平信號至NMOS晶體管 217的柵極時，由于NMOS晶體管217的漏極電壓為Vi,且理想情況下，NMOS 晶體管217的漏極電壓等于源極電壓，因此NMOS晶體管217的柵極電壓小 于源極電壓，即NMOS晶體管217柵極與源極的電壓差小于一臨界電壓 (threshold voltage), NMOS晶體管217處于關閉狀態時。此時，電感223、電 容227既有的儲能，可使得電感223、發光二極管247及電阻245間形成一 電流回路，且發光二極管230被點亮。其中，由于電源260負端的電位為整個開關電路的最低電壓電平(假設為接地電平)，且控制單元213的接地端GND為經由電感223以及電容227 耦接至電源260的負端，因此控制單元213的接地端GND與電源260負端間 的電位差為電感223與電容227的儲能電平。且其中，控制單元213的接地端GND與電壓輸入端VDD電壓間距為固 定，因此控制單元213的輸入端VDD電壓將隨著接地端GND電壓而改變。 換句話說，若電感223與電容227的儲能電平能達到電壓Vi電平時+ ,控制 單元213電壓輸入端VoD電壓電平將可達到VDD +Vi的電壓電平，即控制單 元213的輸出端OUT可輸出VoD + Vi的電壓電平。請參考圖3，圖3示出了本發明的控制單元輸出電壓的時序圖。在本實 施例中，控制單元213的輸出為脈寬調制信號，例如是圖3(a)。其中，脈寬 調制信號的電壓電平是從控制單元213的電壓輸入端VoD的電壓電平到接地 端GND的電壓電平。在本實施例中，當晶體管217導通時，控制單元213 的接地端GND的電壓會加上一個偏壓Vi,使得脈寬調制信號整體的電壓電 平往上移動一偏壓Vi,例如是圖3(b)。因此，在本實例中，當晶體管217導 通時，其柵極端與第二源/漏極端的電壓差會大于臨界電壓，使得晶體管217 不會產生誤動作。故，當控制單元213的輸出端OUT輸出VDD + Vi電壓的高電壓電平信號 時，NMOS晶體管217的柵極端電壓0^00 +Vi)將大于源極端電壓(Vi)，即 NMOS晶體管217柵極與源極的電壓差大于臨界電壓，NMOS晶體管217處 于導通狀態。而當NMOS晶體管217處于導通狀態時，電流ID會經由NMOS 晶體管217流經電感223及電容227，而使得電感223及電容227開始儲能。 電容227兩端的電位差將使得驅動電流I流經發光二極管247，而發光二極管 247被點亮。此時，開關電路200由于NMOS晶體管217順利被導通以及發 光二極管130順利被點亮，而不會有誤動作的產生。另外，開關電路200更包括穩壓模塊230，其包括電阻233、齊納二極管 235和電容250。其中，電阻233的一端接收偏壓Vi，另一端則耦接至控制 單元213的電壓輸入端VDD。此外，齊納二極管235與電容250并聯。當偏壓Vi經由電阻233到控制單元213的電壓輸入端VoD時，若偏壓 Vi減去電阻233的壓降后，電阻233和齊納二極管235的節點電壓小于齊納 電壓(zenervoltage)Vz，則齊納二極管235維持正常運作。相對的，若偏壓Vi 減去電阻233的壓降后，電阻233和齊納二極管235的節點電壓大于齊納電壓Vz，則齊納二極管235會將控制單元213的電壓輸入端Vdd和接地端GND 之間的電壓差維持在齊納電壓Vz。而二極管270的功用在于在正常情況下，當二極管270導通時，電源 可通過穩壓模塊230，提供控制單元213的電壓輸入端VoD—個穩定電壓。 在控制單元213的電壓輸入端VoD電壓電平隨接地端GND的電壓電平移動 時，即控制單元213的電壓輸入端VDD電壓電平可能大于電源260所提供的 電壓電平Vi時，二才及管270不導通，而避免電源260的固定電壓電平Vi與 控制單元213的電壓輸入端VoD電壓電平沖突。'圖4示出了依照本發明的一較佳實施例的控制單元路的電路圖，可以用 來實現圖2的控制單元213。請參照圖4，控制單元213包括加法器410、反 饋比較器413、切換開關415、輸出比較器417、電容420以及反相器422。 其中，加法器410的一輸入端為控制單元213的負反々赍輸入端FB-,而另一端 則用以接收參考電壓Vref,并輸出一運算信號。反饋比較器413的正輸入端為 控制單元213的正反饋輸入端FB+，而其負輸入端則接收加法器410輸出的 運算信號，反饋比較器413產生一比較信號。輸出比4交器417的正輸入端用以接收一振蕩信號Vo，而其輸出端為控制 單元213的輸出端OUT。切換開關415配置在反饋比較電路413的輸出端和 輸出比較器417之間，而電容420耦接至輸出比較器417的負輸入端接地端 G之間。此外，反相器422耦接至輸出比較器417的輸出端和切換開關415 之間。請合并參照圖2和圖4，當晶體管217為導通狀態時，晶體管的第二源/ 漏極端和電感223的節點電壓為偏壓Vi。此時，控制單元213的正反饋輸入 端FB+的反饋電壓為驅動電流I在電阻245產生的電壓。由于控制單元213 的接地端GND的電壓電平會隨著晶體管217的導通情況而不同，因此本發明 提供了以下的操作步驟。當偏壓Vi大于控制單元213的正反饋輸入端FB+的反饋電壓時，現有控 制單元無法處理反饋信號。因此，在圖4中，當輸出比較器417的輸出端電 壓電平為高電壓電平時，則通過反相器422輸出一低電壓電平至切換開關 415。此時，切換開關415會依據此低電壓電平切換至開路(tumoff)狀態，使 得控制單元400的輸出端OUT的輸出電壓不會受到反饋信號的影響。當晶體管217為截止狀態時，依據上述說明，控制單元213的接地端GND為低電壓電平。此時，控制單元213的正反饋輸入端FB+所接收到的反饋電 壓為驅動電流I在電阻245產生的電壓。在圖4中，加法器410輸出一運算信號為Vref+FB-，傳送至反饋比較器 413的負輸入端。反饋比4交器413依據正輸入端和負輸入端的電壓電平而輸 出比較信號，以決定圖2 NMO晶體管217的工作周期(duty cycle)，亦決 定了流經發光二極管247的驅動電流I的大小。當反饋比較器413的正輸入 端大于負輸入端的電壓電平^8+>￥^+FB-)時，代表驅動電流I過大，反饋 比較器413則會輸出 一比較信號使開關415導通(turn on),以使得電容420被 儲能且使反饋比較器413負輸入端的電壓電平被拉升。由于反饋比較器413 正輸入端所接收的振蕩信號Vo為三角波信號，因此當反饋比較器413負輸 入端的電壓電平被拉升，三角波電平大于反饋比較器413負輸入端電壓電平 的時間被縮短，導致NMO晶體管217的工作周期被縮短，而最終使驅動電 流I調小。反之，當反饋比較器413的正輸入端小于負輸入端的電壓電平(FB+〈Vrrf十FB—)時，代表驅動電流I過小，反饋比較器413則會輸出另一比較信號，使 開關415關閉(turnoff)，電容420的儲能導入至接地端G,電容420的電壓電 平被拉降。同理，由于反饋比較器413正輸入端所接收的振蕩信號Vo為三 角波信號，且當反々責比較器413負輸入端的電壓電平被拉降，三角波電平大 于反饋比較器413負輸入端電壓電平的時間被增加，導致NMO晶體管217 的工作周期被拉長，而最終使驅動電流I調大。圖5示出了依照本發明的另一控制單元的電路圖，可以用來實現圖2的 控制單元。請參照圖5，圖5的控制單元213包括減法器510、反饋比較器 513、切換開關515、輸出比較器517、電容520以及反相器522。請合并參照圖4和圖5，切換開關515的耦接關系與組件功能對照至切 換開關415,輸出比較器517的耦接關系與組件功能對照至輸出比較器417， 電容520的耦接關系與組件功能對照至電容420，反相器522的耦接關系與 組件功能對照至反相器422。圖5的控制單元與圖4控制單元最大的不同處為，在本實施例的減法器 510的兩輸入端分別為控制單元的負反饋輸入端FB-與正反饋輸入端FB+端。 減法器510并輸出一運算信號至反饋比較器513的負輸入端。反饋比較器513 的正輸入端則接收一參考電壓Vw反饋比較器513輸出一比較信號的切換開關515。請合并參照圖2和圖5,當偏壓Vi大于控制單元213的正反饋輸入端的 反饋電壓時，則控制單元213無法處理反饋信號。因此，當輸出比較器517 的輸出端電壓電平為高電壓電平時，則通過反相器522輸出一低電壓電平至 切換開關515。此時，切換開關515會依據此低電壓電平，將切換開關515 切換至開路狀態，使得控制單元213的輸出端OUT的輸出電壓不會受到反饋 信號的影響。當晶體管217為截止狀態時，依據上述說明，控制單元213的接地端為 低電壓電平。此時，控制單元213的正反饋輸入端FB+所接收到的反饋電壓 為驅動電流I在電阻245產生的電壓。減法器510輸出一運算信號為FB+-FB—傳送至反饋比較器513的負輸入 端。反饋比較器513依據正輸入端和負輸入端的電壓電平而輸出一比較信號。 當反饋比較器513的正輸入端大于負輸入端的電壓電平(Vref〉FB+-FB-)時， 代表驅動電流I過小，反饋比較器513則會輸出一比較信號，使開關515關 閉(turn off)，以佳:得電容520的電壓電平^皮拉降。同理，由于反饋比較器 513正輸入端所接收的振蕩信號Vo為三角波信號，且當反饋比較器513負輸 入端的電壓電平被拉降，三角波電平大于反饋比較器513負輸入端電壓電平 的時間被增加，導致NMO晶體管217的工作周期被拉長，而最終使驅動電 流I調大。相對地，當反饋比較器513的正輸入端小于負輸入端的電壓電平(Vref <FB+-FB"時，代表驅動電流I過大，反々貴比較器513則輸出一比較信號， 使開關515導通(turn on)，使得電容520的電壓電平被拉升。同理，由于 反饋比較器513正輸入端所接收的振蕩信號Vo為三角波信號，且當反饋比 較器413負輸入端的電壓電平被拉升，三角波電平大于反饋比較器413負輸 入端電壓電平的時間被縮短，導致NMO晶體管217的工作周期被縮短，而 最終使驅動電流I調小。圖6示出了依照本發明的另一開關電路的電路圖。請參照圖6，本實施 例的開關電路600包括電壓電平調整電路620、穩壓模塊630和反饋電路640。本實施例與圖2的不同處為，在本實施例中，電壓電平調整電路620為 升壓電路，且電壓電平調整電路620的開關615為PMOS晶體管617。升壓 電路620包括電感623、 二極管625、電容627以及PMOS晶體管617。電感623配置在電源660和PMOS晶體管617的源極端之間。二極管625的陽極 端耦接至電感與PMOS晶體管617源極端耦接的節點，而二極管625的陰極 端耦接至電容627的一端，并通過電容627的另一端耦接至接地端GND。當開關電路600運作時，電感623會開始儲能。而與電感623 —端耦接 的PMOS晶體管的源極端與控制單元613的電壓輸入端VDD,其兩者的電壓 電平將隨著電感623儲能的多寡而改變。由于控制單元613的電壓輸入端VoD的電壓電平與PMOS晶體管617的 源極端的電壓電平相等，因此控制單元613的輸出端OUT可提供等于或小于 PMOS晶體管617的源極端電壓電平的電壓給PMOS晶體管617的柵極。也 因此，控制單元613可控制PMOS晶體管617的導通(turn on)或截止(turn off)。當PMOS晶體管617處于截止狀態時，此時，二極管625為導通狀態， 使得電感623對電容627充電，且電容627兩端間的負載(未繪示)可被驅動。 當PMOS晶體管617為導通狀態時，電容627、發光二極管647以及電阻645 會形成電流回路，且發光二極管643被點亮。此開關電路600亦包括有穩壓電路630。穩壓電路630包括有電容650、 稽納二極管635以及電阻633。此外，開關電路600亦包括防止電壓電平沖 突的二極管652。綜上所述，由于本發明的開關電路所包含的電壓電平調節電路是耦接至 控制單元的接地端。藉此，本發明的開關電路與現有的開關電路具有相同功 能，但是相較于現有的開關電路，本發明的開關電路不僅減少了電路的使 用面積，也使得成本降低。雖然本發明已以較佳實施例揭露如上，然其并非用以限定本發明，任何 熟習此技藝者，在不脫離本發明的精神和范圍內，當可作些許的更動與潤飾， 因此本發明的保護范圍當視本發明的申請專利范圍所界定者為準。
權利要求
1. 一種開關電路，包括一控制單元，具有第一端、第二端，以及第三端，其中，該控制單元的第一端接收一第一電壓，且該控制單元的第一端與該控制單元的第三端間的電壓間距為固定；以及一電壓電平調整電路，具有一開關，是根據該控制單元的第二端電壓而決定是否被導通，并進而決定是否驅動一負載，而該電壓電平調節電路用以調節該負載被驅動時的偏壓，其中，該開關的電壓隨著該開關是否導通而變化，且該控制單元的第三端的電壓則隨該開關的電壓而變動。
2. 如權利要求1所述的開關電路，其中，該電壓電平調整電路更包括至 少一儲能組件，以通過一儲能方式來調節該負載被驅動時的偏壓。
3. 如權利要求l所述的開關電路，其中，該控制單元為一脈沖寬度調制 電路。
4. 如權利要求1所述的開關電路，其中，該電壓電平調整電路為一降壓 電路，其包括一開關，為一 NMOS晶體管，該NMOS晶體管的漏極耦接接一第二電 壓，該NMOS晶體管的源極耦接該控制單元的第三端，該NMOS晶體管的 柵極耦接該控制單元的第二端；一電感，具有第一端和第二端，其中，該電感的第一端耦接該控制單元 的第三端；一電容，具有第一端和第二端，其中，該電容的第一端耦接該電感的第 二端，該電容的第二端耦接該開關電路的最低電壓電平，其中，該負載為耦 接在該電容的第一端與第二端之間；以及一二極管，耦接在該電感的第一端接地端與該開關電路的最低電壓電平 之間，以使該電感與該電容間形成一回路。
5. 如權利要求1所述的開關電路，更包括一電源，其中，該第一電壓為 根據電源的電壓所產生。
6. 如杈利要求1所述的開關電路，更包括一穩壓電路，用以穩定該第一 電壓的電壓電平，而該穩壓電路包括一穩壓電阻，耦接在該電源和該控制單元第一端之間；一齊納二極管，耦接在該控制單元的第一端和第三端之間；以及 一電容，耦接在該控制單元的第一端和第三端之間。
7. 如權利要求l所述的開關電路，更包括一電阻，用以作為一反饋電路， 而該電阻耦接在該負栽與該開關電路的最低電壓電平之間，其中，該控制單 元根據該電阻兩端的電壓，以檢測該負栽被驅動時的導通電流變化。
8. 如權利要求7所述的開關電路，其中，該控制單元具有一正反饋輸入 端和一負反饋輸入端，而該控制單元包括一加法器，其一端耦接至該負反饋輸入端，而另一端則接收一參考電壓；一反饋比較器，其正輸入端耦接至該控制單元的正反饋輸入端，而負輸 入端則耦接至該加法器的輸出端；一輸出比較器，其正輸入端接收一振蕩信號，而該輸出比較器的輸出端 為該控制單元的第二端；一補償組件，耦接在該輸出比較器的負輸入端和該控制單元的第三端之 間，該補償組件用以補償該輸出比較器負輸入端的電壓；以及一切換開關，配置在該反饋比較器的輸出端和該輸出比較器在負輸入端 之間，其中，該切換開關根據該控制單元的第三端電壓，以決定是否導通。
9. 如權利要求7所述的開關電路，其中，該控制單元，具有一正反饋輸 入端和一負反饋輸入端，而該脈寬調制控制單元包括一減法器，其一端耦接至該正反饋輸入端，而另一端則接收該負反饋端； 一反饋比較器，其正輸入端耦接一參考電壓，而負輸入端則耦接至該減 法器的輸出端；一輸出比較器，其負輸入端接收一振蕩信號，而該輸出比較器的輸出端 為該控制單元的第二端；一補償組件，耦接在該輸出比較器的正輸入端和該控制單元的第三端之 間，該補償組件用以補償該輸出比較器負輸入端的電壓；一切換開關，配置在該反饋比較器的輸出端和該輸出比較器的正輸入端 之間，其中，該切換開關才艮據該控制單元的第三端電壓，以決定是否導通。
10. 如權利要求8所述的開關電路，其中，若該切換開關為一NMOS晶 體管，則該控制單元更包括一反相器，耦接在切換開關與該輸出比較器的輸 出端之間，用以反相該切換開關的控制信號。
11. 如權利要求l所述的開關電路，其中，該負栽為發光二極管。
12. 如權利要求l所述的開關電路，其中，該電壓電平調整電路為一升壓 電路，其包括一開關，為一 NMOS晶體管，該NMOS晶體管的柵極端耦接該控制單 元的第二端，該NMOS晶體管的源極端耦接該開關電路的最低電壓電平；一電感，具有第一端和第二端，其中，該電感的第一端耦接一第二電壓， 而該電感的第二端耦接該NMOS晶體管的漏極端；一電容，具有第一端和第二端，其中，該電容的第二端耦接該開關電路 的最低電壓電平；以及一二極管，具有陽極端和陰極端，其中，該二極管的陽極端耦接該NMOS 晶體管的漏極端，該二極管的陰極端耦接該電容的第 一端。
13. 如權利要求l所述的開關電路，其中，該開關具有源極，該開關的源 極電壓為隨著該開關是否導通而變化，且該控制單元第三端的電壓亦隨該開 關的源極電壓而變動。
全文摘要
一種開關電路，其包括一控制單元和一電壓電平調整電路。其中，控制單元具有第一端、第二端和第三端。控制單元的第一端接收一第一電壓，并且第一端和第三端之間的電壓間距為固定。另外，電壓電平調整電路具有一開關，其根據控制單元的第二端的電壓來決定是否被導通，并進而決定是否驅動一負載。而電壓電平調節電路可以調節負載被驅動時的偏壓。其中，開關具有源極，其電壓隨著該開關是否導通而變化，并且控制單元的第三端的電壓則隨開關的源極電壓而變動。
文檔編號H02M3/155GK101267159SQ20071008577
公開日2008年9月17日 申請日期2007年3月14日 優先權日2007年3月14日
發明者王家偉 申請人:碩頡科技股份有限公司