端接電源濾波電路和印刷電路板及端接電源濾波方法

專利名稱：端接電源濾波電路和印刷電路板及端接電源濾波方法
技術領域：
本發明涉及一種端接電源濾波電路和一種印刷電路板及一種端接電源濾波方法，特別是一種應用排容器件的端接電源濾波電路和相應的印刷電路板及相應的端接電源濾波方法，屬于電氣技術領域。
背景技術：
目前，在端接電源(Termination Voltage，簡稱VTT)網絡的實現中，由于高速收發邏輯(High Speed Transceiver Logic，簡稱HSTL)和線腳系列終端邏輯(STUB SERIES TERMINATED LOGIC，簡稱SSTL)電平對端接電源的噪聲非常敏感，所以，幾乎所有的HSTL/SSTL電平對端接電源的噪聲都嚴格控制在+/-2％的氛圍內，所以端接電源的濾波電路設計格外重要。為了控制HSTL/SSTL電平端接電源的噪聲，需要對端接電源進行有效的濾波，以保證HSTL/SSTL電平的傳輸信號的質量。
在現有技術中，對端接電源進行濾波的方法通常有兩種一是采用大量的分立電容器件進行濾波，從而實現對端接電源噪聲的抑制。其中，分立電容的數量與端接電源網絡所連接的信號(也稱為傳輸網絡)的數目相關，一般的，分立電容的數目與傳輸網絡的數目之比為1∶1的關系。如圖1所示，為一HSTL/SSTL電平的總線結構示意圖，該HSTL/SSTL電平的總線中包括N個并行的傳輸網絡，由于HSTL/SSTL電平本身電氣特性的要求以及HSTL/SSTL電平在互連中信號完整性的要求，因此每個傳輸網絡都通過上拉電阻R與端接電源網絡連接。對于圖1所示的總線結構，由于其端接電源連接有N個傳輸網絡，因此需要的濾波電容數量為N個，參見圖2，為相應的端接電源網絡的濾波電路，其中，C1所在的端接電源與傳輸網絡Signal[1]通過上拉電阻R連接，CN所在的端接電源與傳輸網絡Signal[N]通過上拉電阻R連接，其它類推；同時，與端接電源端相對的為接地端(ground，簡稱GND)。
由于印制電路板上的HSTL/SSTL電平的總線通常都是并行總線，其中傳輸網絡數目較多，因此，為了匹配HSTL/SSTL電平，端接電源網絡中需要大量的分立濾波電容，嚴重的占用了印制電路板上的空間，導致單板的密度增加，使得印制電路板的設計難度加大；同時，印制電路板上的器件的數目越多，所需要的器件裝配的時間和費用就越多。
另一種方法是采用IDC(Inter Digitated Capacitors)電容代替分立電容進行對端接電源的濾波。這種方法利用了IDC電容具有較低的等效串聯電感(Equivalent Series Inductance，簡稱ESL)的優點，在電容量相同的條件下，與分立電容器件相比在高頻端擁有更好的阻抗特性。但其缺點在于IDC電容封裝體積與容量之比偏大，同時價格高昂，存在著端接電源濾波電路的空間占用以及印制電路板設計難度和器件成本的問題。
綜上所述，現有技術中的端接電源濾波電路以及相應的端接電源濾波方法都存在著在印制電路板上空間占用大、成本高等問題。

發明內容
本發明的目的是提供一種端接電源濾波電路和相應的印刷電路板以及相應的端接電源濾波方法，在保證端接電源質量的同時，降低端接電源濾波電路在印制電路板上的空間占用以及器件數量。
為實現上述目的，本發明基于排容器件相對于普通的分立電容器件和IDC電容，具有在同一個封裝內部集成了多個分立電容單元，因此在提供相同的容值的條件下，具有更小印制電路板占用面積的特點，提供了一種端接電源濾波電路，所述端接電源濾波電路與包括N個傳輸網絡的HSTL/SSTL電平總線連接，用于為所述電平總線提供電源；所述端節電源濾波電路包括VTT電源提供端；還包括K個排容器件，所述K個排容器件中封裝的內部電容單元總數為N；所述VTT電源提供端通過所述K個排容器件分別與所述電平總線的N個傳輸網絡連接。
為了優化排容器件的高頻阻抗特性，較佳的技術方案是任一所述內部電容單元的一側管腳與VTT電源提供端連接，另一側管腳與電平總線的一個傳輸網絡連接；且相鄰內部電容單元同側管腳的連接對象不同。
為實現濾波輸出電源穩定在高電平，進一步的，所述排容器件的任一電容單元通過一上拉電阻與所述電平總線的傳輸網絡連接。
為便于設計和裝配，更佳的技術方案是所述每一排容器件中都封裝有相同數目n的內部電容單元，其中，N＝K*n。
基于上述端接電源濾波電路，本發明還提供了一種印刷電路板，布設有端接電源電路和包括N個傳輸網絡的HSTL/SSTL電平總線，所述端接電源濾波電路與所述電平總線連接，用于為所述電平總線提供電源；所述端節電源濾波電路包括VTT電源提供端；其特征在于，所述端節電源濾波電路還包括K個排容器件，所述K個排容器件中封裝的內部電容單元總數為N；所述VTT電源提供端通過所述K個排容器件分別與所述電平總線的N個傳輸網絡連接。
為了優化排容器件的高頻阻抗特性，較佳的技術方案是任一所述內部電容單元的一側管腳與VTT電源提供端連接，另一側管腳與電平總線的一個傳輸網絡連接；且相鄰內部電容單元同側管腳的連接對象不同。
為實現濾波輸出電源穩定在高電平，進一步的，還布設有N個上拉電阻，任一內部電容單元通過一上拉電阻與所述電平總線的傳輸網絡連接。
為便于設計和裝配，更佳的技術方案是所述每一排容器件中都封裝有相同數目n的內部電容單元，其中，N＝K*n。
基于上述端接電源濾波電路，本發明還提供了一種端接電源濾波方法，包括以下步驟設置VTT電源提供端通過排容器件濾波，并將濾波后的電源信號提供給HSTL/SSTL電平總線。
為了優化排容器件的高頻阻抗特性，較佳的技術方案是設置VTT電源提供端通過排容器件濾波具體為設置排容器件中任一內部電容單元的一側管腳與VTT電源提供端連接，另一側管腳與電平總線連接，并設置相鄰內部電容單元同側管腳的連接對象不同，使所述VTT電源提供端通過在同一個排容器件的相鄰內部電容單元中產生彼此反向的電流進行濾波。
為實現濾波輸出電源穩定在高電平，進一步的，將濾波后的電源信號提供給HSTL/SSTL電平總線具體為將濾波后的電源信號通過上拉電阻提供給HSTL/SSTL電平總線。
由上述技術方案可知，本發明采用排容器件進行端接電源濾波，具有以下有益效果1、極大減少了印制電路板上端接電源濾波電路的器件數量，降低了裝配的時間和費用；2、降低了端接電源濾波電路占用的印制電路板的空間，降低了印制電路板的設計難度。
下面通過附圖和實施例，對本發明的技術方案做進一步的詳細描述。


圖1為現有技術中一HSTL/SSTL電平的總線結構示意圖；圖2為圖1所示總線結構相應的端接電源網絡的電路圖；圖3為排容器件與分立電容占用印制電路板面積的對比圖；圖4為排容器件與分立電容并聯的阻抗曲線對比圖；圖5為本發明應用排容器件的端接電源濾波電路的一個實施例的電路圖；圖6為本發明排容器件管腳交錯設置的實施例的示意圖；圖7為本發明提供的PCB的一個實施例的圖示；圖8為采用分立電容應用于印刷電路板的PCB圖示。
具體實施例方式
現代電路系統正朝向高帶寬、小型化的方向發展。高帶寬的特點在印制電路板上體現為總線速率越來越高，低擺幅的HSTL/SSTL電平在高速并行總線中的應用日益廣泛；小型化的特點在印制電路板上體現為要求在面積有限的印制電路板上實現更多的功能。因此，如何在保證電路系統信號完整性的前提下，簡化印制電路板的設計并實現節約布局、布線面積和降低印制電路板上的器件密度，是印制電路設計的焦點所在。
由于現有技術中的端接電源濾波電路以及相應的端接電源濾波方法都存在著在印制電路板上空間占用大、成本高等問題。作為替代，在同一個封裝內部集成了多個分立電容單元的排容器件為解決上述問題提供了可能，因為相對于普通的分立電容器件和IDC電容，排容器件在提供相同的容值的條件下，具有更小的印制電路板占用面積。但是目前，排容器件主要用于ChargePump充電電路、DC-DC平滑電路和信號平滑等電路應用上，利用的是其使用頻帶遠低于排容器件諧振頻率的特性即其頻率特性中的低頻電容特性，而對于如何將排容器件應用于端接電源濾波電路，現有技術中未提供任何技術教導和啟示。本發明正是基于排容器件相對于普通的分立電容器件和IDC電容，具有在同一個封裝內部集成了多個分立電容單元，因此在提供相同的容值的條件下，具有更小印制電路板占用面積的特點，提供了一種端接電源濾波電路和相應的印刷電路板以及相應的端接電源濾波方法，來減少印制電路板上端接電源濾波電路的器件數量和降低裝配的時間和費用，以及降低端接電源濾波電路占用的印制電路板的空間和印制電路板的設計難度。下面分別進行具體說明。
本發明提供了一種應用排容器件的端接電源濾波電路，所述端接電源濾波電路與包括N個傳輸網絡的HSTL/SSTL電平總線連接，用于為所述電平總線提供電源；所述端節電源濾波電路包括VTT電源提供端；還包括K個排容器件，所述K個排容器件中封裝的內部電容單元總數為N；所述VTT電源提供端通過所述K個排容器件分別與所述電平總線的N個傳輸網絡連接。
具體的，N是HSTL/SSTL電平總線中傳輸網絡(信號)的個數，排容器件內部的分立電容單元個數可以根據實際的硬件條件自由設定，通常一件排容器件內部有兩個或者四個分立電容單元。
采用排容器件替換普通的分立器件或者IDC電容，具有空間占用小的優勢相對于普通的分立電容器件，排容在提供相同的容值的條件下，具有更小的印制電路板占用面積。參見圖3，以一片0508封裝的排容與四片0402封裝的分立電容作比較，該0508封裝的排容內部含有四個分立電容；可以得出，4片0402分立電容占用的印制電路板面積為7.0mm2，1片0508排容占用的印制電路板面積為3.95mm2，節約了40％的印制電路板面積。而相對于四片0603封裝的分立電容，甚至能夠節省70％的印制電路板面積。同時，使用排容器件代替分立電容器件，能夠極大地減少端接電源濾波電路的器件數量，以本例來說，僅需要1/4的器件數量就可以滿足要求。
相對于IDC電容，在相同的封裝下，IDC電容的容值相當于排容器件容值的1/4，顯然，為了取得相同的濾波效果，采用IDC電容的端接電源濾波電路的面積占用將相對較大。
因此，采用排容器件替換普通的分立器件和IDC電容，在印制電路板占用方面具有優勢，降低了印制電路板的設計難度；同時，由于器件數量相對更少，也降低了裝配的時間和費用。
采用排容器件替換普通的分立器件和IDC電容，能夠保證端接電源的濾波效果由于在評估電容器件的電氣特性時，最常用的手段是測試電容器件的阻抗曲線，即電容的阻抗隨頻率變化的曲線。參見圖4，是以四單元的0508封裝的0.4pF排容器件的阻抗曲線與四個0603封裝的0.1pF分立電容器件并聯的阻抗曲線對比進行測試的圖示，其中灰色曲線為排容器件的阻抗曲線，黑色曲線為四個分立電容器件并聯的阻抗曲線。可以看出，在低于諧振頻率的低頻區，排容和四個分立電容的阻抗曲線相重合，而在高于諧振頻率的高頻區，排容的阻抗曲線要比四個分立電容的阻抗曲線更低，高頻濾波性更好。因此，本發明利用排容器件的在高頻帶的低阻抗特性，相對于分立電容器件或者IDC電容，具有相同或者更好的濾波效果。
在本發明提供的應用排容器件的端接電源濾波電路中，排容器件中封裝的電容單元數目可以根據實際的硬件以及器件情況自由組合，能夠滿足傳輸網絡數量的要求即可。但作為設計整齊以及整體性能穩定的考慮，每一排容器件中都封裝有相同數目n的內部電容單元較佳，即N＝K*n，K個排容所封裝的電容單元總數滿足傳輸網絡數量的要求。
一般來說，排容器件內部封裝的電容單元數量為2個或者4個，但也并不局限于該數據，而是視實際的器件情況而定。
參見圖5，為本發明的一個實施例，采用四封裝排容的VTT電源濾波電路的電路圖，其中標號代表排容的管腳。
因為排容器件為陶瓷電容，所以器件本身沒有+、-極之分，圖5所示實施例中，是將一邊的管腳全部設為VTT，而另一邊的管腳全部設為GND。由于排容器件是在同一個封裝內部集成多個分立的電容單元，所以從理論上來說，一片四單元封裝的排容器件的其余的電氣特性應該與四個分立的電容器件并聯的效果相同。但是，由于在同一個封裝內部，每個電容單元間距離很近，因此每個單元電容間的同向電流會相互耦合，從而導致排容的電氣特性有所變化。具體來說，由于同向的電流產生的磁場方向相同，則多個分立電容中電流產生的磁場相互疊加，使彼此間的互感增大，從而使排容的ESL變大，惡化排容器件的高頻阻抗特性，降低濾波效果。為了克服這一問題，本發明提供了排容器件管腳交錯設置的實施例，參見圖6，仍以四封裝的排容器件為例，對于該排容器件的任一內部電容單元而言，該內部電容單元的一側管腳與VTT電源提供端連接，另一側管腳與電平總線的一個傳輸網絡連接，且相鄰內部電容單元同側管腳的連接對象不同，形成相鄰管腳連接對象的交錯。端接電源的VTT與GND設置只要是相鄰的管腳交錯即可，而與具體的設置順序無關，即若一管腳設置為VTT，則與它相鄰的管腳就設置為GND，與電平總線連接；相應的，若一管腳設置為GND與電平總線連接，則相鄰的管腳就設置為VTT，與電源提供端連接。這樣，排容器件中分立電容的電流方向相互交錯，反向的電流產生的磁場方向相反，從而磁場之間相互削弱，彼此間的互感減小，使排容的ESL變小，優化排容器件的高頻阻抗特性，提高了濾波效果。
為實現濾波輸出電源穩定在高電平，進一步的，所述排容器件的任一電容單元通過一上拉電阻與所述電平總線的傳輸網絡連接。
基于上述應用排容器件的端接電源濾波電路，本發明還提供了一種印刷電路板(PCB)，布設有端接電源電路和包括N個傳輸網絡的HSTL/SSTL電平總線，所述端接電源濾波電路與所述電平總線連接，用于為所述電平總線提供電源；所述端節電源濾波電路包括VTT電源提供端；所述端節電源濾波電路還包括K個排容器件，所述K個排容器件中封裝的內部電容單元總數為N；所述VTT電源提供端通過所述K個排容器件分別與所述電平總線的N個傳輸網絡連接。
其中，任一所述內部電容單元的一側管腳與VTT電源提供端連接，另一側管腳與電平總線的一個傳輸網絡連接；且相鄰內部電容單元同側管腳的連接對象不同。
為了將電位穩定在高電平，還布設有N個上拉電阻，任一內部電容單元通過一上拉電阻與所述電平總線的傳輸網絡連接。
作為設計整齊以及整體性能穩定的考慮，每一排容器件中都封裝有相同數目n的內部電容單元較佳，即N＝K*n，K個排容所封裝的電容單元總數滿足傳輸網絡數量的要求。一般而言，n為2或4。
參見圖7，為一個PCB的實施例圖示，在本實施例中，6個排容器件CN1至CN6都包含有4個內部電容單元，且每一個排容器件的管腳交錯設置，黑色的管腳為VTT端，灰色的管腳為GND端。比如圖7中CN1左側的四個管腳，從上至下依次排在第一和第三位的管腳為VTT端，顯示為黑色；排在第二和第四位的管腳為GND端，顯示為灰色；而CN1右側的四個管腳，從上至下依次排在第一和第三位的管腳為GND端，顯示為灰色；排在第二和第四位的管腳為VTT端，顯示為黑色；CN2～CN6類似。同時，為了將電位穩定在高電平，任一電容單元通過一上拉電阻R與所述電平總線的傳輸網絡連接，共24個上拉電阻。
對比圖8，是采用分立電容應用于印刷電路板的PCB圖示，可以看出，相對于傳統的采用分立電容實現的電路，使用排容器件實現的濾波電路顯得更加簡潔，器件的數目更少。
基于上述應用排容器件的端接電源濾波電路，本發明還提供了應用排容器件的端接電源濾波方法，包括以下步驟設置VTT電源提供端通過排容器件濾波，并將濾波后的電源信號提供給HSTL/SSTL電平總線。
為了優化排容器件的高頻阻抗特性，設置VTT電源提供端通過排容器件濾波具體為設置排容器件的相鄰管腳與VTT電源提供端和所述電平總線交錯連接，即設置排容器件中任一內部電容單元的一側管腳與VTT電源提供端連接，另一側管腳與電平總線連接，并設置相鄰內部電容單元同側管腳的連接對象不同，使所述VTT電源提供端通過在同一個排容器件的相鄰內部電容單元中產生彼此反向的電流進行濾波。
為實現濾波輸出電源穩定在高電平，將濾波后的電源信號提供給HSTL/SSTL電平總線具體為將濾波后的電源信號通過上拉電阻提供給HSTL/SSTL電平總線。
最后應說明的是以上實施例僅用以說明本發明的技術方案而非對其進行限制，盡管參照較佳實施例對本發明進行了詳細的說明，本領域的普通技術人員應當理解其依然可以對本發明的技術方案進行修改或者等同替換，而這些修改或者等同替換亦不能使修改后的技術方案脫離本發明技術方案的精神和范圍。
權利要求
1.一種端接電源濾波電路，所述端接電源濾波電路與包括N個傳輸網絡的HSTL/SSTL電平總線連接，用于為所述電平總線提供電源；所述端節電源濾波電路包括VTT電源提供端；其特征在于，還包括K個排容器件，所述K個排容器件中封裝有N個內部電容單元；所述VTT電源提供端通過所述K個排容器件分別與所述電平總線的N個傳輸網絡連接。
2.根據權利要求1所述的端接電源濾波電路，其特征在于，任意一個所述內部電容單元的一側管腳與VTT電源提供端連接，另一側管腳與電平總線的一個傳輸網絡連接；且相鄰內部電容單元同側管腳的連接對象不同。
3.根據權利要求1或2所述的端接電源濾波電路，其特征在于所述任意一個內部電容單元通過一上拉電阻與所述電平總線的傳輸網絡連接。
4.根據權利要求1或2所述的端接電源濾波電路，其特征在于所述每一排容器件中都封裝有相同數目n的內部電容單元，其中，N＝K*n。
5.一種印刷電路板，布設有端接電源電路和包括N個傳輸網絡的HSTL/SSTL電平總線，所述端接電源濾波電路與所述電平總線連接，用于為所述電平總線提供電源；所述端節電源濾波電路包括VTT電源提供端；其特征在于，所述端節電源濾波電路還包括K個排容器件，所述K個排容器件中封裝的內部電容單元總數為N；所述VTT電源提供端通過所述K個排容器件分別與所述電平總線的N個傳輸網絡連接。
6.根據權利要求5所述的印刷電路板，其特征在于任意一個所述內部電容單元的一側管腳與VTT電源提供端連接，另一側管腳與電平總線的一個傳輸網絡連接；且相鄰內部電容單元同側管腳的連接對象不同。
7.根據權利要求5或6所述的印刷電路板，其特征在于還布設有N個上拉電阻，任意一個內部電容單元通過一上拉電阻與所述電平總線的傳輸網絡連接。
8.根據權利要求5或6所述的印刷電路板，其特征在于所述每一排容器件中都封裝有相同數目n的內部電容單元，其中，N＝K*n。
9.一種端接電源濾波方法，其特征在于包括以下步驟設置VTT電源提供端通過排容器件濾波，并將濾波后的電源信號提供給HSTL/SSTL電平總線。
10.根據權利要求9所述的端接電源濾波方法，其特征在于設置VTT電源提供端通過排容器件濾波具體為設置排容器件中任意一個內部電容單元的一側管腳與VTT電源提供端連接，另一側管腳與電平總線連接，并設置相鄰內部電容單元同側管腳的連接對象不同，使所述VTT電源提供端通過在同一個排容器件的相鄰內部電容單元中產生彼此反向的電流進行濾波。
全文摘要
本發明公開了一種端接電源濾波電路，端接電源濾波電路與包括N個傳輸網絡的HSTL/SSTL電平總線連接；端節電源濾波電路包括VTT電源提供端；還包括K個排容器件，K個排容器件中封裝的內部電容單元總數為N；VTT電源提供端通過K個排容器件分別與電平總線的N個傳輸網絡連接。還公開了相應的印刷電路板以及公開了相應的端接電源濾波方法，設置VTT電源提供端通過排容器件濾波，并將濾波后的電源信號提供給HSTL/SSTL電平總線。本發明的系統及方法減少了印制電路板上端接電源濾波電路的器件數量，降低了裝配的時間和費用；降低了端接電源濾波電路占用的印制電路板的空間，降低了印制電路板的設計難度。
文檔編號H02M1/14GK1949617SQ200610140850
公開日2007年4月18日 申請日期2006年10月12日 優先權日2006年10月12日
發明者汪安東, 何波, 袁振華, 雷紅林, 吳炎驚 申請人:華為技術有限公司