專利名稱：過電壓保護電路的制作方法
技朮領(lǐng)域本發(fā)明有關(guān)于一種保護電路，特別是有關(guān)于一種過電壓保護電路。
背景技朮科學(xué)技術(shù)的進步，電子制造業(yè)的高速發(fā)展，使得計算機在人們的日常生活和工作中越來越普及，也使得計算機在人們的日常生活和工作中扮演著越來越重要的角色。然而由于目前一些諸如中央處理器、內(nèi)存等計算機重要部件并不一定具備過電壓保護電路，因此當(dāng)發(fā)生過電壓情況時，計算機將受到巨大的損害，人們的損失往往也是難以估量的。鑒于此種情況，有必要設(shè)計一種過電壓保護電路，其可對計算機一些諸如中央處理器、內(nèi)存等重要部件提供過電壓保護，并在發(fā)生過電壓時自行關(guān)閉計算機電源。
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種過電壓保護電路，其可對一些諸如中央處理器、內(nèi)存等重要部件提供過電壓保護，并在發(fā)生過電壓時自行關(guān)閉計算機電源。
為達成上述目的，本發(fā)明提供的過電壓保護電路包括一第一電壓比較器、一第一NMOS晶體管、一第一二極管及一或門，該第一電壓比較器的同相輸入端連接一第一工作電壓，該第一電壓比較器的反相輸入端設(shè)定有一第一參考電壓，該第一電壓比較器的輸出端連接該第一NMOS晶體管的柵極和該第一二極管的正極，該第一二極管的負(fù)極連接該或門其中一輸入端，該第一NMOS晶體管的漏極連接該第一工作電壓，該第一NMOS晶體管的源極電性接地，該或門輸出端信號可控制計算機電源是否關(guān)閉。
該第一二極管的負(fù)極還連接一第三NMOS晶體管的柵極，該第三NMOS晶體管的漏極連接一降壓控制集成電路的使能端，該第三NMOS晶體管的源極電性接地。
該降壓控制集成電路的反饋端連接該第一工作電壓，該降壓控制集成電路的輸出端連接一驅(qū)動集成電路的第一輸入端，該驅(qū)動集成電路的的一第一輸出端連接一第四NMOS晶體管的柵極，該驅(qū)動集成電路的一第二輸出端連接一第五NMOS晶體管的柵極，該驅(qū)動集成電路的一第二輸入端連接該第四NMOS晶體管的源極和該第五NMOS晶體管的漏極，該第四NMOS晶體管的漏極連接一電源信號，該第五NMOS晶體管的源極電性接地，另，該第二輸入端還通過一電感連接上述該第一工作電壓。
由此，上述電路具有這樣的效果，即判斷上述第一工作電壓是否發(fā)生過電壓情況，若有則將該第一工作電壓通過上述第一NMOS晶體管電性接地，同時通過上述或門產(chǎn)生一個關(guān)閉計算機電源的信號，并且可將該第一工作電壓發(fā)生過電壓情況時產(chǎn)生的多余能量通過上述第五NMOS晶體管釋放。
圖1為本發(fā)明之過電壓保護電路原理圖。
具體實施例方式
下面結(jié)合附圖對本發(fā)明作進一步詳細的說明。
參閱圖1所示，其為本發(fā)明之過電壓保護電路原理圖，其設(shè)有一第一電壓比較器110，該第一電壓比較器110同相輸入端可輸入一第一工作電壓100，該第一工作電壓可為中央處理器的工作電壓，該第一電壓比較器110的反相輸入端則連接一第一參考電壓111，于本實施方式中，該第一參考電壓111可選取直流1.9V。該第一電壓比較器110的輸出端接到一第一NMOS晶體管120的柵極和一第一二極管130的正極，且該第一電壓比較器110的輸出端還通過一第一電阻112連接電源信號+5Vsb。
該第一二極管130的負(fù)極連接一第三NMOS晶體管320的柵極和一或門160其中一輸入端，該第一NMOS晶體管120的漏極接上述該第一工作電壓100，該第一NMOS晶體管120的源極電性接地。該第三NMOS晶體管320漏極接一第四二極管430的負(fù)極，該第四二極管430的正極接一降壓控制集成電路340的使能端(Enable，簡稱En)，于本實施方式中，該降壓控制集成電路340可采用集成電路ADI3189。
上述該第一工作電壓100還電性連接到該降壓控制集成電路340的反饋端(FeedBack，簡稱FB)，該降壓控制集成電路340的一信號輸出端(OUT)連接一驅(qū)動集成電路350的第一輸入端(In1)，于本實施方式中，該驅(qū)動集成電路350可采用集成電路ADI3148。同時該驅(qū)動集成電路350一第一輸出端(OUT1)連接一第四NMOS晶體管420的柵極，該驅(qū)動集成電路350一第二輸出端(OUT2)連接一第五NMOS晶體管520的柵極，該驅(qū)動集成電路350一第二輸入端(In2)連接該第四NMOS晶體管420的源極和該第五NMOS晶體管520的漏極，另，該驅(qū)動集成電路350第二輸入端(In2)還通過一電感140連接該第一工作電壓100。
該第四NMOS晶體管420的漏極接一電源信號P12V，該第五NMOS晶體管520的源極電性接地，一第一電容150并連在該第五NMOS晶體管520的漏極和源極之間。一第二電容250一端連接該第一工作電壓100，另一端則電性接地。
另外，圖1所示電路中一虛擬的不斷電系統(tǒng)之控制集成電路360由兩路電源信號PSU_Power good signal和PSU_+5Vsb signal控制，于本實施方式中，該集成電路360可采用集成電路PIC 12F629，該集成電路360輸出一信號361給上述該或門160之另一輸入端，并且，該或門160的輸出為信號PSU_PS ON，該信號PSU_PS ON為高電平時將關(guān)閉計算機電源。
于本實施方式中，圖1所示電路中另有一第三工作電壓300，即內(nèi)存工作電壓連接一第三電壓比較器310的同相輸入端，該第三電壓比較器310的反相輸入端則連接一第三參考電壓311，該第三電壓比較器310的輸出端連接一第三二極管330的正極，且該第三電壓比較器310的輸出端還通過一第三電阻312連接電源信號+5Vsb，另，該第三二極管的負(fù)極則連接上述第一二極管130的負(fù)極。
于本實施方式中，圖1所示電路中還有一第二電壓比較器210，其同相輸入端可接計算機中其它一較重要部件的工作電壓即第二工作電壓200，再根據(jù)該第二工作電壓200的實際值的大小設(shè)定一第二參考電壓211并將該第二參考電壓211連接到該第二電壓比較器210的反相輸入端。該第二電壓比較器210的輸出端通過一第二電阻212連接電源信號+5Vsb，該第二電壓比較器輸出端還連接一第二二極管230的正極。該第二二極管230的負(fù)極則連接到上述第一二極管130的負(fù)極和一第二NMOS晶體管220的柵極，該第二NMOS晶體管220的源極電性接地，該第二NMOS晶體管220的漏極則連接提供該電源電壓信號200的系統(tǒng)電源組221。
上述為本發(fā)明之過電壓保護電路之電路連接關(guān)系，以下闡明發(fā)生過電壓時該過電壓保護電路之保護原理。
例如，當(dāng)計算機內(nèi)部電路短路或其它情況導(dǎo)致該第一工作電壓100突變超過該第一參考電壓111時，該第一電壓比較器110輸出端信號將由低電平躍變?yōu)楦唠娖?，該高電平信號將使第一NMOS晶體管120之漏極和源極導(dǎo)通，從而第一工作電壓100通過該第一NMOS晶體管120電性接地，即拉低了該突變的第一工作電壓100。該高電平信號還正向?qū)嗽摰谝欢O管130，并使該第二NMOS晶體管220和該第三NMOS晶體管320導(dǎo)通。
該第二NMOS晶體管220導(dǎo)通后，該系統(tǒng)電源組被電性接地。該第三NMOS晶體管320導(dǎo)通后，該降壓控制集成電路340使能端之高電平信號將通過該第四二極管430和該第三NMOS晶體管320電性接地，于是，該降壓控制集成電路340輸出給該驅(qū)動集成電路350的信號將由高電平躍變?yōu)榈碗娖?。由此，該?qū)動集成電路350輸出給該第四NMOS晶體管420的信號由高電平躍變?yōu)榈碗娖剑擈?qū)動集成電路350輸出給該第五NMOS晶體管520的信號由低電平躍變?yōu)楦唠娖?。于是，該第四NMOS晶體管420被截止，該第五NMOS晶體管520被導(dǎo)通接地，故可將該第五NMOS晶體管520漏極剩余能量釋放而不至于再次沖擊中央處理器。
另，上述第一NMOS晶體管輸出端之高電平信號還將通過該第一二極管130輸送至該或門160之其中一輸入端，故該或門160輸出的信號PSU_PS ON也將為高電平，而該信號PSU_PS ON為高電平時，計算機電源將關(guān)閉。
同樣，當(dāng)計算機內(nèi)部電路短路或是其它情況導(dǎo)致該第二工作電壓200或該第三工作電壓300發(fā)生突變超過其相應(yīng)的第二參考電壓211或第三參考電壓311時，該第二工作電壓200或該第三工作電壓300也將類同該第一工作電壓100而被拉低并關(guān)閉計算機電源且釋放剩余能量。
當(dāng)然為突出本發(fā)明的實質(zhì)重點，故上述并非為實施本發(fā)明的全部，所涉及的已知常用電路部分以及重復(fù)類似部分均有所略去不作贅述，參照本實施方式完全可再現(xiàn)本發(fā)明。
權(quán)利要求
1.一種過電壓保護電路，應(yīng)用于計算機若干重要部件之工作電壓的過電壓保護，其包括一第一電壓比較器、一第一NMOS晶體管、一第一二極管及一或門，其特征在于所述第一電壓比較器的同相輸入端連接一第一工作電壓，該第一電壓比較器的反相輸入端設(shè)定有一第一參考電壓，該第一電壓比較器的輸出端連接該第一NMOS晶體管的柵極和該第一二極管的正極，該第一二極管的負(fù)極連接該或門其中一輸入端；所述第一NMOS晶體管的漏極連接該第一工作電壓，該第一NMOS晶體管的源極電性接地，該或門輸出端信號可控制計算機電源是否關(guān)閉。
2.根據(jù)權(quán)利要求1所述的過電壓保護電路，其特征在于所述第一二極管的負(fù)極還連接一第三NMOS晶體管的柵極，該第三NMOS晶體管的漏極連接一降壓控制集成電路的使能端，該第三NMOS晶體管的源極電性接地；該降壓控制集成電路的回饋端連接該第一工作電壓，該降壓控制集成電路的輸出端連接一驅(qū)動集成電路的第一輸入端，該驅(qū)動集成電路的的一第一輸出端連接一第四NMOS晶體管的柵極，該驅(qū)動集成電路的一第二輸出端連接一第五NMOS晶體管的柵極，該驅(qū)動集成電路的一第二輸入端連接該第四NMOS晶體管的源極和該第五NMOS晶體管的漏極，該第四NMOS晶體管的漏極連接一電源信號，該第五NMOS晶體管的源極電性接地，另，該第二輸入端還通過一電感連接上述該第一工作電壓。
3.根據(jù)權(quán)利要求2所述的過電壓保護電路，其特征在于所述過電壓保護電路另包括有一第二電壓比較器，該第二電壓比較器的同相輸入端連接一第二工作電壓，該第二電壓比較器的反相輸入端設(shè)置有一第二參考電壓，該第二電壓比較器的輸出端連接一第二二極管的正極，該第二二極管的負(fù)極連接一第二NMOS晶體管的柵極，該第二NMOS晶體管的漏極連接一系統(tǒng)電源組，該第二NMOS晶體管的源極電性接地，該第二二極管的負(fù)極還連接該第一二極管的負(fù)極。
4.根據(jù)權(quán)利要求2所述的過電壓保護電路，其特征在于所述過電壓保護電路另包括有一第三電壓比較器，該第三電壓比較器的同相輸入端連接一第三工作電壓，該第三電壓比較器的反相輸入端還設(shè)置有一第三參考電壓，該第三電壓比較器的輸出端連接一第三二極管的正極，該第三二極管的負(fù)極還連接上述該第一二極管的負(fù)極。
5.根據(jù)權(quán)利要求2所述的過電壓保護電路，其特征在于所述第五NMOS晶體管的漏極和源極并連一第一電容，一第二電容一端連接該第一工作電壓，該第二電容另一端電性接地。
6.根據(jù)權(quán)利要求2所述的過電壓保護電路，其特征在于所述第一電壓比較器的輸出端可通過一第一電阻連接一電源信號。
7.根據(jù)權(quán)利要求2所述的過電壓保護電路，其特征在于所述第一工作電壓可為中央處理器的工作電壓。
8.根據(jù)權(quán)利要求3所述的過電壓保護電路，其特征在于所述第二電壓比較器的輸出端可通過一第二電阻連接一電源信號。
9.根據(jù)權(quán)利要求3所述的過電壓保護電路，其特征在于所述第二工作電壓可為計算機其它重要部件的工作電壓。
10.根據(jù)權(quán)利要求4所述的過電壓保護電路，其特征在于所述第三電壓比較器的輸出端可通過一第三電阻連接一電源信號。
11.根據(jù)權(quán)利要求4所述的過電壓保護電路，其特征在于所述第三工作電壓可為計算機內(nèi)存的工作電壓。
全文摘要
本發(fā)明揭示了一種過電壓保護電路，該過電壓保擴電路應(yīng)用于計算機重要部件之工作電壓的過電壓保護，其包括若干電壓比較器、NMOS晶體管、集成電路、或門、電阻、電容以及電感，其通過將該重要部件的工作電壓回饋至該電壓比較器的同相輸入端與反相輸入端的參考電壓作比較來判斷是否發(fā)生過電壓，并在發(fā)生過電壓時拉低該重要部件的工作電壓并關(guān)閉計算機電源。
文檔編號H02H3/20GK101043134SQ20061003441
公開日2007年9月26日 申請日期2006年3月20日 優(yōu)先權(quán)日2006年3月20日
發(fā)明者張力文 申請人:佛山市順德區(qū)順達電腦廠有限公司, 神達電腦股份有限公司