專利名稱：在基板柵格陣列封裝中應用的dc－dc轉換器的制作方法
技術領域：
本發明一般涉及使用微電子器件實現的電源。更具體地，本發明的實施方式將高電流降壓調節器集成到基板柵格陣列(LGA)封裝內，以滿足在最小區域內封裝板層分布電源結構的電和熱需求。
背景技術：
電子系統面臨進一步的尺寸減小、器件密度以及更重要的電源密度的極大挑戰。為了應對這些挑戰，許多障礙需要克服。有效的熱散失以及與低電阻和低電感的互連相聯系的管理，結合提供低成本封裝的需要，僅僅是許多障礙中的一些。
傳統的功率半導體封裝或管芯包括一個或多個功率半導體管芯。功率半導體管芯，例如電源MOSFET，具有限定漏極接點或電極的底表面和包括限定源極接點或電極的第一金屬化區域和限定柵極接點或電極的第二金屬化區域的頂表面。通常，每個功率半導體管芯與外部焊盤進行電和熱連接。
目前，市場上已經存在包括DC-DC轉換器的功率半導體封裝或管芯。通常，該產品封裝在不容易容納大量分立無源器件的微型引線框(MLF)內。因此，分立無源器件必須位于外部，這減小了封裝在尺寸減小方面的可行性。例如，電路(如升壓電路)和補償器件常常位于產品的外部并消耗額外的板空間。
DC-DC轉換器需要大量有源和無源器件。傳統的DC-DC轉換器需要功率MOSEFETs、控制集成電路(IC’s)、設定PWM控制器操作的器件、反饋補償器件、電容過濾元件、充電泵器件以及電源級濾波器LC(電感和電容)器件。某些情況下，DC-DC轉換器可能由多達30個器件組成。這些單獨安置的器件占據了印刷電路板(PCB)上的大量空間。這些器件需要細心設計和跡線布線以避免產生漏電感，漏電感可能導致使用性能差，或在某些情況下，可能導致器件失效。
希望減少大量器件需要的板空間、將這些器件組合為高密度的、簡單封裝的部件，該部件容納關鍵半導體器件及其相關器件作為DC-DC轉換器的標準部件。由于尺寸因素以及使用輸出電壓可以獲得這種濾波器的事實，希望不包括輸出LC濾波器。希望這種簡單的封裝使漏電感最小，提供器件之間的高導電性互連，提供到外部互連點的高導電性低電感路徑，并提供將轉換器內部產生的熱傳到外部環境中的有效方法。還希望這種封裝是低成本的。
發明內容
本發明涉及通過在LGA平臺內封裝DC-DC轉換器而解決上述許多問題，為實現器件密度、整體封裝尺寸減小和非常高的功率密度的結合提供機會。
本發明的一方面是將DC-DC轉換器集成到LGA封裝內。根據這個方面，功率半導體管芯、控制半導體管芯以及分立無源器件電和熱連接在一起并裝在襯底的頂表面以制成DC-DC轉換器。封裝的底部包括多個形成LGA的焊盤。全部的半導體管芯與各自的外部焊盤電和熱連接。
特別地，LGA封裝包含具有頂表面和底表面的襯底，襯底上有DC-DC轉換器。DC-DC轉換器至少包含一個布置在襯底頂表面上的功率硅管芯。襯底的底表面具有大量的熱和電傳導焊盤，這些焊盤通過各自的導電通路與DC-DC轉換器電連接。大量的焊盤包括具有第一表面區域的第一焊盤和具有第二表面區域的第二焊盤，第二表面區域基本上大于第一表面區域。DC-DC轉換器產生的熱通過大量的焊盤傳到LGA封裝的外部。
更具體地，至少一個功率硅管芯與至少一個第二焊盤基本上對齊。第一焊盤基本上位于底表面的外圍區域，第二焊盤基本上位于底表面的中間區域。作為選擇，第一焊盤可以基本上位于底表面的第一側，第二焊盤可以基本上位于底表面的第二側。至少一個半導體管芯還可以包括第一對MOSFET器件，該器件與布置在底表面第一側附近的第二焊盤中相應的第一對基本上對齊，而且第二對MOSFET器件與布置在底表面第二側附近的第二焊盤中相應的第二對基本上對齊。
本發明的另一方面是提供熱增強的襯底。在一個具體實施方式
中，襯底包括多個高密度通路陣列。每個高密度通路陣列直接位于功率半導體管芯的下面。在更好的具體實施方式
中，每個高密度通路陣列與功率半導體管芯和LGA的外部焊盤進行電和熱連接。
本發明還有另一個方面就是在功率半導體管芯與LGA的外部焊盤之間提供低的電阻和熱阻路徑。一個具體實施方式
中，襯底由兩層組成，管芯表面和底表面。每個高密度通路陣列在管芯表面和底表面之間提供直接的電和熱路徑，襯底由多于兩層組成，每層都包含管芯表面和底表面。
本發明的另一個方面是增加封裝的散熱特性。一個具體實施方式
中，高密度通路陣列與每個半導體管芯電和熱連接。高密度通路陣列使處于半導體管芯下面(功率半導體管芯的物理輪廓之內)的通路的總數量最優化。每個高密度通路陣列比傳統通路陣列更有效地耗散半導體管芯產生的熱。
圖1是本發明具體實施方式
的頂面視圖，說明基本的封裝器件；圖2是本發明具體實施方式
的頂面視圖，說明器件之間的電互連；圖3是本發明具體實施方式
的底面視圖，說明LGA封裝的插腳分配；圖4是本發明具體實施方式
的示意圖；圖5本發明具體實施方式
的側邊剖面視圖，說明功率半導體管芯與通路陣列電和熱連接；圖6是根據現有技術的通路設計的頂面視圖；圖7是本發明具體實施方式
的頂面視圖，說明高密度通路設計；圖8是本發明替代具體實施方式
的示意圖；和圖9是本發明替代具體實施方式
的底面視圖，說明LGA封裝的插腳分配。
具體實施例方式
一般地，本發明將DC-DC轉換器集成到LGA封裝內，以滿足在最小區域內分布電源結構的封裝層的電和熱的需求。更具體地，本發明提供高效率的負荷點的DC-DC轉換器，該轉換器適合于以非常接近負荷的高電流傳送低電壓。LGA封裝集成了DC-DC電源轉換器的所有必需的有源器件，包括同步降壓PWM控制器、驅動電路和MOSFET器件。
圖1-2說明根據本發明一個方面的功能半導體封裝100。功率半導體封裝100包括，除其它的將在后面論述的器件之外，襯底102、第一功率半導體管芯104、第二功率半導體管芯106、第三半導體管芯108、第四半導體管芯110以及多個分立無源器件(例如電阻R1-R8和電容C1-C9)。在優選的實施方式中，四個半導體片104、106、108、110和分立無源器件電連接在一起以形成DC-DC轉換器。裝在襯底102上的分立無源器件的數量可以根據封裝100的性能要求而不同。對于封裝，只包含部分DC-DC轉換器也在本發明的范圍內。
襯底102最好是包括管芯表面112和底表面114的兩層襯底(見圖3)。襯底102也可以包括多層。襯底102包括分別由第一和第二隔離邊界116、118以及前面和后面邊界120、122限定的邊緣。襯底102的管芯表面112包括有每個功率半導體管芯104、106和半導體管芯108、110安裝在上面的管芯粘附焊盤以及用于安裝每個分立無源器件的基板。銅線CT使不同的分立無源器件和四個半導體片104、106、108、110電連接。襯底102的底表面114(見圖3)包括形成LGA的多個外部導電焊盤，它們為印刷電路板提供表面安裝互連。
圖2提供了管芯表面112和安裝在該表面上的各種電路器件的更詳細的說明。襯底102的表面112包括多個使基板和器件(例如半導體片、電容和電阻)安裝在上面的焊盤(未示出)進行電連接的銅線CT。銅線CT也在第三半導體管芯108和分立無源器件之間提供電連接。例如，銅線CT1使半導體管芯108的插腳8電連接到分立無源器件電阻R1。本技術中在襯底102上制作銅線CT的方法是眾所周知的，不需要過多的說明。
最好是由功率MOSFETs提供功率半導體片104、106。功率半導體片104(高側MOSFET)和106(低側MOSFET)的每個都包括第一金屬化表面104a、106a(源極電極)，第二金屬化表面104b、106b(柵極電極)以及相反的金屬化表面104c、106c(漏極電極)。功率半導體片104、106的第一金屬化表面104a、106a(源極電極)和第二金屬化表面104b、106b(柵極電極)由大量的鍵合線128連接到襯底102的管芯表面112上的鍵合焊盤126。功率半導體管芯104、106的相反的金屬化表面104c、106c(漏極電極)被安裝到管芯粘附焊盤130(見圖5)。最好是使用導熱和/或導電的管芯插腳粘合劑132將功率半導體片104、106安裝到管芯粘附焊盤130上。
第三半導體管芯108最好是為DC-DC轉換器提供控制/驅動的集成電路(“IC”)。半導體管芯108粘合在襯底102的管芯表面112上，并安裝在管芯焊盤130上。例如，半導體管芯108為第一和第二功率半導體片104、106提供柵極驅動。此外，為了調節第一和第二功率半導體片104、106的準時，半導體管芯108為第二金屬化表面104b、106b提供了脈寬調制(“PWM”)控制。
第四半導體管芯110最好是二極管。與電容和電阻組合，第四半導體110包括為第一功率半導體管芯104的驅動提供升壓的充電泵。
半導體片104、106、108、110和襯底102的管芯表面112上的分立無源器件的物理布置意在使LGA封裝的效率最大化。第一和第二功率半導體管芯104、106最好是彼此靠近或相距最近以使兩個器件之間的互連感應系數最小。第三半導體管芯108相對于第一和第二功率半導體片104、106的位置使漏電感相關的柵極驅動阻抗最小。
圖4說明LGA封裝100內DC-DC轉換器的一個具體實施方式
的電路圖。如圖4所示，DC-DC轉換器包括用于將輸入DC電壓Vin轉換為應用于阻抗負荷(未示出)的輸出DC電壓Vo的傳統降壓轉換器布局。DC-DC轉換器包括高側MOSFET104、低側MOSFET106以及由電感和電容提供的輸出濾波器。高側MOSFET104的漏極端子與輸入電壓Vin相連，低側MOSFET106的源極端子接地，而且高側MOSFET104的源極端子和低側MOSFET106的漏極端子連在一起以設定相位節點。輸出濾波器的電感串聯在相位節點和提供輸出電壓Vo的端子之間，輸出濾波器的電容與電阻負荷并聯。第三半導體管芯108提供的控制器/驅動器包括脈寬調節(PWM)電路，該電路對用于控制MOSFETs104、106的啟動時間的方波信號的占空比進行控制。通過適當的補償網絡將反映輸出電壓和/或電流的反饋信號提供到控制器/驅動器，以確定PWM信號的占空比。MOSFETs104、106的斷開和閉合在相位節點上提供具有大體矩形波形的中間電壓，由電感和電容形成的輸出濾波器將矩形波轉換為實質上的DC輸出電壓Vo。DC-DC轉換器也可以包括過電流保護(OCP)網絡和用于為PWM電路確定時鐘頻率的無源器件，與該技術中普遍知道的一樣。
封裝內升壓電路器件的位置是本發明的另一個方面。升壓電路使第一功率半導體管芯104的第一金屬化表面104a相應的電壓升高，升高的電壓足以驅動第二金屬化表面104b。漏電感可能使升壓電壓減小，因此，本發明通過將升壓電路放入到封裝內從而使電路內的漏電感最小。為了在器件打開時為第一和第二功率半導體片104、106相關的傳導電流提供低阻抗路徑，濾波器電容最好相對于第三半導體管芯108進行定位。
工作期間，封裝產生的多數熱量是由第一和第二功率半導體片104、106產生的。這些熱必須被有效地從第一和第二功率半導體片104、106的反面104c、106c散失到LGA的外部焊盤P1-P23。由于LGA封裝的尺寸小，希望LGA封裝的最多熱量散失是通過LGA封裝所連接的主板。因此，有效的熱量設計對于成功的操作是十分重要的。而且，關鍵的電路路徑需要低的寄生阻抗以維持電路的性能。
由于放入到LGA封裝內部的半導體管芯具有依賴于工作條件的功率消耗率，因此LGA封裝的熱阻參數是通過考慮DC-DC的全部工作條件而最優化確定的。對具有最關鍵溫度的管芯，確定封裝連接溫度TJ、相關的熱阻以及熱學參數。在本DC-DC轉換器應用中，多數的功率被高側開關的MOSFET管芯104消耗，該管芯并不位于封裝的中央。因此，封裝溫度值Tc定在相應于開關的MOSFET管芯104的部位，而且所有測量的和模擬的封裝溫度均參照該部位。通過保證該部位的溫度TC不超出預定的最大值，LGA封裝的全部其它器件也因此將各自保持在安全工作限度之內。
圖3說明在襯底102底表面114上形成的LGA的最好具體實施方式
。LGA一般分為兩個區域——內部區域IR和周圍區域PR。內部區域IR最好包含襯底底表面114的中心部分。周圍區域PR圍在內部區域IR的周圍，限定底表面114上位于內部區域IR和襯底的四個側邊116、118、120、122之間的空間。對于LGA，包括外部的焊盤設計也在本發明的范圍和宗旨之內。
內部區域包括外部的焊盤P21、P22和P23。周圍區域包含外部焊盤P1-P20。如上面已經提及的，封裝100想要在每個功率半導體管芯和外部焊盤之間提供低的熱阻。外部焊盤P21、P22專用于半導體片104、106。因此，由于在封裝內第一和第二功率半導體片104、106散失最多熱量，在LGA內外部焊盤P21、P22是最大的焊盤。大的焊盤提供了與主板的低熱阻和低電阻連接。在優選的具體實施方式
中，外部焊盤P22完全直接位于第一功率半半導體管芯104的下面。在包括兩層襯底的具體實施方式
中，大的輸入焊盤P22和第一功率半導體管芯104上相對的金屬化表面104c之間的間距短(例如，小于1mm)。短的間距在大的輸入焊盤P22和相對的金屬化表面104c之間提供低電感的路徑。短的路徑還包括具有低漏互連電感的高導電特性。圖3中功率半導體管芯104的區域顯示為虛線以說明功率半導體管芯104相關的外部焊盤P22的物理位置。外部焊盤P22這樣放置結果使所有的相對的金屬化表面104c都直接位于外部焊盤P22的上面。
大的輸入焊盤P21完全直接位于第二功率半導體管芯106的下面。P21的位置提供了具有與外部焊盤P22和第一功率半導體管芯104之間路徑相似電和熱特性的路徑。外部焊盤P21還提供到處于外部的輸出濾波器(未示出)的高導電路徑和從第二功率半導體管芯106上相對的金屬化表面106c到封裝外部環境的高導熱路徑。外部焊盤P1-P20專用于分立無源器件。功率半導體管芯106所占區域顯示于圖3中。外部焊盤P21的位置為，基本上全部的功率半導體管芯106直接位于外部焊盤P21的上面。較小部分的半導體管芯104、106分別直接位于外部焊盤P22、P22的上面也是在本發明的范圍和宗旨之內。
優選的具體實施方式
中，LGA封裝至少提供下列的I/O焊盤組合電源轉換器使能、頻率調整、輸出電壓調整、第二功率半導體管芯106的Vcc、過電流保護輸入以及第一功率半導體管芯104的源極與第二半功率導體管芯106上相對的金屬化表面106c的連接。在一個具體實施方式
中，與外部焊盤設計相關的I/O插腳分配如下
表1圖8說明LGA封裝200內的DC-DC轉換器的替代實施方式的電路圖。不像圖4的實施方式，該替代實施方式包括具有適合于并聯操作的兩對MOSFET管芯的DC-DC轉換器。與該技術中普遍知道的一樣，并聯操作提供減少了電壓起伏的輸出電壓Vo。
如圖8中所示，DC-DC轉換器包括高側MOSFET204、212，低側MOSFET206、214以及由并聯電感和電容提供的輸出濾波器。高側MOSFET204的漏極端子連接到輸入電壓Vin，低側MOSFET206的源極端子接地，而且高側MOSFET204的源極端子和低側MOSFET206的漏極端子連接在一起以設定第一相位節點。輸出濾波器的第一電感串聯在第一相位節點和提供輸出電壓Vo的端子之間，而且輸出濾波器的電容與電阻負荷并聯。同樣地，高側MOSFET212的漏極端子連接到輸入電壓Vin，低側MOSFET214的源極端子接地，而且高側MOSFET211的源極端子和低側MOSFET214的漏極端子連接在一起以設定第二相位節點。輸出濾波器的第二電感串聯在第二相位節點和提供輸出電壓Vo的端子之間，而且輸出濾波器的電容與電阻負荷并聯。MOSFETs204、206、212、214中的每個都可以由單獨的半導體片提供。由另一個半導體管芯208提供的控制器/驅動器包括脈寬調節(PWM)電路，該電路對用于控制MOSFETs204、206、212、214的啟動時間的方波信號的占空比進行控制。通過適當的補償網絡將反映輸出電壓V0和/或電流的反饋信號提供到控制器/驅動器，以確定PWM信號的占空比。MOSFETs204、206的斷開和閉合在第一相位節點上提供具有大體矩形波形的第一中間電壓，而且MOSFETs212、214的斷開和閉合在第二相位節點上提供具有大體矩形波形的第二中間電壓。由電感和電容形成的輸出濾波器將矩形波轉換為完全的DC輸出電壓Vo。DC-DC轉換器也可以包括過電流保護(OCP)網絡和用于為PWM電路確定時鐘頻率的無源器件，與該技術中普遍知道的一樣。
與前面的實施方式一樣，封裝產生的多數熱量是由功率半導體片204、206、212、214產生的。這些熱必須被有效地從功率半導體片204、206、212、214散失到LGA的外部焊盤。
根據圖8的DC-DC轉換器，圖9說明LGA封裝的襯底202上輸入焊盤排列的替代實施方式。LGA一般分成兩個區域，包括第一側邊區域和第二側邊區域。如圖8所示，第一側邊區域包含襯底底表面的左側，第二側邊區域包含襯底底表面的右側。第一側邊區域包括多個大的輸入焊盤，第二側邊區域包括沿LGA封裝周圍排列的多個小的輸入焊盤。與外部焊盤相關的I/O插腳分配如下
表2如圖9所示，第一側邊區域內大的輸入焊盤還以對稱的圖案排列，第一終端上大的輸入焊盤P1和P2，第二終端上大的輸入焊盤P19和P20，排列在它們之間的大的焊盤P21、P22和P23。第一終端上的大的輸入焊盤P1、P2被分配到輸入電壓VIN和第一相位開關電壓VSW1，并分別直接位于提供第一相位MOSFETs204、206的半導體片的下面。第二終端上的大的輸入焊盤P19、P20被分配到輸入電壓VIN和第二相位開關電壓VSW2，并分別直接位于提供第一相位MOSFETs212、214的半導體片的下面。外部焊盤P3-P18專用于分立無源器件。通過在LGA封裝的反面對最大的熱量產生器進行處理，熱量被有效地傳導穿過襯底。大的輸入焊盤P21、P22和P23還提供將熱傳到主板的表面。應該認識到改變上面所示的插腳也在本發明的宗旨和范圍之內。
眾所周知，電子器件產生熱，而且，除非從器件上引出多余的熱，否則器件可能過熱，而且結果可能產生故障。在許多應用中，器件緊密相鄰的環境幾乎與器件一樣熱，因此，熱量將不會從器件上自然地散失。將只參照功率半導體管芯104對通路設計進行說明，但認為該說明可用于本發明中任何一個功率半導體管芯。
按照慣例，襯底包括部分(例如，多層襯底)或完全(例如，如圖5中所示)延伸穿過襯底的多個通路。該技術所知的通路為鍍覆通孔。每條通路150由部分或全部延伸穿過襯底102的鍍銅開口產生。優選的實施方式中，通路150被填充了導熱材料156以保證電和熱從功率半導體管芯104的反面金屬化表面104c傳輸到外部焊盤P22。導熱材料156是一種為通路150提供低熱阻的良好導熱性的材料。并不是每個通路150都必須填充或插入材料156。
對每個通路150進行填充改善了熱傳導并消除了襯底102的管芯表面112上焊料掩膜的需要，因此允許不需要鍵合線而使功率半導體管芯的反面金屬化表面(漏極電極)與通路150進行電和熱連接。這使功率半導體管芯104與外部焊盤P22之間的熱阻成為最小。對每個通路150進行填充還消除了封裝內的水分殘留，并增強通過通路150的熱傳導。該設計、定位以及通路密度并不影響管芯粘附焊盤130的接觸表面130t，焊盤的表面最好是平的以在接觸表面130t與半導體管芯反面金屬化表面之間實現可能的最大的接觸面積。
對每個通路150進行填充還具有幾個其它的優點。例如，對每個通路150進行填充將使加工和焊接的化學物質避開鍍銅通路150。對通路進行柱塞或填充也使通路的銅環孔電絕緣并使信號短路最小。還防止了焊料通過毛細作用穿過每個通路150，因此消除了短路，特別是位于下層的器件。應該理解并不是所有的通路150都在功率半導體管芯的反面金屬化層與位于LGA(例如，P21、P22或P23)的內部區域IR內的外部焊盤之間提供低熱阻路徑。有些通路150在分立無源器件和位于外圍區域PR(例如，外部焊盤P1-P20)內的一個或多個外部焊盤之間提供電連接。
圖5說明在第一功率半導體管芯104的反面金屬化表面104c和外部焊盤P22之間提供多個低熱阻路徑的通路陣列。一般地，每個通路150包括兩個相對的終端——位于管芯粘附焊盤130附近的第一終端152和位于襯底102底表面114附近的第二終端。和前面所提及的一樣，通路150的內壁鍍有一定厚度的電沉積銅。圖5中所示的每個通路150的內部核心最好填充了密封材料，被認為是通路柱塞或通路填充。每個通路150的內部核心也可以是空的。不管怎樣，每個通路150最好是在頂端和底端用電沉積銅蓋在上面。對通路加帽按慣例被認為是“覆蓋鍍層”，“覆蓋鍍層”粘附到襯底的頂端和底端的銅薄片上。
一般地，通路150執行兩個功能。第一，通路150為從反面的金屬化表面104c進行的熱散失提供出口。第二，通路150在功率半導體管芯104與外部導電焊盤P22之間提供電連接。因此，分布在功率半導體管芯104下層的通路150并行地起著熱管的作用，即同時具有將熱量從反面的金屬化表面104c驅除的功能。在本實施方式中，襯底102包括兩層。因此，每個通路150提供單一的基本上垂直的路徑穿過襯底102。
圖6說明用于從器件上并穿過襯底散失熱量的傳統的矩形通路陣列。在矩形排列中，通路可以將熱量傳到臨近通路的范圍以有效單元160表示。在圖6所示的通路排列中，有效單元160包括被四個臨近的通路151a、151b、151c和151d包圍的中央通路151。取決于通路150的節距，功率半導體管芯與LGA的外部焊盤之間產生的熱流路徑或者是完全垂直的，或者是水平路徑和垂直路徑的組合。例如，如果通路150相互之間間隔足夠近，當引導熱量向下到襯底102的底表面114并到主板的同時，每個通路150將向臨近的通路150橫向傳輸熱量。圖6中，中央通路150可以有效地將熱量傳到每個臨近的通路151a、151b、51c、151d。橫向傳熱量取決于通路150的節距和縱橫比以及通路150內器件的材料特性。只是為了舉例，如果每個通路的節距(一個通路中心到臨近通路的間距)為0.3mm，則有效單元160的面積為0.32mm2。
本發明對圖6中所示的傳統的矩形通路陣列進行了改善。圖7說明本發明的高密度通路陣列的具體實施方式
。圖7顯示通路150彼此之間的間隔是錯排的。通路150可以將熱量傳到臨近通路的范圍以有效單元162表示。有效單元162包括被六個臨近的通路150a、150b、150c、150d、150e和150f包圍的中央通路150。因此，每個中央通路150可以有效地將熱量傳到六個臨近的通路150a、150b、150c、150d、150e、150f中的每一個，這產生了更高熱效率的封裝。
假定每個通路的節距保持在0.3mm，則有效單元162的面積增加到0.48mm2——在傳統的矩形通路陣列上增加50％。高密度通路陣列因此增加了可以裝在功率半導體管芯下面的通路的數量。只是為了舉例，圖7中所示的高密度通路陣列將在每個半導體管芯下面包括五個以上的通路(考慮到襯底上由于其它器件而產生的設計限制)。這在能夠將熱量從每個功率半導體管芯到襯底底表面散失的通路的數量上表現出12.5％的增加。圖7中所示的高密度通路陣列的在散熱方面的總體效果與圖6中所示的矩形通路陣列相比提高達到15％。
前面的本發明最好的具體實施方式
的說明已用于提供說明和描述的目的。這并不是全部的或者并不是將本發明局限在已說明的確定的形式。明顯地，對于本技術的技術人員進行許多更改或變化將是顯然的。為了更好地解釋本發明的原理及其實際應用，選擇并說明了具體實施方式
，因此使本技術的其他技術人員能夠為各種具體實施方式
以及各種更改(如適合于預定的特殊應用)而理解本發明。有意的是本發明的范圍由權利要求書及其等同物而限定。
權利要求
1.一種基板柵格陣列封裝，包括具有頂表面和底表面的襯底；在上述襯底上提供的DC-DC轉換器，上述的DC-DC轉換器至少包括一個布置在上述襯底上的上述頂表面上的功率硅管芯；和在上述襯底的上述底表面上提供的多個導電和導熱的焊盤，這些焊盤通過各自的導電通路與上述的DC-DC轉換器進行電連接，上述的多個焊盤包括具有第一表面區域的第一焊盤和具有第二表面區域的第二焊盤，上述的第二表面區域基本上大于上述的第一表面區域；其中通過上述的多個焊盤，上述DC-DC轉換器產生的熱被傳導到上述的基板柵格陣列封裝以外。
2.權利要求1的基板柵格陣列封裝，其中所述至少一個功率硅管芯包括至少一個功率MOSFET器件。
3.權利要求1的基板柵格陣列封裝，其中所述至少一個功率硅管芯與至少一個上述的第二焊盤基本上對齊。
4.權利要求1的基板柵格陣列封裝，其中所述第一焊盤基本上位于上述底表面的外圍區域。
5.權利要求4的基板柵格陣列封裝，其中所述第二焊盤基本上位于上述底表面的內部區域。
6.權利要求1的基板柵格陣列封裝，其中所述第一焊盤基本上位于上述底表面的第一側。
7.權利要求6的基板柵格陣列封裝，其中所述第二焊盤基本上位于上述底表面的第二側。
8.權利要求1的基板柵格陣列封裝，其中所述至少一個功率硅管芯還包括高側MOSFET器件和低側MOSFET器件。
9.權利要求1的基板柵格陣列封裝，其中所述至少一個功率硅管芯還包括第一對MOSFET器件和第二對MOSFET器件。
10.權利要求9的基板柵格陣列封裝，其中所述第一對MOSFET器件基本上與布置在上述底表面第一側附近的第二焊盤中相應的第一對對齊，上述的第二對MOSFET器件基本上與布置在上述底表面第二側附近的第二焊盤中相應的第二對對齊。
11.權利要求1的基板柵格陣列封裝，其中所述襯底包括多個在上述頂表面上提供的管芯粘附焊盤，所述至少一個功率半導體管芯被安裝到相應的一個上述多個管芯粘附焊盤上。
12.權利要求1的基板柵格陣列封裝，其中所述DC-DC轉換器還包括多個分立無源器件，這些無源器件與所述至少一個功率半導體管芯電連接。
13.權利要求1的基板柵格陣列封裝，還包括延伸穿過上述襯底的多個通路，上述多個通路中的每一個都有位于所述至少一個功率半導體管芯附近的第一終端和位于上述第二焊盤之一附近的第二終端。
14.權利要求13的基板柵格陣列封裝，其中所述多個通路被排列成位于所述至少一個功率半導體管芯下面的陣列。
15.權利要求14的基板柵格陣列封裝，其中所述陣列與所述至少一個功率半導體管芯和所述第二焊盤之一電和熱連接。
16.權利要求1的基板柵格陣列封裝，其中所述DC-DC轉換器還包括降壓轉換器。
17.權利要求1的基板柵格陣列封裝，其中所述DC-DC轉換器還包括兩相降壓轉換器。
全文摘要
一種半導體芯片封裝，包括按照用于互連的基板柵格陣列即LGA封裝應用并表面安裝到印刷電路板上的DC－DC轉換器。LGA封裝集成了DC－DC電源轉換器的所有必需的有源器件，包括同步降壓PWM控制器、驅動電路和MOSFET器件。具體地，LGA封裝包括具有頂表面和底表面的襯底，襯底上有DC－DC轉換器。DC－DC轉換器至少包括一個布置在襯底頂表面上的功率硅管芯。襯底的底表面上存在多個電和熱傳導焊盤，它們通過各自導電通路與DC－DC轉換器進行電連接。多個焊盤包括具有第一表面區域的第一焊盤和具有第二表面區域的第二焊盤，第二表面區域基本上大于第一表面區域。DC－DC轉換器產生的熱通過多個焊盤傳到LGA封裝的外部。
文檔編號H02M3/00GK1739197SQ200480000149
公開日2006年2月22日 申請日期2004年8月26日 優先權日2003年10月22日
發明者米索·P.·迪瓦卡, 戴維·凱廷, 安托恩·盧塞爾 申請人:大動力有限公司