專利名稱：為控制開關式電源而優化的數字信號處理器體系結構的制作方法
技術領域：
本發明涉及開關式電源，尤其涉及為控制開關式電源而優化的數字控制信號處理器體系結構。
背景技術：
開關式電源在本領域中已知用來將可用直流(DC)或交流(AC)電平電壓轉換成另一個DC電平電壓。一種特定類型的開關式電源中的降壓型變換器通過將電流接入輸出電感器來選擇性地在連接到負載的輸出電感器中存儲能量，來將規定DC輸出電壓提供到負載。它包括典型地由MOSFET晶體管提供的兩個電源開關。與負載并聯的濾波電容器減小輸出電流的波動。脈沖寬度調制(PWM)控制電路用來以交替方式控制電源開關的選通，以控制輸出電感器中的電流流動。PWM控制電路使用經由反饋環路通信的、反映輸出電壓和/或電流電平的信號，來調節響應改變負載狀態而應用于電源開關的工作周期。
常規PWM控制電路使用模擬電路元件，例如運算放大器，比較器和無源元件例如反饋環路補償的電阻器和電容器，以及少數數字電路元件塊例如邏輯門和觸發器。但是，最好全部使用數字電路系統代替模擬電路元件，因為數字電路系統占據較少的物理空間，吸收較少的功率，并且允許可編程性特征或適應控制技術的實現。常規數字控制電路包括將代表待控制信號(例如，輸出電壓(Vo))與參考之間的差的誤差信號轉換成具有n位的數字信號的模擬-數字轉換器(ADC)。數字誤差信號提供到具有傳遞函數G(z)的數字控制器并且形成開環增益，以保證具有足夠相位余量的電源反饋環路的穩定性。控制器的數字輸出提供到數字相位寬度調制器(DPWM)，其將該輸出轉換成用來控制電源的電源開關的成比例脈沖寬度信號。
為了使PWM控制電路的復雜度保持為低，最好使數字信號的位數保持為小的數目。但是，同時，數字信號的位數需要足夠高，以提供足夠好以至于保證輸出值的精確控制的分辨率。而且，ADC需要非常快以響應改變負載狀態。當前的微處理器表現出高達20A/μs的電源電流轉換速率，并且未來的微處理器期望達到大于350A/μs的轉換速率，從而要求電源的非常快的響應。數字信號的位大小也影響實現傳遞函數G(z)的數字電路系統的復雜度。為了進一步減小電路復雜度，數學計算優選地使用數字的整型表示來執行，并且內部比例因子可以被定義以提高計算精度。
然而，當提供高計算精度時，存在進一步減小數字電路的復雜度的連續需求。因此，提供一種用于數字地控制開關式電源的系統和方法是有利的，這克服現有技術的這些和其他缺點。更準確地說，提供一種為控制開關式電源而優化的數字信號處理器體系結構是有利的。
發明內容
本發明提供一種具有數字控制系統的開關式電源。電源包括用于在電源的輸入和輸出端子之間傳送電源的至少一個電源開關，以及用于響應電源的輸出測量來控制該至少一個電源開關的操作的數字控制器。
更特別地，數字控制器包括提供代表輸出測量和參考值之間的差的數字誤差信號的模擬-數字轉換器，提供基于現在和先前誤差信號以及先前控制輸出的和的數字控制輸出的數字濾波器，誤差信號包括具有相對低數值范圍的整數，而所述控制輸出包括具有相對高數值范圍的整數，以及將具有與數字控制輸出相對應的脈沖寬度的控制信號提供到電源開關的數字脈沖寬度調制器。數字濾波器還包括用于組合低范圍整數和高范圍整數的非對稱運算單元。數字濾波器還包括提供下面傳遞函數G(z)的無限脈沖響應濾波器G(z)=PWM(z)VEd(z)=C0+C1·z-1+C2·z-2+C3·z-31-B1·z-1-B2·z-2-B3·z-3]]>其中PWM(z)是數字控制輸出，VEd(z)是誤差信號，C0…C3是輸入側系數，并且B1…B3是輸出側系數。無限脈沖響應濾波器提供下面的時間離散形式的傳遞函數|PWM′k=1K1·(C0′·VEdk+C1′·VEdk-1+C2′·VEdk-2+C3′·VEdk-3+B1′·PWM′k-1+B2′·PWM′k-2+B3′·PWM′k-3)]]>其中Kl和K2是比例因子，其被選擇使得成比例換算的PWM’k信號將在0到K2-1的范圍中，并且其中PWM’k是數字控制輸出，VEdk是誤差信號，并且PWM＇k＝K2·PWMkC1＇＝K1·K2·C1B1＇＝K1·B1。
在本發明的一種實施方案中，運算單元還包括用于將兩個操作數相乘的乘法器，其中第一操作數包括第一位大小而第二操作數包括第二，基本上較大，位大小。第一多路復用器連接到乘法器以提供第一操作數，使得第一操作數從包括誤差信號，先前誤差信號的一個，和多個第一系數的一個的組中選擇。第二多路復用器連接到乘法器以提供第二操作數，使得第二操作數從包括控制輸出，先前控制輸出的一個，和多個第二系數的一個的組中選擇。加法器用于將乘法器的乘積與從包括零和加法器的前一個和的組中選擇的第二個值相加。除法器用于將加法器的和除以比例因子K1。
在本發明的另一種實施方案中，提供一種用于控制具有至少一個電源開關的電源的方法，該至少一個電源開關用于在電源的輸入和輸出端子之間傳送電源。該方法包括步驟接收電源的輸出測量，采樣輸出測量以提供代表輸出測量和參考值之間的差的數字誤差信號，濾波數字誤差信號以提供基于先前誤差信號與先前控制輸出的和的數字控制輸出，誤差信號包括具有相對低數值范圍的整數而所述控制輸出包括具有相對高數值范圍的整數，以及將控制信號提供到該至少一個電源開關，控制信號具有與數字控制輸出相對應的脈沖寬度。濾波步驟還包括非對稱地組合低范圍整數和高范圍整數。濾波步驟還包括使用具有上述傳遞函數G(z)的無限脈沖響應濾波器來濾波所述數字誤差信號。
用于數字地控制開關式電源的系統和方法的更完整理解，以及其附加優點和目的的實現，將通過優選實施方案的下面詳述的考慮提供給本領域技術人員。將參考首先將被簡述的附圖的附加頁。
圖1描繪具有數字控制電路的開關式電源；圖2描繪包括窗口快速模擬-數字轉換器(ADC)的備選數字控制電路。
圖3描繪具有無限脈沖響應濾波器的數字控制器；以及圖4描繪優化以實現數字濾波器的數字信號處理器。
具體實施例方式
本發明提供一種用于數字地控制開關式電源的系統和方法。尤其，本發明提供一種為控制開關式電源而優化的數字信號處理器體系結構。在下面的詳述中，相同的元件數字用來描述在一個或多個圖中說明的相同元件。
圖1描繪根據本發明實施方案具有數字控制電路的示例開關式電源10。電源10包括將輸入DC電壓Vin轉換成施加到電阻性負載20(Rload)的輸出DC電壓Vo的降壓型變換器布局。電源10包括由MOSFET器件提供的一對電源開關12，14。高側電源開關12的源極端子連接到輸入電壓Vin，低側電源開關14的源極端子連接到地，并且電源開關12，14的漏極端子連接在一起以定義相位節點。輸出電感器16串聯在相位節點和提供輸出電壓Vo的端子之間，并且電容器18與電阻性負載Rload并聯。相應的驅動器22，24交替地驅動電源開關12，14的柵極端子。依次，數字控制電路30(下面描述)控制驅動器22，24的操作。電源開關12，14的開和關在相位節點處提供具有通常矩形波形的中壓，并且由輸出電感器16和電容器18形成的濾波器將矩形波形轉換成基本上DC輸出電壓Vo。
數字控制電路30從電源10的輸出部分接收反饋信號。如圖1中所示，反饋信號對應于輸出電壓Vo，雖然應當理解，反饋信號可能備選地(或者另外)對應于由電阻性負載Rload吸收的輸出電流或者代表由數字控制電路30控制的參數的任何其他信號。反饋通路還可以包括分壓器(沒有顯示)以將檢測到的輸出電壓Vo減小到代表性的電壓電平。數字控制電路30提供脈沖寬度調制的波形，該波形具有控制以將輸出電壓Vo(或輸出電流)調節到期望電平的工作周期。即使示例電源10說明為具有降壓型變換器布局，應當理解，使用數字控制電路30的電源10的反饋環路控制的使用同樣可適用于其他已知的電源布局，例如絕緣和非絕緣配置中的升壓型和降壓-升壓型變換器。
更特別地，數字控制電路30包括比較器32，模擬-數字轉換器(ADC)34，數字控制器36，和數字脈沖寬度調制器(DPWM)38。比較器32接收作為輸入的反饋信號(也就是輸出電壓Vo)和電壓參考(Ref)，并且提供模擬電壓誤差信號(Ref-Vo)。ADC 34產生電壓誤差信號的數字表示(VEdk)。數字控制器36具有將電壓誤差信號VEdk變換成提供到DPWM 38的數字輸出的傳遞函數G(z)，DPWM 38將信號轉換成具有成比例脈沖寬度的波形。如上面討論的，由DPWM 38產生的脈沖調制波形通過相應的驅動器22，24連接到電源開關12，14的柵極端子。
圖2描繪一種備選的數字控制電路30，其包括窗口快速ADC 42，數字控制器44，和DPWM 46。ADC 42接收作為輸入的反饋信號(也就是，輸出電壓Vo)和電壓參考(Ref)，并且產生電壓誤差信號的數字表示(VEdk)。數字控制器44和DPWM 46基本上如上所述操作。數字控制器44具有將電壓誤差信號VEdk轉換成提供到DPWM 46的數字輸出的傳遞函數G(z)。由DPWM 46產生的脈沖調制波形通過相應的驅動器22，24連接到電源開關12，14的棚極端子。
單級(也就是快速)ADC布局在數字電源應用中使用，因為它們具有非常低的等待時間(也就是，特定采樣的輸入和輸出之間的總時延)。如果標準快速ADC器件用來以期望分辨率(例如，5mV)量化全范圍的調節器輸出電壓，該器件將必需需要大量比較器，它們將消耗不希望量的功率。在正常操作下，調節器的輸出電壓Vo保持在小窗口中，這意味著ADC不需要在整個范圍上具有高分辨率。因此，“窗口”ADC布局允許由參考電壓(Vref)跟蹤的相對小的電壓范圍上的高分辨率。因為量化窗口跟蹤參考電壓Vref，由ADC產生的信號將是電壓誤差信號。因此，窗口ADC提供ADC和誤差放大器的雙重功能，導致元件和相關功耗的進一步減小。
圖3描繪在包括數字濾波器的上述控制電路30或40中使用的數字控制器。數字濾波器還包括從現在和先前電壓誤差輸入VEdk和先前輸出PWMk中產生輸出PWMk的無限脈沖響應(IIR)濾波器。IIR濾波器以框圖形式說明，并且包括第一多個延遲寄存器72，74，…，76(每個標記z-1)，具有系數71，73，…，75(標記C0，C1，…，Cn)的第一多個數學運算符(乘法器)，第二多個數學運算符(加法器)92，94，96，第二多個延遲寄存器82，84，…，86(每個標記z-1)，以及具有系數83，85(標記B1，…Bn)的第三多個數學運算符(乘法器)。第一延遲寄存器72，74，76的每個保存電壓誤差VEdk的前一個采樣，然后通過與系數71，73，75中相應一個相乘來加權。類似地，第二延遲寄存器82，84，86的每個保存輸出PWMk的前一個采樣，然后通過與系數83，85中相應一個相乘來加權。加法器92，94，和96組合加權的輸入和輸出采樣。應當理解，更大量的延遲寄存器和系數可以包括在數字濾波器中，并且為了僅舉例說明的目的，有限數目顯示在圖3中。
圖3中所示的數字濾波器結構是下面傳遞函數G(z)的示例實現G(z)=PWM(z)VEd(z)=C0+C1·z-1+C2·z-2+...+Cn·z-n1-B1·z-1-B2·z-2-...-Bn·z-n]]>傳遞函數G(z)的階數和濾波器系數被選擇，使得反饋環路以期望的帶寬和相位余量閉合。
雖然數字濾波器和相關傳遞函數G(z)在輸入和輸出級上都反映n個延遲級，根據本發明數字濾波器的示例3階實現利用四個分子系數(C0，C1，C2，C3)和三個分母系數(B1，B2，B3)，產生下面的修改傳遞函數G(z)G(z)=PWM(z)VEd(z)=C0+C1·z-1+C2·z-2+C3·z-31-B1·z-1-B2·z-2-B3·z-3]]>應當理解，本發明并不局限于3階系統。修改的傳遞函數G(z)可以以時間離散的形式表示如下PWMk＝(C0·VEdk+C1·VEdk-1+C2·VEdk-2+C3·VEdk-3+B1·PWMk-1+B2·PWMk-2+B3·PWMk-3)PWMk的值范圍從0到1。為了在數字濾波器中使用整數計算，總的濾波器的第一比例因子K1和PWMk信號的第二比例因子K2被定義。因此，成比例換算的PWMk信號將在從0到K2-1的范圍中。因此，時間離散形式的傳遞函數可以重寫如下PWM′k=1K1·(C0′·VEdk+C1′·VEdk-1+C2′·VEdk-2+C3′·VEdk-3+B1′·PWM′k-1+B2′·PWM′k-2+B3′·PWM′k-3)]]>其中PWM＇k＝K2·PWMkC1＇＝K1·K2·C1B1＇＝K1·B1。
應當理解，備選的成比例換算方案是可能的，例如濾波方程的部分成比例換算，以提高整體計算準確度。從前述時間離散形式的傳遞函數中，可以看出，系數Ci’傾向于比系數i’大的多。示例比例因子K1可以是23而K2可以大至212，假設PWM范圍從0到4,095。如從下面的討論中進一步理解的，數量級的這種差異可以在優化實現數字濾波器的數字信號處理器體系結構中使用。
在本發明的實施方案中，傳遞函數可以在一系列步驟中計算。這保證誤差電壓VEdk可以與具有值PWM’k的新的PWM周期的開始盡可能接近地采樣。計算傳遞函數的步驟如下
(1)PWM′k0＝B＇3·PWM′k-3+0(2)PWM′k1＝B′2·PWM′k-2+PWM′k0(3)PWM′k2＝B＇1·PWM′k-1+PWM′k1(4)PWM′k3＝C＇3·VEdk-3+PWM′k2(5)PWM′k4＝C＇2·VEdk-2+PWM′k3(6)PWM′k5＝C＇1·VEdk-1+PWM′k4(7)PWM′k6＝C′0·VEdk-1+PWM′k5圖4描繪根據用于計算傳遞函數分量的指定階數，用于實現數字濾波器的數字信號處理器體系結構。數字信號處理器包括具有乘法器110，加法器106，多路復用器108，116，130，除法器112，和順序控制單元102的運算單元。順序控制單元102控制響應輸入時鐘(CLKn)將采樣和系數供給到運算單元的時序，并且將適當的允許信號提供到多路復用器108，116，130，移位寄存器118，和寄存器104。乘法器110將從多路復用器116和130接收的輸入相乘。加法器106將乘法器110的乘積與從多路復用器108接收的輸入相加，并且將和傳遞到寄存器104和除法器112。多路復用器108傳遞寄存器104的內容或者零。除法器112將來自加法器106的和除以比例因子K1，并且將結果提供到寄存器114。
多路復用器116從移位寄存器118和寄存器121，123，125接收輸入。移位寄存器118還包括級1181，1182，1183，1184。電壓誤差信號VEdk提供到第一移位寄存器級1181，并且隨著每個時鐘周期移動通過相繼的級1182，1183，1184，使得隨后的級保存電壓誤差信號VEdk的先前采樣(也就是分別VEdk-1，VEdk-2，VEdk-3)。寄存器121，123，125保存相應的系數B1，B2，B3。多路復用器130從移位寄存器142和寄存器132，134，136，138接收輸入。移位寄存器142還包括級1421，1422，1423。輸出信號PWM’k提供到寄存器114，然后隨著每個時鐘周期移動通過相繼的級1421，1422，1423，使得隨后的級保存輸出信號PWM’k的先前采樣(也就是PWM’k-1，PWM’k-2，PWM’k-3)。寄存器132，134，136，138保存相應的系數C0，C1，C2，C3。
示例電壓誤差信號VEdk是四位數值。電壓誤差信號采樣與Ci系數相乘，其因為用相對大的因子K1來成比例換算而相對大(也就是十二位)。先前計算的輸出信號采樣PWM’k(也是十二位數值)與相對小的Bi系數相乘，以產生十八位數字輸出值。因此，將相對小的電壓誤差信號VEdk與Bi系數組合，并且將相對大的輸出信號PWM’k與Ci系數組合，可以節省器件大小。因此，乘法器110可以是非對稱四乘十二位設計，其比常規十二乘十二位乘法器小的多，導致器件大小和相關功率吸收的基本上減小。
數字信號處理器體系結構用來如下計算傳遞函數。在第一步中，計算PWM’k0。多路復用器116將系數B3從寄存器125傳遞到乘法器110，并且多路復用器130將PWM’k-3從寄存器1423傳遞到乘法器110。乘法器110將兩個值相乘，并且將乘積傳遞到加法器106的一個輸入。多路復用器108將零傳遞到加法器106的另一個輸入，并且兩個值加在一起。和(也就是PWM’k0)存儲在寄存器104中。
在第二步中，計算PWM’k1。多路復用器116將系數B2從寄存器123傳遞到乘法器110，并且多路復用器130將PWM’k-2從寄存器1422傳遞到乘法器110。乘法器110將兩個值相乘，并且將乘積傳遞到加法器106的一個輸入。多路復用器108將寄存器104的內容(也就是PWM’k0)傳遞到加法器106的另一個輸入，并且兩個值加在一起。和(也就是PWM’k1)存儲在寄存器104中。
在第三步中，計算PWM’k2。多路復用器116將系數B1從寄存器121傳遞到乘法器110，并且多路復用器130將PWM’k-1從寄存器1421傳遞到乘法器110。乘法器110將兩個值相乘，并且將乘積傳遞到加法器106的一個輸入。多路復用器108將寄存器104的內容(也就是PWM’k1)傳遞到加法器106的另一個輸入，并且兩個值加在一起。和(也就是PWM’k2)存儲在寄存器104中。
在第四步中，計算PWM’k3。多路復用器116將電壓誤差信號VEdk-3從寄存器1184傳遞到乘法器110，并且多路復用器130將參數C3從寄存器138傳遞到乘法器110。乘法器110將兩個值相乘，并且將乘積傳遞到加法器106的一個輸入。多路復用器108將寄存器104的內容(也就是PWM’k2)傳遞到加法器106的另一個輸入，并且兩個值加在一起。和(也就是PWM’k3)存儲在寄存器104中。
在第五步中，計算PWM’k4。多路復用器116將電壓誤差信號VEdk-2從寄存器1183傳遞到乘法器110，并且多路復用器130將參數C2從寄存器136傳遞到乘法器110。乘法器110將兩個值相乘，并且將乘積傳遞到加法器106的一個輸入。多路復用器108將寄存器104的內容(也就是PWM’k3)傳遞到加法器106的另一個輸入，并且兩個值加在一起。和(也就是PWM’k4)存儲在寄存器104中。
在第六步中，計算PWM’k5。多路復用器116將電壓誤差信號VEdk-1從寄存器1182傳遞到乘法器110，并且多路復用器130將參數C1從寄存器134傳遞到乘法器110。乘法器110將兩個值相乘，并且將乘積傳遞到加法器106的一個輸入。多路復用器108將寄存器104的內容(也就是PWM’k4)傳遞到加法器106的另一個輸入，并且兩個值加在一起。和(也就是PWM’k5)存儲在寄存器104中。
最后，在第七步中，計算PWM’k6。多路復用器116將電壓誤差信號VEdk從寄存器1181傳遞到乘法器110，并且多路復用器130將參數C0從寄存器132傳遞到乘法器110。乘法器110將兩個值相乘，并且將乘積傳遞到加法器106的一個輸入。多路復用器108將寄存器104的內容(也就是PWM’k5)傳遞到加法器106的另一個輸入，并且兩個值加在一起。和(也就是PWM’k6)應用于除法器112的分母并且除以比例因子K1。最后的結果PWM’k裝載到寄存器114中，也作為輸出提供到數字脈沖寬度調制器。
已經這樣描述了一種用于數字地控制開關式電源的系統和方法的優選實施方案，該系統的一些優點已經實現，這對于本領域技術人員應當是顯然的。也應當理解，其各種修改，改編和備選實施方案可以在本發明的范圍和本質內創造。本發明進一步由下面的權利要求書定義。
權利要求
1.一種電源，包括至少一個電源開關，用于在所述電源的相應輸入和輸出端子之間傳送電源；以及數字控制器，用于響應所述電源的輸出參數來控制所述至少一個電源開關的操作，所述數字控制器包括模擬-數字轉換器，提供代表所述輸出測量和參考值之間的差的數字誤差信號；數字濾波器，提供基于現在和先前誤差信號以及先前控制輸出的和的數字控制輸出，所述誤差信號包括具有相對低數值范圍的整數，而所述控制輸出包括具有相對高數值范圍的整數，所述數字濾波器還包括用于組合所述低范圍整數和所述高范圍整數的非對稱運算單元；以及數字脈沖寬度調制器，將控制信號提供到所述至少一個電源開關，所述控制信號具有與所述數字控制輸出相對應的脈沖寬度。
2.根據權利要求1的電源，其中所述模擬-數字轉換器還包括窗口快速模擬-數字轉換器。
3.根據權利要求1的電源，其中所述數字濾波器還包括無限脈沖響應濾波器。
4.根據權利要求3的電源，其中所述無限脈沖響應濾波器提供下面的傳遞函數G(z)G(z)=PWM(z)VEd(z)=C0+C1·z-1+C2·z-2+...+Cn·z-n1-B1·z-1-B2·z-2-...-Bn·z-n]]>其中PWM(z)是數字控制輸出，VEd(z)是誤差信號，C0...Cn是輸入側系數，而B1...Bn是輸出側系數。
5.根據權利要求3的電源，其中所述無限脈沖響應濾波器還包括具有下面的傳遞函數G(z)的三階濾波器G(z)=PWM(z)VEd(z)=C0+C1·z-1+C2·z-2+C3·z-31-B1·z-1-B2·z-2-B3·z-3]]>其中PWM(z)是數字控制輸出，VEd(z)是誤差信號，C0...C3是輸入側系數，而B1...B3是輸出側系數。
6.根據權利要求5的電源，其中所述無限脈沖響應濾波器提供下面的時間離散形式的傳遞函數PWM′k=1K1·(C0′·VEdk+C1′·VEdk-1+C2′·VEdk-2+C3′·VEdk-3+B1′·PWM′k-1+B2′·PWM′k-2+B3′·PWM′k-3)]]>其中K1和K2是比例因子，其被選擇使得成比例換算的PWM’k信號將在0到K2-1的范圍中，并且其中PWM’k是數字控制輸出，VEdk是誤差信號，C0...C3是輸入側系數，而B1...B3是輸出側系數，并且PWM’k＝K2·PWMkC1′＝K1·K2·C1B1′＝K1·B1。
7.根據權利要求1的電源，其中所述運算單元還包括用于將兩個操作數相乘的乘法器，其中第一操作數包括第一位大小而第二操作數包括第二且基本上較大的位大小。
8.根據權利要求7的電源，其中所述第一位大小是四。
9.根據權利要求7的電源，其中所述第二位大小是十二。
10.根據權利要求7的電源，其中所述運算單元還包括連接到所述乘法器以提供所述第一操作數的第一多路復用器，所述第一操作數從包括所述誤差信號，所述先前誤差信號的一個和多個第一系數的一個的組中選擇。
11.根據權利要求10的電源，其中所述運算單元還包括連接到所述乘法器以提供所述第二操作數的第二多路復用器，所述第二操作數從包括所述控制輸出，所述先前控制輸出的一個和多個第二系數的一個的組中選擇。
12.根據權利要求7的電源，其中所述運算單元還包括加法器，其用于將所述乘法器的乘積與從包括零和所述加法器的前一個和的組中選擇的第二個值相加。
13.根據權利要求12的電源，其中所述運算單元還包括用于將所述加法器的和除以比例因子的除法器。
14.一種用于控制包括至少一個電源開關的開關式電源的方法，該至少一個電源開關用于在所述電源的輸入和輸出端子之間傳送電源，所述方法包括接收所述電源的輸出測量；采樣所述輸出測量，以提供代表所述輸出測量和參考值之間的差的數字誤差信號；濾波所述數字誤差信號，以提供基于先前誤差信號與先前控制輸出的和的數字控制輸出；所述誤差信號包括具有相對低的數值范圍的整數，而所述控制輸出包括具有相對高的數值范圍的整數；以及將控制信號提供到所述至少一個電源開關，所述控制信號具有與所述數字控制輸出相對應的脈沖寬度。
15.根據權利要求14的方法，其中所述濾波步驟還包括非對稱地組合所述低范圍整數和所述高范圍整數。
16.根據權利要求14的方法，其中濾波步驟還包括使用無限脈沖響應濾波器來濾波所述數字誤差信號。
17.根據權利要求16的方法，其中所述濾波步驟還包括使用具有下面的傳遞函數G(z)的無限脈沖響應濾波器來濾波所述數字誤差信號G(z)=PWM(z)VEd(z)=C0+C1·z-1+C2·z-2+...+Cn·z-n1-B1·z-1-B2·z-2-...-Bn·z-n]]>其中PWM(z)是數字控制輸出，VEd(z)是誤差信號，C0...Cn是輸入側系數，而B1...Bn是輸出側系數。
18.根據權利要求16的方法，其中所述濾波步驟還包括使用具有下面的傳遞函數G(z)的三階無限脈沖響應濾波器來濾波所述數字誤差信號G(z)=PWM(z)VEd(z)=C0+C1·z-1+C2·z-2+C3·z-31-B1·z-1-B2·z-2-B3·z-3]]>其中PWM(z)是數字控制輸出，VEd(z)是誤差信號，C0...C3是輸入側系數，而B1...B3是輸出側系數。
19.根據權利要求18的方法，其中所述無限脈沖響應濾波器提供下面的時間離散形式的傳遞函數PWM′k=1K1·(C0′·VEdk+C1′·VEdk-1+C2′·VEdk-2+C3′·VEdk-3+B1′·PWM′k-1+B2′·PWM′k-2+B3′·PWM′k-3)]]>其中K1和K2是比例因子，其被選擇使得成比例換算的PWM’k信號將在0到K2-1的范圍中，并且其中PWM’k是數字控制輸出，VEdk是誤差信號，C0...C3是輸入側系數，而B1...B3是輸出側系數，并且PWM’k＝K2·PWMkC1′＝K1·K2·C1B1′＝K1·B1。
20.根據權利要求14的方法，其中所述濾波步驟還包括將兩個操作數相乘，其中第一操作數包括第一位大小，而第二操作數包括第二且基本上較大的位大小。
21.根據權利要求20的方法，其中所述第一位大小是四。
22.根據權利要求20的方法，其中所述第二位大小是十二。
23.根據權利要求20的方法，其中所述濾波步驟還包括從包括所述誤差信號，所述先前誤差信號的一個和多個第一系數的一個的組中選擇所述第一操作數。
24.根據權利要求20的方法，其中所述濾波步驟還包括從包括所述控制輸出，所述先前控制輸出的一個和多個第二系數的一個的組中選擇所述第二操作數。
25.根據權利要求20的方法，其中所述濾波步驟還包括將所述乘法步驟的乘積與從包括零和所述加法器的前一個和的組中選擇的第二個值相加。
26.根據權利要求25的方法，其中所述濾波步驟還包括將所述加法步驟的和除以比例因子。
全文摘要
公開了為控制開關式電源而優化的數字信號處理器體系結構。一種開關式電源包括用于在電源的輸入和輸出端子之間傳送電源的至少一個電源開關，以及用于響應電源的輸出參數來控制該至少一個電源開關的操作的數字控制器。該數字控制器包括提供代表輸出參數和參考值之間的差的數字誤差信號的模擬－數字轉換器，提供基于當前和先前誤差信號以及先前控制輸出的和的數字控制輸出的數字濾波器，誤差信號包括具有相對低數值范圍的整數，而所述控制輸出包括具有相對高數值范圍的整數，以及將具有與數字控制輸出相對應的脈沖寬度的控制信號提供到電源開關的數字脈沖寬度調制器。數字濾波器還包括用于組合低范圍整數和高范圍整數的非對稱運算單元。
文檔編號H02M3/157GK1705922SQ200480000006
公開日2005年12月7日 申請日期2004年2月4日 優先權日2003年2月10日
發明者阿蘭·沙皮伊 申請人:大動力有限公司