使用獨立可控電壓島進行測試的制作方法

專利名稱：使用獨立可控電壓島進行測試的制作方法
技術領域：
本發明一般涉及集成電路。更具體地說，本發明涉及一種電壓島體系結構，其中每個電壓島的電源電壓都可以在基于掃描的測試期間被單獨接通/斷開或調整。
背景技術：
電壓島通常被設計在集成電路芯片中并在其上實現，以便通過改變到單個電壓島的供電電壓來允許減小有效功率和備用功率。電壓島還被實現為通過電源隔離來減小噪聲。電壓島概念可以通過允許設計者構建例如在一個芯片間改變其電壓的處理器來充分地減小功耗。具體地說，可以構建單個片上系統處理器以便在芯片的一個或多個區域(如處理器核心)中運行某一電壓，而在該芯片的其他區域中運行不同的電壓，并且斷開到未使用的芯片區域的電壓。
在目前的電壓島實現中，芯片的所有電壓島都在測試期間被供電。例如，一種涉及測量VDD電源中的靜態(Q)電流(IDD)的測試(此后稱為“IDDQ”)。該測試通過測量芯片的維持電流來執行。IDDQ測試依賴于芯片中的某些缺陷會引起額外的維持電流這一事實。通過將被測器件(DUT)的IDDQ值與通過/故障值進行比較，可以做出關于DUT是否有缺陷的判定。使用來自單個晶片/一批晶片的統計數值或使用其他已知方法，可以確定通過/故障值。
已證明IDDQ測試可有效篩選一類可靠性問題。但是，IDDQ測試的有效性隨著維持電流級別的增大而減小。例如，如果IDDQ測試能夠發現在具有1毫安維持電流的芯片上引起維持電流增加10％的缺陷，則產生0.1毫安額外維持電流的缺陷仍可以被檢測到。但是，在產生1安培維持電流的芯片上，缺陷必須產生100毫安的維持電流才能被檢測到。因此，在產生1安培維持電流的芯片上，將不會檢測到產生0.1毫安維持電流的缺陷并可能潛在地導致可靠性問題。因此，需要一種方法/裝置以便通過限制維持電流來提高IDDQ測試的有效性。
隨著維持電流增加，芯片老化測試也變得更加困難。在老化過程中，DUT經受高電源電壓(即，高VDD)和高溫以便引發早期壽命/邊緣故障。這些條件甚至比在IDDQ測量條件更多地增加維持電流，這依次在向DUT提供所需的電流以及維持DUT上和老化爐中正確的老化溫度方面產生問題。因此，需要在老化運行期間減小維持電流。
IDDQ測試只是通常在集成電路芯片上執行的許多不同類型的基于掃描的測試中的一種測試。幾種基于掃描的測試(包括上述老化測試)涉及觀察芯片在高于或低于該芯片的標稱運行電源電壓的電壓水平下的運行。但是，無論在包含電壓島的芯片上執行的基于掃描的測試的類型為何，所述測試必須使用“全部或全不”方法來執行。即，所有電壓島在測試期間都必須被供電并被保持在相同電壓水平。各電壓島在測試期間并不是相互獨立的，這樣，電壓島在測試期間不能被單獨接通/斷開或調整，從而限制芯片和子芯片測試過程的效率。因此，需要一種電壓島體系結構，其中電壓島的電源電壓在基于掃描的測試期間可以被單獨接通/斷開或調整。
參考圖1，圖1示出了相關領域的集成電路芯片10，其包括第一電壓分區(如，第一電壓島12)和第二電壓分區(如，第二電壓島14)。盡管集成電路芯片10中僅示出了兩個電壓島12、14，但是本領域的技術人員應該理解，典型的集成電路芯片可以包括兩個以上的電壓島。
電壓島12由電源電壓VDDI1供電并通過第一島電壓控制器16與VDDI1相連。類似地，電壓島14由電源電壓VDDI2供電并通過第二島電壓控制器18與VDDI2相連。第一和第二島電壓控制器16、18分別控制提供給第一和第二電壓島12、14的電源電壓。
集成電路芯片10包括掃描輸入(SI)管腳20和掃描輸出(SO)管腳22。包括N個串聯的鎖存器的掃描鏈24被連接在掃描輸入管腳20與掃描輸出管腳22之間。圖1示出了掃描鏈24的一部分，其在下文稱為“部分掃描鏈26”。應當理解，盡管掃描鏈24在圖1中被示為僅包括三個鎖存器28、30和32(即，N＝3)，但是典型的掃描鏈可以包括差不多數百萬個串聯并全面分布在集成電路芯片10的電壓島12、14以及其他組件處的鎖存器。進而，集成電路芯片10可以利用多個附加的掃描鏈，每個掃描鏈都包含掃描輸入和掃描輸出以及多個諸如鎖存器之類的可掃描存儲元件。
如本領域中公知的，掃描鏈用于將測試模式輸入集成電路芯片和從集成電路芯片輸出測試數據。具體地說，包含一串1和0的測試模式被施加到芯片的掃描輸入管腳并被串行地掃描到掃描鏈的鎖存器中。然后，執行預定數目的時鐘周期并在鎖存器中捕獲測試數據。然后，該測試數據被串行地掃描出鎖存器，到達芯片的掃描輸出管腳。此類掃描鏈的使用最大程度上減少了測試所需的管腳數。
部分掃描鏈26同時通過第一電壓島12和第二電壓島14。部分掃描鏈26的鎖存器28位于第一電壓島12內，并且由與第一電壓島12相同的電壓(即，由第一島控制器16提供的電壓(島1 VDD))來供電。類似地，鎖存器30位于第二電壓島14內，并且由與第二電壓島14相同的電壓(即，由第二島控制器18提供的電壓(島2 VDD))來供電。因此，如果斷開到任一電壓島12、14的電源，分別對應的鎖存器28、30將不再工作，從而不僅斷開了部分掃描鏈26，而且還斷開了掃描鏈24，并且阻止了集成電路芯片10的基于掃描鏈的測試。因此，相關領域的掃描鏈體系結構要求集成電路芯片10的所有電壓島12、14在測試期間保持被供電(即，“接通”)。因此，在測試期間不可能單獨控制每個電壓島12、14。這限制了可在集成電路芯片10上執行的測試的類型，并且降低了這些測試的效率。

發明內容
本發明提供了一種電壓島體系結構，其中電壓島的電源電壓在測試期間可以被單獨接通/斷開或調整。盡管根據電壓島進行了以下描述，但本領域的技術人員應該理解，本發明的體系結構可用于改進利用諸如頭部晶體管(header transistors)之類的其他類型電壓分區技術的集成電路的測試。在此程度上，本發明可以被更一般地描述為一種電壓分區體系結構，其中電壓分區的電源電壓在測試期間可以被單獨接通/斷開或調整。
本發明的第一方面提供了一種集成電路芯片，所述芯片包括多個電壓分區，每個所述電壓分區由分區電源電壓來供電；以及測試電路，所述測試電路與所述電壓分區相連，并且由在測試期間始終接通的總體電源電壓來供電；其中每個分區電源電壓都可以在測試期間被單獨控制。
本發明的第二方面提供了一種用于測試包括電壓分區的集成電路芯片的方法，所述方法包括在測試期間單獨控制每個電壓分區的電源電壓，其中每個分區都可以在測試期間被接通/斷開或調整；以及使用測試電路來測試至少一個所述電壓分區，其中所述測試電路由在測試期間始終接通的總體電源電壓來供電。
本發明的第三方面提供了一種用于測試包括電壓分區的集成電路芯片的方法，所述方法包括斷開所述芯片上某些所述電壓分區的電源；以及在仍然被供電的所述電壓分區上執行基于掃描鏈的IDDQ測試。
本發明的第四方面提供了一種用于測試包括電壓分區的集成電路芯片的方法，所述方法包括斷開所述芯片上某些所述電壓分區的電源；以及在仍然被供電的所述電壓分區上執行基于掃描鏈的電壓老化測試。
本發明的各示例方面旨在解決此處描述的問題，并且沒有討論本領域的技術人員所能發現的其他問題。


從以下結合附圖對本發明的各個方面進行的詳細說明，可以更容易地理解本發明的這些以及其他特征。這些附圖是圖1示出了根據相關領域的包括電壓島體系結構的集成電路芯片；圖2示出了根據本發明的包括電壓島體系結構的集成電路芯片。
應當注意，這些附圖只是示意性表示，并非旨在描繪本發明的特定參數。這些附圖旨在僅描述本發明的典型方面，因此不應被看作限制本發明的范圍。在這些附圖中，相同的標號代表相同的元件。
具體實施例方式
本發明通過提供一種電壓島體系結構(其中所述電壓島的電源電壓在基于掃描的測試期間可以被單獨接通/斷開或調整)解決了上述以及其他問題。
圖2示出了根據本發明的集成電路芯片100。集成電路芯片100包括第一電壓分區(即，第一電壓島102)和第二電壓分區(即，第二電壓島104)。再次地，盡管集成電路芯片100中僅示出了兩個電壓島102、104，但是本領域的技術人員應該理解，典型的集成電路芯片可以包括兩個以上的電壓島。
電壓島102由電源電壓VDDI1供電并通過第一島電壓控制器106與VDDI1相連。類似地，電壓島104由電源電壓VDDI2供電并通過第二島電壓控制器108與VDDI2相連。第一和第二島電壓控制器106、108單獨調節提供給第一和第二電壓島102、104的電壓(即，島1 VDD，島2 VDD)。根據本發明，提供給第一和第二電壓島102、104的電壓在測試期間能夠被單獨接通/斷開或在較寬的電壓范圍上被調節。這賦予了測試工程師等這樣的能力從測試中有選擇地“隔離”一個或多個電壓島(例如，第一電壓島102、第三電壓島(未示出)等)的電路，同時維持集成電路芯片100中的其他電壓島(例如，第二電壓島104)的可測性。應當注意，諸如超大型電壓島之類的某些電壓島具有一個以上的島電壓控制器。
通過第一和第二島電壓控制器106、108分別提供給第一和第二電壓島102、104的電壓可以用多種不同方式來單獨控制。例如，可以由通過掃描鏈提供給第一和第二島電壓控制器106、108的(多個)控制信號來控制電壓，或者通過諸如電壓調節器之類的其他片上電路來控制電壓。經由集成電路芯片100上的(多個)外部管腳，控制信號也可以由片外源(如芯片測試器)直接提供給第一和第二島電壓控制器106、108。可替代地，到第一和第二電壓島102、104的電壓在測試期間可以經由來自外部源(如芯片測試器)的(多個)外部供電管腳直接提供給電壓島102、104，而不使用第一和第二島電壓控制器106、108。對于使用高Vt頭部晶體管來形成的電壓分區，可以單獨控制(例如，減弱或增強)提供給頭部晶體管柵極的電壓，以便調整提供給電壓分區的電壓。這可以使用一種或多種上述技術，或使用其他已知的片上/片外電壓控制系統來完成。
集成電路芯片100包括掃描輸入(SI)管腳110和掃描輸出(SO)管腳112。包括N個串聯的鎖存器的掃描鏈114被連接在掃描輸入管腳110與掃描輸出管腳112之間。圖2示出了掃描鏈114的一部分，其在下文被稱為“部分掃描鏈116”。部分掃描鏈116包括多個鎖存器118A-J。應當理解，盡管掃描鏈114在圖2中被示為僅包括10個鎖存器118A-J(即，N＝10)，但是根據本發明的典型掃描鏈可以包括差不多數百萬個串聯并全面分布在集成電路芯片100的電壓島102、104以及其他組件處的鎖存器。因此，第一和第二島控制器106、108以及第一和第二電壓島102、104可以從比圖2所示的那些鎖存器更多的鎖存器接收信號和向其輸出信號。還應該注意，本發明可以采用多于一個的部分掃描鏈116。進而，集成電路芯片100可以利用多個附加的掃描鏈，每個掃描鏈都包含掃描輸入和掃描輸出以及多個諸如鎖存器之類的可掃描存儲元件。
每個鎖存器118A-J都完全由在所有測試過程期間始終接通的總體電源電壓Vg來供電。總體電源電壓Vg可以在芯片上提供，或者使用外部源(如芯片測試器)通過集成電路芯片100的(多個)外部管腳來提供。Vg電壓域(或島)獨立于由第一和第二島電壓控制器106、108提供給第一和第二電壓島102、104的電壓。這樣，即使關閉電壓島102、104中的一個的電源或同時關閉兩者的電源，所有鎖存器118A-J在測試期間仍將工作，從而防止了部分掃描鏈116和掃描鏈114在測試期間被斷開。因此，與相關領域的集成電路芯片10的電壓島12、14不同，本發明的集成電路芯片100的電壓島102、104現在可以在測試期間被單獨接通/斷開或調整。如下所述，本發明極大地增加了可以在集成電路芯片100上執行的測試的多樣性，并提高了這些測試的效率。應當注意，總體電源電壓Vg可用于給電壓島102、104之外的集成電路芯片100上的所有電路(測試或其他方面)供電。這允許測試“總體”電路(即，電壓島102、104之外的電路)，而無需接通某些或全部電壓島的電源。
當斷開一個電壓島(例如，電壓島102)以便允許單獨測試另一個電壓島(例如，電壓島104)時，必須防止已被無效的電壓島的輸出端未接地和將未知狀態傳送到DUT(例如，集成電路芯片100)中。這可以通過將本領域中公知類型的保護電路120置于每個電壓島102、104的每一輸出端處來實現。以這種方式，當一個電壓島在例如測試期間被斷開時，可以從該電壓島的輸出獲得一個已知狀態。根據本發明，與鎖存器118A-J相同，由總體電壓Vg來給保護電路120供電。為了避免類似的與時鐘有關的問題，如果電壓島斷開，則時鐘信號必須在該電壓島邊界處停止。
使用本發明的電壓島體系結構可以執行許多不同類型的測試。盡管許多這些測試已經在相關領域的集成電路上執行(其中所有電壓島都必須被接通以便進行測試)，但是當使用本發明的電壓島體系結構時，這類測試的效率被極大地提高(例如，增強的缺陷檢測，更佳的測試分辨率等)。此外，由于本發明的單獨控制施加到單個電壓島的電源電壓的能力，現在可以執行大量新的測試。應當注意，整體電壓Vg在測試期間始終保持接通以便維持向測試電路供電。下面根據圖2所示的集成電路芯片100描述了大量測試實例。
IDDQ測試IDDQ測試涉及測量VDD電源中的靜態電流，并通過測量芯片的維持電流來執行。使用本發明，現在可以執行逐島的IDDQ測試。具體地說，逐島的IDDQ測試涉及有選擇地對集成電路芯片中的某個電壓島(例如，電壓島102)供電，同時斷開芯片中所有其他電壓島(例如，電壓島104)的電源。這降低了集成電路芯片中的維持電流的水平，使得產生較低維持電流的“較小”缺陷可以更容易地被檢測到。一般地說，本發明允許通過有選擇地對集成電路中的電壓島的子集(即，一個或多個電壓島)供電，同時斷開芯片中任何剩余電壓島的電源來執行IDDQ測試。通過調整施加到已被有選擇地供電的(多個)電壓島的電源電壓，還可以在各種電壓水平執行IDDQ測試。不同電源電壓水平的使用可以使得電壓相關的缺陷在IDDQ測試期間更容易地被檢測到。通過例如島電壓控制器(例如，第一電壓島控制器106)或使用外部提供的電壓源，可以調整島電壓水平。
除了提高的缺陷可檢測性外，逐島的IDDQ測試允許將集成電路芯片上的某一電壓島的IDDQ大小與同一芯片上的一個或多個其他電壓島的IDDQ大小進行比較。該測試提供了改進的處理角(process corner)信息，并因此提供了芯片的其他電壓島的預期IDDQ大小。
增量-IDDQ(delta-IDDQ)測試涉及比較集成電路芯片的各個狀態下的維持電流值。該測試經常用來確定芯片的“品質”。通常，增量-IDDQ測試涉及通過掃描鏈將多個不同的測試模式施加到集成電路芯片，并測量每個測試模式下芯片的結果IDDQ。增量-IDDQ測試基于不同的測試模式發現芯片中的不同缺陷這樣的假設，并且通過增大的維持電流使缺陷變得可見。然后，根據每個測試模式之間IDDQ水平的不同來確定芯片的“品質”。
在相關的領域中，集成電路芯片中的所有電壓島都必須被供電以便允許增量-IDDQ測試，這導致較高背景水平的維持電流。如上所述，較高的維持電流阻止了產生較低維持電流的缺陷被檢測到。但是使用本發明，現在可以執行逐島的增量-IDDQ測試。具體地說，逐島的增量-IDDQ測試涉及有選擇地對集成電路芯片中的某一電壓島(例如，電壓島102)供電，同時斷開芯片中所有其他電壓島(例如，電壓島104)的電源。然后，多種測試模式可以被施加到集成電路芯片，并且為每個測試模式測量芯片的結果IDDQ。這減小了測試期間集成電路芯片中的維持電流的水平，使得被供電的電壓島中產生較低維持電流的缺陷可以更容易地被檢測到。一般地說，本發明允許通過有選擇地對集成電路中的電壓島的子集(即，一個或多個電壓島)供電，同時斷開芯片中任何剩余電壓島的電源來執行增量-IDDQ測試。通過調整施加到已被有選擇地供電的(多個)電壓島的電源電壓，還可以在各種電壓水平執行增量-IDDQ測試。
電壓老化測試在電壓老化測試期間，集成電路芯片在正常工作條件之外的電壓和溫度下運行。隨著溫度和電壓的增加，由芯片消耗的功率呈指數增加。在某一點，如果提供了足夠的功率，就會損壞老化測試設備和芯片的封裝。
通過允許在逐島的基礎上執行老化測試，本發明降低了老化功率要求。例如，這可以通過對集成電路芯片中的某一電壓島(例如，電壓島102)供電，同時斷開芯片中所有其他電壓島(例如，電壓島104)的電源，并且在已供電的電壓島上執行老化測試來實現。一旦在已供電的電壓島(例如，電壓島102)上完成了所述測試，該電壓島就可以被斷開，另一個電壓島(例如，電壓島104)可以被接通，并且可以在當前被供電的電壓島上重復老化測試。此過程可以一直重復，直到芯片上的所有電壓島都已被測試。一般地說，本發明允許通過有選擇地對集成電路中的電壓島的一個子集(即，一個或多個電壓島)供電，同時斷開芯片中所有剩余電壓島的電源來執行老化測試。
可變電壓測試根據本發明，集成電路芯片上的每個電壓島的電源電壓都可以在測試期間被單獨接通/斷開或調整。這允許測試工程師可以在集成電路芯片上執行較廣范圍的電壓測試。可在集成電路芯片上執行的電壓測試類型的實例在下面進行了描述。一般地說，單獨控制到每個電壓島的電源電壓使得如果使用相同電源電壓通常將不會被檢測出的缺陷可以被檢測到。
集成電路芯片通常在高于或低于標稱電源電壓的情況下被測試。例如，超低電壓(VLV)測試被用來測試在遠低于標稱電源電壓(例如，兩倍Vt)下的集成電路芯片。“最小VDD”測試也類似，但尋求找到集成電路芯片可以正確運行的最低電源電壓。類似地，通過將高于標稱電源電壓的電壓施加到集成電路芯片來執行電壓加壓測試，以便確定芯片是否可以容許更高的電源電壓而不損壞或出現故障。通過允許單獨控制到每個電壓島(分區)的電源電壓，本發明提高了這些以及其他測試的效率/分辨率。
根據相關領域，通過同時將同一降低的電源電壓施加到集成電路芯片的每個電壓島來執行低電壓測試。但是在本發明中，供給每個電壓島的電源電壓現在都能夠被單獨控制。例如，已知不能在特定低電源電壓處工作的集成電路芯片的電壓島現在可以在測試期間被保持在較高的電源電壓水平，而其他電壓島在降低的電源電壓水平下運行。芯片中的其他電源電壓敏感的電路也可以在低電壓測試期間被保持在較高的電源電壓水平。此外，與其他電壓島相比，某些電壓島可以在更低的電源電壓下運行。在此程度上，通過允許單個電壓島在其自己的最低運行電源電壓下被測試，可以最優化測試效率。
通常，通過同時將同一增大的電源電壓施加到集成電路芯片的每個電壓島來執行電壓加壓測試。但是根據本發明，不同的電源電壓可以被有選擇地施加到不同的電壓島。例如，可以增大集成電路芯片中的某一電壓島(例如，電壓島102)的電源電壓，而芯片中的其余電壓島(例如，電壓島104)的電源電壓被保持在標稱值、減小的值或被完全斷開。這對于在電壓加壓測試期間降低集成電路芯片的功率要求和溫度都是有用的。應當注意，本發明可用于將第一類測試(例如，電壓加壓測試)應用到集成電路芯片中的一個電壓島，而在芯片中的另一個電壓島上執行第二類測試(例如，低電壓測試)。許多其他情況也是可能的。
在一些實例中，可能希望對集成電路芯片中的不同電壓島施加不同時間長度的不同電源電壓。例如，與包含稀少標準單元邏輯的相同芯片面積的電壓島相比，包含密集定制邏輯的電壓島可能需要被施加不同時間長度的不同電源電壓。類似地，與具有較小芯片面積的電壓島相比，具有較大芯片面積的電壓島可能需要被施加不同的電源電壓。
本發明所提供的單獨控制電壓島允許集成電路芯片在增量極端工作電壓(delta-extreme-operating-voltage)測試中被用作其自己的參考。具體地說，集成電路芯片工作所需的最小電源電壓由諸如等效溝道長度(Leff)、導線電阻率以及Vt之類的制造參數來確定。由于希望芯片被相對一致的處理，因此將一個電壓島工作的最小電源電壓與另一個電壓島工作的最小電源電壓進行比較可以提供改進的低電源電壓測試分辨率。這同樣適用于最大工作電源電壓。
集成電路芯片可以包括許多跨電壓島/分區的邏輯路徑。長邏輯路徑會隱藏短邏輯路徑中的AC缺陷的事實通常會妨礙對此類集成電路芯片進行延遲測試。通過在每個電壓島上應用電源電壓的不同組合，本發明可用于改變關鍵邏輯路徑的長度(例如，延長標稱短邏輯路徑和縮短標稱長邏輯路徑)。這增強了AC缺陷檢測而無需額外的測試模式。例如，定時測試可以被反復應用到使用不同電源電壓的集成電路芯片。每次測試重復的結果可以與已知的“良好”響應進行比較，或者一次定時測試的結果可以與另一次定時測試的結果進行比較。在“良好的”芯片上(并且假設定時被正確地設置)，對于電源電壓的所有組合，相同的定時測試應該產生相同的邏輯結果。在“不良的”芯片上，缺陷可能“時有時無”。以這種方式將芯片用作其自己的參考緩解了對已存儲的預期結果的需要。
如以上根據圖2的描述，當電壓島被無效時，本領域中公知類型的保護電路120被置于每個電壓島(例如，電壓島102、104)的輸出端處，以便防止輸出端未接地和將未知狀態傳送到DUT(例如，集成電路芯片100)中。為了允許電壓島在不同電壓下工作，本領域中公知類型的電平轉換器電路被置于電壓島的所有輸入端/輸出端處。可替代地，可以使用電壓島之間的差動信號裝置。因此，當電壓島被接通和斷開時使用保護電路，當電壓島在不同電壓下工作時使用電平轉換器電路，并且當電壓島被接通/斷開并在不同電壓下工作時，使用保護電路和電平轉換器電路的組合。
本發明單獨調整集成電路芯片中每個電壓島的電源電壓(以及相應的閾值電壓)的能力還可以用來檢測電壓閾值相關的缺陷。例如，響應于不同的閾值電壓，受缺陷影響的節點中的邏輯狀態可以從正確(通過)轉為不正確(失敗)，并且反之亦然。邏輯狀態的這種改變可用于增量式電壓測試(其中芯片被用作其自己的參考)或用于診斷。它還可以被用來只是提高測試質量(例如，間接的缺陷覆蓋)而無需新的測試模式。
出于示例和說明目的給出了對本發明各方面的上述描述。所述描述并非旨在是窮舉的或將本發明限于所公開的精確形式，并且顯而易見的是，許多修改和變化都是可能的。例如，本發明可以應用于在功能上無需電壓島，但利用電壓島進行測試的集成電路芯片(在功能模式中，電壓島和測試體系結構將是透明的，并且芯片將完全在單一電壓下運行)。此類對于本領域的技術人員顯而易見的修改和變化旨在被包括在由所附權利要求限定的本發明的范圍之內。
工業實用性本發明可用于集成電路測試，更具體地說，可用于電壓分區的基于掃描的測試，其中每個電壓分區的電源電壓都可以在測試期間被單獨接通/斷開或調整。
權利要求
1.一種集成電路芯片(100)，包括多個電壓分區(102，104)，每個電壓分區都由分區電源電壓(VDDI1，VDDI2)供電；以及測試電路(116)，所述測試電路與所述電壓分區相連并由在測試期間始終接通的總體電源電壓(Vg)供電；其中每個分區電源電壓都可以在測試期間被單獨控制。
2根據權利要求1的集成電路芯片，其中每個分區電源電壓都可以在測試期間被單獨接通/斷開或調整。
3.根據權利要求1的集成電路芯片，其中所述電壓分區包括電壓島。
4.根據權利要求1的集成電路芯片，其中所述測試電路包括掃描鏈(116)。
5.根據權利要求1的集成電路芯片，其中所述總體電源電壓獨立于所述分區電源電壓。
6.根據權利要求1的集成電路芯片，進一步包括多個電壓控制器(106，108)，其中每個電壓控制器調節一個特定的分區電源電壓。
7.根據權利要求6的集成電路芯片，其中所述測試電路包括掃描鏈(116)，并且其中用于調節所述分區電源電壓的信號可以經由所述掃描鏈被應用到所述電壓控制器。
8.根據權利要求6的集成電路芯片，其中用于調節所述分區電源電壓的信號可以通過所述集成電路芯片外部的源被應用到所述電壓控制器。
9.根據權利要求1的集成電路芯片，其中所述分區電源電壓可以由所述集成電路芯片外部的源來調節。
10.根據權利要求1的集成電路芯片，其中所述測試電路可以用來測試所述電壓分區的一個子集，同時所有其他電壓分區都被斷開電源。
11.根據權利要求1的集成電路芯片，其中所述測試電路可以用來有選擇地在每個電壓分區上執行IDDQ相關或電壓相關的測試。
12.根據權利要求1的集成電路芯片，進一步包括置于每個電壓分區的所有輸出端處的保護電路(120)。
13.根據權利要求12的集成電路芯片，其中所述保護電路由所述總體電源電壓供電。
14.一種用于測試包括電壓分區(102，104)的集成電路芯片(100)的方法，所述方法包括在測試期間單獨控制每個電壓分區的電源電壓(VDDI1，VDDI2)，其中每個分區都可以在測試期間被接通/斷開或調整；以及使用測試電路(116)來測試至少一個所述電壓分區，其中所述測試電路由在測試期間始終接通的總體電源電壓(Vg)來供電。
15.根據權利要求14的方法，其中所述電壓分區包括電壓島。
16.根據權利要求14的方法，其中所述測試電路包括掃描鏈。
17.根據權利要求14的方法，其中所述總體電源電壓獨立于所述分區電源電壓。
18.根據權利要求14的方法，進一步包括使用掃描鏈(116)有選擇地在每個電壓分區上執行IDDQ相關或電壓相關的測試。
19.一種用于測試包括電壓分區(102，104)的集成電路芯片(100)的方法，所述方法包括斷開(106，108)所述芯片上某些所述電壓分區的電源；以及在仍然被供電的所述電壓分區上執行基于掃描鏈的IDDQ測試(116)。
20.一種用于測試包括電壓分區(102，104)的集成電路芯片(100)的方法，所述方法包括斷開(106，108)所述芯片上某些所述電壓分區的電源；以及在仍然被供電的所述電壓分區上執行基于掃描鏈的電壓老化測試(116)。
全文摘要
一種電壓島體系結構，其中每個電壓島的電源電壓都可以在基于掃描的測試期間被單獨接通/斷開或調整。所述體系結構包括多個電壓島(102、104)，每個電壓島都由各自的島電源電壓(VDDI 1、VDDI 2)供電；以及測試電路(116)，其與所述電壓島相連并由在測試期間始終接通的總體電源電壓(Vg)供電，其中每個島電源電壓都可以在測試期間被單獨控制(106、108)。
文檔編號H02J9/00GK1714489SQ03825659
公開日2005年12月28日 申請日期2003年2月20日 優先權日2003年2月20日
發明者A·加蒂克, P·奈伊, L·帕斯泰爾, J·范霍恩, P·S·祖霍斯基, S·F·奧克蘭 申請人:國際商業機器公司