專利名稱：升壓電路的制作方法
技術領域：
本發明涉及一種升壓電路，特別是被設計為將減少在激勵升壓電路時電源電流的一種升壓電路。
背景技術：
在圖15中示出一個已有技術的升壓電路例子的結構，圖16示出它的時序圖。
在這個電路中，升壓操作通過置位CTL在一低電平終止的。由于已經接收該輸入的“與非”門151被保持在一高電平并不受來自CLK的輸入電平影響，每個激勵電路158A到158H都不執行升壓操作。
另一方面，CTL被設置為高電平以允許升壓操作。已經被輸入到CLK的時鐘信號被反相將被從“與非”門151輸出。每個已經接收反相的時鐘信號的激勵電路158A到158H同時開始升壓操作。
某些半導體器件接收外界的電波以根據如此收到的電波激活內部的電源。一個例子是非接觸的IC卡，預期對于它的需求在增加。在這樣的裝置中出現的問題是，當起動升壓操作時由于電源電流的增加使電源電壓降低。
關于這方面，圖19是表現這個電路的模擬結果的一個圖示。在這張圖中，參考數字251指定一個升高電壓(VPP)的波形，參考數字252指定電源電流(IDD)的波形。這個電路的升高電壓是17.0V而它的峰值電流是842微安。
接下來，在圖17中示出在日本的專利申請公開No.平4-268294中公開的一個電路圖，圖18示出它的時序圖。
在這個電路中，一個時鐘信號從CLK被輸入，而每個已經收到因此輸入的該時鐘信號的激勵電路204A到204H起動升壓操作。這個電路和圖15所示電路之間的不同點在于，在前級激勵電路204A中已經被升壓的電壓被作為在下一級中激勵電路204B的構成單元電平移動器201B的電源。同樣地，在前面各級中的激勵電路中已經被分別地升壓的電壓被分別地作為電平移動器201C到201H的電源。
然而，在這個升壓電路中，電平移動器被用作時鐘驅動器。結果，當起動升壓操作時，由于每一電平移動器的輸出變成等于或0V(伏特)或比0V低，所以提供在激勵電路之間的開關裝置必須將包含具有比0V大的Vt的N溝道增強型MOS晶體管。
因此，在升壓操作的時候被轉移到下一級的電壓由下列表示式表示VDD-Vt ......(1)因此與已有技術的例子相比該轉移電壓損失Vt。
由于在激勵電路204A到204H的每一級中發生轉移電壓中電壓的損失，所以出現了提升電壓費很多時間的問題。
關于這方面，圖20是顯示具有四級激勵電路的此電路的模擬結果的圖示。在該圖中，參考數字261指明升高電壓(VPP)的一個波形，參考數字262指明電源電流(IDD)的一個波形。這個電路的升高電壓是5.3V而它的峰值電流等于或大于10mA。
另外，圖21是表現有八級激勵電路的此電路的模擬結果的圖示。在該圖中，參考數字271指明升高電壓(VPP)的波形，參考數字272指明電源電流(IDD)的波形。
發明內容
根據前面的問題，本發明是為了解決上述與已有技術關聯的問題做出的，因此本發明的目的是提供一種新的升壓電路，它是被設計成這樣的一種方式，即降低當激勵升壓電路時消耗的電流。
為了實現上述目的，本發明采用下面的技術結構。
本發明的提供一種升壓電路，其包括接收第一電平的第一時鐘信號和一輸入電壓的第一多級充電激勵電路，第一多級充電激勵電路產生具有比輸入電壓高的電壓電平的第一輸出電壓，接收第一輸出電壓的電平移動器，該電平移動器具有一個電平移動器時鐘輸入端和一個移位的時鐘輸出端，電平移動器在移位時鐘輸出端產生一個第二時鐘信號，第二時鐘信號具有比在電平移動器時鐘輸入端接收的輸入時鐘信號高的一個預定的較高電壓電平，以及一個接收該第一輸出電壓和第二時鐘信號的一個第二多級充電激勵電路，該第二多級充電激勵電路產生具有比第一輸出電壓更高的電壓電平的一個第二輸出電壓。第二多級充電激勵電路的每一級有一個時鐘輸入端，它在當多級充電激勵達到穩態時接收在該預定較高電壓的一個時鐘信號。
根據本發明，在激勵升壓電路的同時阻止充電激勵電路起動升壓操作。
結果，達到能夠在起動升壓操作減少電源電流消耗的效果。
通過下面結合附圖對本發明進行的描述，本發明的上面的目的、特征和優點將變得更加明顯。
圖1是顯示本發明的第一實施例的一個升壓電路結構的電路圖。
圖2是顯示本發明的第一實施例的一個時鐘生成電路結構的方塊圖。
圖3是解釋第一實施例的操作的一個時序圖。
圖4是顯示本發明第二實施例的升壓電路結構的一個方塊圖。
圖5是顯示本發明第二實施例的一個第一升壓電路結構的一個電路圖。
圖6是顯示本發明第二實施例的一個第二升壓電路結構的一個電路圖。
圖7是顯示本發明第二實施例的一個電平移動器結構的一個電路圖。
圖8是解釋第二實施例的操作的一個時序圖。
圖9是顯示本發明第三實施例的結構的一個方塊圖。
圖10是顯示本發明第三實施例的一個第一升壓電路結構的一個電路圖。
圖11是顯示本發明第三實施例的一個第二升壓電路結構的一個電路圖。
圖12是顯示本發明第三實施例的一個電平移動器結構的一個電路圖。
圖13是顯示第三實施例的時鐘生成電路的結構的一個方塊圖。
圖14是解釋第三實施例的操作的一個時序圖。
圖15是顯示已有技術例子的一個升壓電路的結構的一個電路圖。
圖16是解釋圖15所示的已有技術例子的升壓電路的操作的一個時序圖。
圖17是顯示另一已有技術例子的該升壓電路的結構的一個電路圖。
圖18是解釋圖17所示的另一已有技術例子的升壓電路的操作的一個時序圖。
圖19是表現圖15所示已有技術例子的升壓電路的模擬結果的一個圖示。
圖20是表現對圖17所示另一已有技術例子的升壓電路的模擬結果的一個圖示。
圖21是表現對圖1 7所示另一已有技術例子的升壓電路改變形式的一升壓電路的模擬結果的一個圖示。
圖22是表現圖1所示第一實施例的升壓電路的模擬結果的一個圖示。
圖23是表現圖4所示第二實施例的升壓電路的模擬結果的一個圖示。
圖24是表現對圖4所示該第二實施例的升壓電路改變形式得到的一升壓電路的模擬結果的一個圖示。
圖25是表現圖9所示第三實施例的升壓電路的模擬結果的一個圖示。
圖26是示出在各個升壓電路中峰值電流、升壓時間和升高電壓的模擬結果的一個示圖。
具體實施例方式第一實施例的升壓電路包括被用于控制升壓操作的一個控制信號CTL；一個時鐘信號CLK；一N溝道非摻雜MOS晶體管5，它的源極電連接到電源VDD；一個反相器6，它的輸出電連接到N溝道非摻雜MOS晶體管5的柵極；以及激勵電路4A到4H；以及用于連續分別地提供時鐘信號的時鐘生成電路7。
激勵電路4A到4H分別地包括N溝道非摻雜MOS晶體管3A到3H，電容2A到2H，以及反相器1A到1H。N溝道MOS晶體管3A到3H串聯電連接在N溝道非摻雜MOS晶體管5和輸出端V0之間。電容器2A到2H的一端分別地電連接到N溝道MOS晶體管3A到3H的柵極。反相器1A到1H在輸入端接收各自的時鐘信號并向電容器2A到2H的其它端子提供這些時鐘信號的被反相的時鐘信號。
如圖2所示，時鐘生成電路7包括“與非”門9，通過“與非”門9輸入控制信號CTL和時鐘信號CLK，還包括延遲元件8A到8H。
根據這種結構，在激勵升壓電路的同時，防止激勵電路4A到4H起動它的升壓操作。
結果，達到能夠在起動升壓操作減少電源電流消耗的效果。
那么，假設從外部輸入的時鐘信號CLK的頻率是4MHz，每一延遲器件8A到8H的延遲值是從外部輸入的時鐘信號CLK的周期的1.5倍。關于這方面，做為選擇，如果時鐘信號A到J按順序相互間是相位偏離180度，那么升壓電路可以配置成這樣的一種方式，即每一延遲器件8A到8H的延遲值是從外部輸入的時鐘信號CLK的周期的1.5或更多倍。同樣地，做為選擇，來自外部的時鐘信號的頻率也可以等于或低于4MHz，只要升壓電路可以在此狀態中操作。
接下來，將參照圖3所示時序圖描述這個實施例的操作。
將控制信號CTL置位到低電平停止升壓操作。結果，時鐘生成電路7的所有的輸出變成高電平以停止升壓操作。
另一方面，當起動升壓操作時，控制信號CTL被設置為高電平。結果，時鐘信號CLK變成有效的。
那么，時鐘信號A到J以此排序相繼的按預定每個推移的延時從時鐘生成電路7的輸出端輸出。對于輸出信號A，按照這樣的一種方式輸出的時鐘信號將相對于時鐘信號CLK相位偏離180度，而對于輸出信號B，按照這樣的一種方式輸出的時鐘信號將是與該時鐘信號CLK同相地，而且還要相對于該時鐘信號CLK被推遲375ns(納秒)。
同樣地，時鐘信號C是于按照這樣的一種方式輸入的，即時鐘信號C將相對于時鐘信號CLK相位偏離180度，并相對于該時鐘信號CLK被推遲750ns；時鐘信號D是按照這樣的一種方式輸出的，即時鐘信號D將是與該時鐘信號CLK同相地，而且還要相對于該時鐘信號CLK推遲1025ns；時鐘信號E是按照這樣的一種方式輸出的，即時鐘信號E將相對于時鐘信號CLK相位偏離180度，并相對于該時鐘信號CLK推遲1400ns；時鐘信號F是按照這樣的一種方式輸出的，即時鐘信號F將是與該時鐘信號CLK同相，而且還要相對于該時鐘信號CLK被推遲1775ns；時鐘信號G是按照這樣的一種方式輸出的，即時鐘信號G將相對于時鐘信號CLK相位偏離180度，并相對于該時鐘信號CLK被推遲2250ns；時鐘信號H是按照這樣的一種方式輸出的，即時鐘信號H將是與該時鐘信號CLK同相，而且還要相對于該時鐘信號CLK被推遲2625ns；而時鐘信號J是按照這樣的一個方式輸出的，即將與該時鐘信號CLK相位偏離的180度并相對于該時鐘信號CLK被推遲2900ns。
現在，當停止升壓操作時，時鐘生成電路7的每一輸出被保持在高電平。結果，由于對激勵電路4A到4H的每一輸入也變成高電平，所以不執行任何升壓操作。另一方面，當執行升壓操作時，在來自控制信號CTL的輸入電平已經從低電平改變到高電平之后經375ns延時，時鐘信號A從時鐘生成電路7輸入到激勵電路4A，以使激勵電路4A開始升壓操作。下一步，由于時鐘信號B是在激勵電路4A已經開始升壓操作之后375納秒延時輸入到激勵電路4B，激勵電路4B開始升壓操作。同樣地，激勵電路4C到4H分別地在各自的前級已經開始升壓操作之后經過375納秒(ns)延時開始升壓操作。
因此，當激勵升壓電路時，取決于下列表示式
該電源電流＝ΔQ/Δt＝ΔV×C/Δt(2)顯然ΔQ理想地變成已有技術的3/4，因此能夠減少電源電流。
圖22是顯示這個電路的模擬結果的一個圖示。在該圖中，參考數字281指明升高電壓(VPP)的波形，參考數字282指明電源電流(IDD)的波形。這個電路的升高電壓是17.0V而它的峰值電流是553微安。[實施例2]第二實施例特征在于構成單元的數目減少。
如圖4所示，根據本發明第二實施例的升壓電路包括第一升壓電路52，第二升壓電路53和用于從第一時鐘信號M1獲得第二時鐘信號M3的電平移動器54。
如圖5所示，第一升壓電路52包括接收第一時鐘信號M1的一時鐘端子CLK，一輸出端VOUT’，接收第一時鐘信號M1的一反相器55，接收反相器55的輸出信號的反相器56，在柵電極接收反相器56的輸出的N溝道MOS晶體管57，以及激勵電路61A和61B。
激勵電路61A和61B分別地具有N溝道MOS晶體管60A和60B，電容器59A和59B，以及反相器58A和58B。N溝道MOS晶體管60A和60B串聯電連接在N溝道MOS晶體管57和輸出端VOUT’之間。每一電容器59A和59B的一端分別電連接到N溝道MOS晶體管60A和60B的柵極。反相器58A接收時鐘端子CLK的時鐘信號并向電容器59A的另外一端提供輸出信號。反相器58B接收反相器55的輸出信號并向電容器59B的另外一端提供輸出信號。
如圖6所示，第二升壓電路53具有接受電平移動器54輸出的第二時鐘信號的一時鐘端子CLX，一輸出端VOUT，接受第二時鐘信號的反相器62，接受反相器62的輸出信號的反相器63，柵電極接受反相器63的輸出的N溝道MOS晶體管64，以及激勵電路68A到68D。
激勵電路68A到68D分別具有N溝道MOS晶體管67A到67D，電容器66A到66D，以及反相器65A到65D。N溝道MOS晶體管67A到67D串聯電連接在N溝道MOS晶體管64和輸出端VOUT之間。反相器62到64和65A到65D的電源端接收第一升壓電路52的輸出信號。
如圖7所示，電平移動器54包括P溝道MOS晶體管69A和69B，它們的源極電連接到電源端子VP1；一N溝道MOS晶體管70A，它的漏極電連接到P溝道MOS晶體管69A，它的源極接地；以及N溝道MOS晶體管70B，它的漏極電連接到P溝道MOS晶體管69B而其源極接地，在其中P溝道MOS晶體管69A的柵極電連接P溝道MOS晶體管69B的漏極；P溝道MOS晶體管69A的柵極電連接到P溝道MOS晶體管69A的漏極；時鐘信號CLK被輸入到N溝道MOS晶體管70A的柵極；由反相器71反相時鐘信號CLK獲得的一個信號被輸入到N溝道MOS晶體管70B的柵極；以及從P溝道MOS晶體管69B的漏極產生一個與時鐘信號CLK同相并已經被電平移位的信號CLX。
因此，在第二實施例的升壓電路中，總共具有八級的已有技術升壓電路被分成兩個升壓電路。即，在前級中的第一升壓電路52被配置成具有兩級激勵電路61A和61B，在之后級中的第二升壓電路53被配置成具有四級激勵電路68A到68D。另外，在前面級中的第一升壓電路52中獲得的升高電壓被使用作為在后面級中的第二升壓電路53的電源。
關于這方面，每一用于控制這個電路的第二升壓電路的MOS晶體管64的反相器62和63的電源和用于執行每一電容器66A到66D的電荷積累/轉移的反相器65A到65D的電源是第一升壓電路52的輸出電壓VPP。
接下來，在下文將根據圖8所示時序圖對于第二實施例的電路進行描述。
當起動升壓操作以使時鐘信號為有效時，在控制信號CTL的電平已經從低電平改變到高電平時，第一升壓電路開始升壓操作。然而，由于在第一升壓電路52的升高電壓VPP已經升壓到可以操作電平移動器54的電源電壓時之前，時鐘信號CLX不是從電平移動器54輸入到升壓電路53，所以第二升壓電路53根本不執行升壓操作。
因此，在起動升壓操作時，只有第一升壓電路52執行升壓操作。因此，由于激勵電路的級數是兩個，它是已有技術級數即八級的1/4，從表示式(2)清楚地看出，電源電流可以減少到已有技術例子的1/4。另外，已有技術升高電壓是由下列表示式表示的VPP＝(電源電壓VDD)×(升壓電路的激勵電路級數) (3)因此，在已有技術電路中，下列表示式成立
VPP＝VDD×8級＝8VDD (4)然而在第二實施例中，下列表示式成立VPP＝(升壓電路52的升高電壓)×(升壓電路53的級數)＝2VDD×4＝8VDD(5)因此，顯然雖然激勵電路的級數被減少兩個，通過只是對其增加電平移動器，能夠獲得與已有技術電路相等的升高電壓。
另外，獲得效果是，在第一級中的升壓電路的激勵電路的級數被做成四級，因此具有如已有技術的總數為八級的激勵電路，理論上可以獲得如已有技術2倍大的升高電壓。
圖23是顯示這個電路的模擬結果的一圖示，在這個電路中每一第一升壓電路52和第二升壓電路53被配置成具有四級的一種方式。在該圖中，參考數字311指明升高電壓(VPP)的波形，參考數字312指明電源電流(IDD)的波形。這個電路的升高電壓是20.3V而它的峰值電流是432微安。
另外，圖24是顯示這個電路模擬結果的一圖示，在這個電路中第一升壓電路52被配置成具有兩級，而第二升壓電路53被配置成具有四級。在該圖中，參考數字321指明升高電壓(VPP)的波形，參考數字322指明電源電流(IDD)的波形。這個電路的升高電壓是19.0V而它的峰值電流是224微安。[實施例3]如圖9到14所示，第三實施例的升壓電路被配置成這樣的一種方式，即第一實施例升壓電路與第二實施例的升壓電路結合。
即，在與第一實施例相同的方式，利用時鐘生成電路90，將時鐘信號A2到C2以經過的每一逐次的延時施加到第一升壓電路91。
另外，按照與第一實施例相同的方式，時鐘信號D3到H3以經過的每一逐次的延時施加到第二升壓電路93，并以與第二實施例相同的方式，這樣的時鐘信號被相繼的以與第二實施例相同的方式通過電平移動器91提供到第二升壓電路93。
圖25是顯示這個電路的模擬結果的一個圖示。在該圖中，參考數字331指明升高電壓(VPP)的波形，參考數字332指明電源電流(IDD)的波形。這個電路的升高電壓是19.0V而它的峰值電流是218微安。
因此，第三實施例的升壓電路在上述第一到第三實施例的三個升壓電路之中給出了電源電流的最大減少量。
由于本發明的升壓電路是以在上面描述的方式配置的，所以能夠減少在激勵升壓電路時的電流。
本發明不受這些實施例的限制，顯然在本發明的精神和范圍之內可以進行改變。
權利要求
1.一種升壓電路，其中包括接收第一電平的第一時鐘信號和一輸入電壓的第一多級充電激勵電路，第一多級充電激勵電路產生具有比所述的輸入電壓高的電壓電平的第一輸出電壓，接收所述的第一輸出電壓的電平移動器，所述的電平移動器具有一個電平移動器時鐘輸入端和一個移位時鐘輸出端，所述的電平移動器在移位時鐘輸出端產生一個第二時鐘信號，第二時鐘信號具有比在電平移動器時鐘輸入端接收的輸入時鐘信號高的一個預定的較高電壓電平，以及接收所述的第一輸出電壓和所述的第二時鐘信號的一個第二多級充電激勵電路，所述的第二多級充電激勵電路產生具有比所述的第一輸出電壓更高的電壓電平的一個第二輸出電壓。
2.如權利要求1所述的升壓電路，其特征在于所述的第一多級充電激勵電路包含多個第一充電激勵電路級，每一所述的第一充電激勵電路級具有一個第一輸入電壓端、一個第一時鐘輸入端和一個第一輸出電壓端，每一所述的第一電路級在第一輸出電壓端提供一個比在第一輸入電壓端的電壓高的電壓，所述的第一電路級的第一級的第一輸入電壓端連接到電源電壓，除第一電路級的第一級以外的多個第一電路級的每一級具有連接到緊接著的在前面的所述的第一電路級的所述的第一輸出電壓端的所述的第一輸入電壓端，以及所述的第二多級充電激勵電路包括多個第二充電激勵電路級，每一所述的第二充電激勵電路級有一個第二輸入電壓端，一個第二時鐘輸入端，以及一個第二輸出電壓端，每一所述的第二電路級在該第二輸出電壓端提供一個比在第二輸入電壓端的電壓高的電壓，第二電路級的第一級的第二輸入電壓端接收所述的第一輸出電壓，除第二電路級的第一級以外的多個第二電路級的每一級具有連接到緊接的前面的所述第二電路級的所述的第二輸出電壓端的所述的第二輸入電壓端。
3.如權利要求2所述的升壓電路，其特征在于在啟動狀態，每一所述的第一時鐘信號從無效的狀態轉變到一個交替狀態，每一所述的第一時鐘信號的所述的轉變相對于提供到每一前級的所述的第一時鐘信號的所述的轉變至少被推遲一個時鐘周期，而每一所述的第二時鐘信號從無效的狀態轉變到交替狀態，每一所述的第二時鐘信號的所述的轉變相對于提供到每一前級的所述的第二時鐘信號的所述的轉變被推遲至少一個時鐘周期。
4.如權利要求2所述的升壓電路，其特征在于每一所述的第一充電激勵電路級包括一電容器和一MOS晶體管，所述的電容器的一端接收所述的第一時鐘信號，所述的電容器的另一端連接到所述的MOS晶體管的柵電極和所述的MOS晶體管的第一端，所述的MOS晶體管的所述的第一端連接到所述的第一輸入電壓端，所述的MOS晶體管的第二端連接到所述的第一輸出電壓端。
5.如權利要求2所述的升壓電路，其特征在于每一所述的第二充電激勵電路級包括一電容器和一MOS晶體管，所述的電容器的一端接收所述的第二時鐘信號，所述的電容器的另一端連接到所述的MOS晶體管的柵電極和所述的MOS晶體管的第一端子，所述的MOS晶體管的所述的第一端子連接到所述的第二輸入電壓端，所述的MOS晶體管的第二端連接到所述的第二輸出電壓端。
全文摘要
一種升壓電路降低升壓電路啟動時消耗的電流。其電路包含多個充電激勵電路級，每一充電激勵電路級有輸入電壓端、時鐘輸入端和輸出電壓端，每個電路級在輸出電壓端提供比在輸入電壓端高的一電壓，電路級的第一輸入電壓端被連接電源電壓，除第一級以外的多個電路級的每一級具有連接緊接的前電路級的輸出電壓端的輸入電壓端；在啟動狀態，每一時鐘信號從無效狀態轉變到交替狀態，每一時鐘信號的轉變相對于提供到每一前級的時鐘信號的每一轉變被推遲至少一個時鐘周期。
文檔編號H02M3/04GK1476155SQ0314919
公開日2004年2月18日 申請日期2000年7月5日 優先權日1999年7月8日
發明者新行內健慈 申請人:恩益禧電子股份有限公司