專利名稱：采用組合變壓器的多功率轉換器系統的制作方法
技術領域：
本發明涉及給例如在計算領域中存在的低電壓、高電流電子設備供電的領域，并且下面將有詳細說明。本發明廣泛地適用于其中各種功率吸收負載可能突然改變它們的功率吸收特性(就是說，阻抗可能經受快速改變)的各種情況。如果這些負載物理地分開以至于在功率承載導體的動態阻抗兩端的電壓降占輸送給這種負載的電壓的相當大的一部分，本發明也適用。本發明還可以適用于其中設計擇衷方案迫使操作電壓穩定降低的應用。這種情況可能出現在電信、雷達系統、車輛電源系統等以及計算系統中。
背景技術：
計算系統的體系結構近來經受了巨大改變，這主要是因為微型計算機從在幾百千赫運行的原始四位芯片到在幾百兆赫運行的最新32和64位微處理器的發展。隨著芯片設計者向更高速度的推進，可能出現涉及熱量方面的問題。即，隨著電路速度的增加，各個內部邏輯開關可能對其周圍的電容更快速放電。由于儲存在電容中的能量可以被認為是固定的(在給定電壓)，隨著速度增加，可以被消耗在開關上的能量可能每秒更多次地轉儲給該開關。由于每秒的能量可以定義為功率，因此開關中的功率損失直接隨著頻率而增加。
另一方面，儲存在電容中的能量可隨著電壓的平方增加，因此被充電到兩伏的電容器只能儲存可儲存在被充電到三伏的相同電容器中的能量的44％。為此，在相同速度運行時，被設計成在兩伏操作的微型計算機消耗的功率比在三伏操作的相同微處理器機小很多。因此，有降低微處理器的操作電壓的趨勢。
如果與較高操作電壓相比在較低電壓操作，則其它考慮因素可能使微處理器表現較低的最大速度。即，如果電路全速操作，并且簡單降低電路上的電壓，則該電路不可能正常工作，并且電路的速度(“時鐘速度”)可能降低。為保持全速能力和仍然在較低電壓操作，可將該電路重新設計成較小的物理尺寸。在過去的幾年中，微處理器設計的一般過程已經考慮了這些步驟。為他們的產品尋求最大速度的微處理器設計者在評估以下各項上可能付出了相當大努力，包括·更高速芯片和潛在的芯片價值；·更高速芯片和潛在的散熱；·對除去熱量的潛在限制；·較低電壓和在給定速度產生的熱量的潛在減少；和·更小器件和在給定電壓的潛在速度。
對于設計者來說在評估微處理器設計上有很多更重要的擇衷考慮。
在評估微處理器上的考慮可能已經導致在越來越低的電壓操作的設計產品。早先的設計可能在較高電壓操作，如五伏，后來降低到在較低電壓如2.0伏操作的目前設計。進一步的降低可能發生，并且將來的設計可能在1.8、1.5、1.3、1.0和甚至1伏以下操作，大概可以低到0.4伏。
同時，在散熱方面的發展可允許處理器在越來越高的散熱水平運行。早先的芯片可消耗大概一瓦；目前的設計可在50瓦水平操作，并且在不久的將來的散熱設計可耗散由處理器產生的功率的150瓦。由于消耗的功率被認為與操作電壓的平方成比例，即使提高了散熱能力，仍然希望較低的工作電壓。
所有這些問題將在具有較高金錢價值的更高速芯片的環境中考慮。因此，設計者可能傾向于提高速度、潛在地使芯片尺寸更小、降低電壓以及提高功率。正如一般公知的，由于對于給定功率，電壓下降則電流增加，因此功率被定義為電壓乘以電流。如果同時散熱性能的提高允許更高的功率，則電流可以進一步增加。這可能意味著電流非常快速地上升。以前的芯片操作需要的供應電流是很小的幾分之一安培，而目前的設計可使用高達50安培，并且將來的設計可能使用150安培或更高。
隨著處理器的速度增加，它們的電源需求的動態特性也增加。處理器可以抽取很小的電流，因為它此時是空載的，則將可能產生可能使處理器突然起動快速計算的事件(如來自存儲元件的一個關鍵數據或來自外部事件的一個信號到達)。這可能產生由處理器抽取的電流的急劇變化，這可能潛在地具有嚴重的電氣影響。還可能要求非常低的輸出阻抗或電感。
如一般公知的，電感是在磁場中的能量存儲的量度。電流承載導體具有與電流相關的磁場，它表示能量存儲。正如一般公知的，存儲在磁場中的能量是磁場的平方的體積積分的一半。由于磁場可以被認為線性地與導體中的電流相關，因此被電流承載導體存儲的能量與電流的平方的一半成比例，比例常數可稱為導體的“電感”。存儲在該系統中的能量可以由電流源提供，并且對于給定的電源，可能有對輸送能量的速度的限制，這意味著儲存的能量必須隨著時間而產生。因此能量存儲機構的存在可能使電路變慢，因為可能在產生電流之前產生能量并且以某一速度計量到磁場中。
可得到的電壓、電感和導體中的電流的改變速度的關系可由本領域技術人員公知的下列等式表示V＝L*I/t，其中L是導體的電感，I/t是導體中的電流改變率。
通過這個等式可以看出，在電源系統上的負載中產生給定電流所需要的電壓隨著時標的減少而增加，并且還隨著到該負載的任何連接的電感增加而增加。在相應的方式中，由于微處理器的速度可能增加，因此時標可能減少，并且由于電壓可能降低，該等式可能被看成是要求電感成比例地下降。
通常，在給半導體器件供電時，設計者不需要考慮到器件的連接的電感，但是對于現代高速電路，這些考慮可能迫使注意到要降低連接的電感。微處理器目前可在約2伏操作，并且可以容許在它們的電源線上的約7％或140毫伏的電壓瞬變。這些相同的微處理器可能要求它們的輸送電流以每納秒約一安培或109安培/秒的速度改變。上述等式可以看成是表示140皮亨(1.4*10-10H)的電感可導致140毫伏的電壓降。按比例來看該值，在自由空間中長度為一英寸的線的電感可能約為20000皮亨。雖然一個連接的電感可以通過并聯冗余連接來減少，為了用長度約為1厘米的導體產生具有140皮亨電感的連接，可能需要近似100個并聯導體。
前面的討論可能提供物理地靠近微處理器的低電壓源，并進而提供物理結構很小的低電壓源。雖然建議電容器可用于在導體中產生電流所需要的延遲間隔期間提供能量，但是到電容器的連接的電感可能被認為限制了這個方案。設計者可能面臨的問題是，非常靠近處理器地設置電源以便在抽取電流的快速改變下給處理器的電源提供足夠的穩定性。這個需求隨著電壓下降和電流增加而日益普遍，因為前者可減少可允許的瞬變大小和后者可增加電流變化的潛在速度。這兩個因素可能減少連接的可允許電感。
前面的評論不限于計算機中的實際中央微處理器。現代計算機的其它元件如存儲器管理電路、圖形顯示器件、高速輸入輸出電路和其它這種輔助電路都可以與中央處理元件一樣快速地增加速度，其中也適用相同的考慮。
包括計算機的所有現代電子電路可以通過開關模式功率轉換系統供電。這種系統一般被認為將來自公用線的輸入功率轉換成電子電路所需要的電壓和電流。在低功率商業和消費者電子設備中，如桌上型個人計算機，輸入功率通常作為交變電壓被輸送，在美國一般為115伏，在世界其余大部分國家為220伏。交變的頻率可以是50或60赫茲，這取決于位置。這種公用電源一般被轉換為低電壓穩定(直流)電流，或dc，并且可以調整到百分之幾，以便可用做電子電路的電源。可進行這種轉換的裝置一般稱為“電源裝置”。雖然可以采用簡單的變壓器、整流器和線性調節器產生低電壓調整dc電源，這種單元可能一般是很重的、體積很大和效率低的。在這些應用中，希望減少重量和尺寸，因此就這個原因而言這些方案是不適合的。此外，線性調節器的低效率也是不能接受的。效率可以定義為輸出功率與輸入功率的比，并且低效率可能暗示著在該單元中產生熱量并傳遞到環境中以保持該單元冷卻。一般情況下，效率越低，傳遞的熱量越多，因此希望找到替換方案。
由于上述原因，實際上所有現代電子電路都由開關模式轉換系統供電。這些系統通常如下操作。輸入公用功率首先被整流器轉換成未調整直流。然后被整流的dc被電子開關轉換成更高的頻率，通常為幾百千赫。然后這個更高頻率的功率被合適的變壓器變換到合適的電壓電平；這個變壓器還提供與公用功率的隔離，這是由安全原因所需要的。然后再次整流得到的隔離的更高頻率功率，并且過濾成由電子設備使用的穩定直流。輸出電壓的調整通常由控制電子開關的導通周期來實現。得到的功率轉換單元比早先的功率轉換單元小和重量輕，因為變壓器和輸出濾波器的尺寸和重量相對于在基本公用電源頻率上的頻率增加而成比例減小。所有這些在現有技術中是公知的。
在復雜電子系統中，可能需要各種電壓。例如，在計算機系統中，外圍設備(如磁盤驅動器)可能需要+12V，某些邏輯電路可能需要+5V，輸入/輸出電路可能附加地需要-5V，存儲器接口和通用邏輯電路可能需要3.3伏，并且中央微處理器可能需要2.0伏。中心電源(直接連接到公用電源上的裝置)標準可能需要輸送+12、3.3和±5伏，并且任何所需的較低電壓都可以由附加電路從+5伏或+12伏供給線導出，該附加電路一般公知為電壓調整模件或VRM，并靠近需要低電壓的電路設置。這些附加電路可能把更高電壓電源再次轉換成高頻ac電源，通過控制ac電源的周期修正該電壓，并再次重新整流到低電壓dc。VRM可以采用很多種形式，但是通常使用的電路設計可以是所謂的“降壓轉換器(buckconverter)”，它可以將輸入電壓“斬斷”為具有等于所需輸出電壓的平均電壓的方波，然后可以過濾該方波形以除去交變分量，留下所希望的低電壓dc。由于開關行為可能產生急劇過渡，并且因為其它原因，希望這種過渡平滑，因此希望具有相對高的輸入阻抗或電感。當然，這會與先前提到的希望的低輸出阻抗或電感發生沖突。
這個標準方案還可能有其它問題，并且這里特別相關的一個可能涉及調整系統的響應速度。負載阻抗的快速變化可能干擾輸出電壓，除非可以通過某些控制回路進行校正。這種干擾可能是由用于從方波輸出中除去交變分量的濾波系統的響應引起的，控制回路的響應速度可能取決于濾波系統的特性和轉換器的工作頻率(“開關頻率”)。
可以通過在濾波系統中存儲較少的能量來提高響應速度。這種濾波系統可包括電感器和電容器的簡單串聯連接。存儲較少能量可能需要減小電感值和電容值，但是可能在減少這些值的能力上受到潛在地需要充分除去一般在濾波器的輸出端的ac分量(稱為“脈動”)的限制。對于給定電感值和電容值，可通過增加開關頻率減少脈動，但是這又受到在由dc輸入產生方波時使用的電子開關的能力的限制。這種開關可能具有受限的工作頻率，并且會表現出可能隨著工作頻率而增加的損失(公知為“開關損失”)。
因此，所需要的是可在相對低頻工作以允許電子開關有效工作的VRM功率轉換方案或電源裝置，它們可能具有低輸出脈動、低輸出阻抗、高輸入阻抗，它們可能在輸出濾波器中對于給定頻率存儲較少能量，并且至少與現有技術的成本一樣低。因而，如在前面由本領域技術人員所述的那些實質性嘗試可能沒有完全解決出現的考慮事項。可以認為本發明解決了很多前述考慮事項并在某些方面被認為是在現有技術基礎上做了改進。
發明內容
相應地，本發明的目的是提供一種將中間電壓dc功率轉換成高電流的低電壓dc功率的裝置，允許在比采用現有技術實現的效率更高的效率工作。
本發明的另一目的是維持在負載條件的寬范圍上的效率。
本發明的又一目的是提供一種高電流的低電壓dc電源，即使存在提取電流的高速改變的情況下也能維持變化負載兩端的電壓。
本發明的再一目的是，甚至對于極端短的時間段，提供功率轉換器的輸出電壓的精細控制(closer control)。就是說，該目的是提供具有對負載變化的更好瞬變響應的電源。
本發明的另一目的是提供一種儲存的能量比現有技術所要求的能量少的功率轉換系統。
本發明的附加目的是提供能以比具有相同特性的替換方案低的成本制造的功率轉換系統。
因而，本發明涉及一種功率轉換系統，其用于在功率消耗時以高效率和快速響應進行從中間電壓dc向低電壓、高電流dc的轉換。
本發明利用了與耦合電感器組合的多個簡單功率轉換器，它們設置成使該組轉換器一起作用以產生一個表現低電壓、高電流和快速調整響應的組合輸出。
圖1表示根據現有技術中已知的原理的降壓轉換器的一個實施例及其波形。
圖2表示根據現有技術中已知的原理的四相位降壓轉換器的特殊實施例。
圖3表示圖2的四相位降壓轉換器電路實施例的波形。
圖4表示使用與根據本發明的一個組合變壓器組合的兩個降壓轉換器的功率轉換器的一個實施例及其波形。
圖5表示根據本發明的四相位功率轉換器實施例。
圖6表示圖5的功率轉換器電路實施例的波形。
圖7是表示采用根據本發明的并聯輸出結構的四個1∶1變壓器的四相位轉換器的本發明實施例。
圖8表示圖7中所示并聯輸出四相位轉換器實施例的波形。
圖9是表示采用根據本發明的三個1∶1變壓器的并聯輸出結構的四相位轉換器的本發明實施例。
圖10是表示采用根據本發明的串聯輸出結構的四個1∶4變壓器的四相位轉換器的本發明實施例。
圖11是表示采用三個1∶4變壓器的根據本發明的串聯輸出結構的四相位轉換器的本發明實施例。
圖12是表示采用1∶1變壓器的根據本發明的混合組合器電路中的三相位轉換器的本發明實施例。
圖13是表示采用1∶3變壓器的根據本發明的混合組合器電路中的三相位轉換器的本發明實施例。
圖14是解釋在急劇電流提取過渡期間的電流和電壓事件的系列波形。
圖15表示采用一個不等變壓器的分層組合。
圖16-18表示分層網絡的其它拓撲結構。
圖19表示隔離功率輸入設計。
圖20和21表示一個隔離功率輸入設計的調整細節。
圖22表示隔離單個AC輸入源設計。
具體實施例方式
很容易理解，本發明的基本概念可以以各種方式體現。這些概念包括處理或方法及其實施裝置。此外，雖然公開了某些具體電路，但是應該理解這些電路不僅實現了某些方法，而且可以以多種方式改變。正如從圖中所看到的，本發明的基本概念可以以很多不同的方式來體現。重要的是，應該理解所有這些方面都應該被本公開所包括。
在由較高電壓源產生低調整dc電壓時，通常使用所謂的“降壓”轉換器。如圖1所示，這個轉換器可以認為是一個具有一般四個基本元件的簡單電路兩個電子開關，一個電感器和一個電容器。如果輸出電壓比二極管兩端的電壓降高，則下部電子開關可由二極管代替。
圖1中的電路如下工作。開關2可周期性地和交替地被激勵，以便在部分周期中在節點3的電壓(一種功率輸入)可以等于零，在部分周期中該電壓可以等于電源電壓1。這樣，節點3的電壓可以是脈沖波形，如圖1的下部所示，其平均值一般小于輸入電壓1。在上部開關導通期間，電流可以在電感器4中增加，并在下部開關導通時，電感器4中的電流可以減小。一旦功率輸入被接受，跨過負載5(例如示意地表示為電阻)、或可編程處理器或其部件或者給其供電的輸出電壓7可以等于在節點3的脈沖波形的平均值(并因此可以小于輸入電壓1)，并且可以是具有疊加脈動的dc，如圖1的下部所示。輸出電壓7的調整或調節可通過改變上部開關相對于下部開關的閉合時間的百分比來實現。
如上所述，微處理器和專用半導體集成電路的方向可以使得在電流增加時，供電電壓和瞬變響應時間可以快速減少。瞬變響應的主要問題可能集中在電感器4。為實現快速瞬變響應，可以盡可能地將電感器4做得很小。忽略如調整回路響應和延遲等問題，降壓轉換器可具有增加其輸出電流的最大能力，其輸出電流等于輸入電壓1減去輸出電壓7再除以電感器4的值。轉換器減小輸出電流的能力可以是輸出電壓7除以電感器4的值，一般為不同的并且較小的值。因此，希望盡可能地將電感器4的值降低到最小值。
設計者減小電感器4的值的能力可能受到兩個主要因素的限制轉換器的輸出上的脈動電壓9和電感器4中的脈動電流8。設計電感器4的主要因素可能是脈動電流8與在負載電阻5中流動的輸出電流的平均值的比，因為它影響芯材料及其尺寸和價格。此外，大脈動電流8可能使開關2中的損耗增加，這就要求增大它們的尺寸和提高成本。大概更重要的是，大脈動電流的存在可能引起在各個部件的布線和封裝中的寄生電感兩端的電壓降，并且布局變得更困難或不可能。實際上，可以減少電感器4的值，直到轉換器的效率低到允許的最低程度，并且電容器6的值可以做得盡可能的大以便使輸出脈動9降低到可接受的值和減少瞬變條件期間的電壓過沖或下沖。應該注意到，與電容器的技術有關，在設計者增加電容器6的值時也有限制，并且值的增加可能與成本的增加相關。
當然，用于復雜電子系統如計算機工作站等的電源設備的設計可能涉及比這里討論的更多的因素和擇衷方案。
在嘗試改善瞬變響應和降低輸出脈動時，設計者已經構建了并聯連線的N個降壓轉換器的系統，如圖2所示的用于四個轉換器的情形。開關對10、11、12和13可同時被驅動，或把每對開關的開關動作延遲一部分開關周期來按照相位順序驅動。正如可理解的，可以有多個輸入端如第一功率輸入端14、第二功率輸入端15、第三功率輸入端16以及第四功率輸入端17。
圖3表示用于定相順序開關設計的可能波形。通常，可使用這個“多相位”方案，因為對于相同的電容器6的值，與被同時驅動的并聯輸入(這里是降壓轉換器)相比可由此減小輸出脈動21的大小。這個多相位驅動還可以降低輸入脈動(從電源設備1提取的ac電流)，這可能是一個優點；在圖2中顯然存在的驅動電路或僅僅是順序性和重復性有源元件控制元件可能變得更復雜，但是不會太昂貴，因為這些元件被認為是可組裝到單個集成電路中的低級電路。在工作中，這種電源設備從有源元件的重復操作產生至少一個功率輸入，該有源元件例如是用于降壓轉換器元件10(組合)所示的開關。第一有源元件10(上)操作以通過第一有源元件10(上)饋送功率，以便在第一輸入時間期間建立功率輸入14。順序地，第二有源元件10(下)操作以通過第二有源元件10(下)饋送功率，以便在可以不同于第一輸入時間的第二輸入時間期間建立功率輸入14。如上所述，這可以通過采用所示的兩個開關元件來實現，或者它可以是一個開關元件和一個二極管元件(例如，通過用圖中的二極管代替10(下))。還可以有一個各個有源元件依次響應的順序性和重復性有源元件控制元件。
可以組合多個輸入以產生可以后來被進一步調整的組合功率信號，或不產生例如輸出電壓7的功率輸出。如后面由本發明解釋的，這可以是代數均值或甚至是各個輸入的代數平均值。整個組合可以通過組合器網絡(如圖3中所示的各種電感器19的組合)來實現。因此這個組合器網絡可響應至少兩個功率輸入，并且如果被適當地配置，實際上可構成為一個代數均值組合器網絡或一個代數平均值組合器網絡。
如上所述，降壓轉換器或其它這種功率輸入的瞬變響應可由圖2中的輸入電壓1、輸出電壓7和串聯電感器19的值確定。如果N個轉換器被同時驅動(即，不是多相位的)，每個電感器19增大的倍數是系統中的轉換器數量(圖2中為四個)，因為輸出的總響應可以是單獨轉換器的總和。在這種情況下，脈動電流21可以小N倍，并且dc電流可以小N倍，使比例與單個轉換器的情況相同。單獨轉換器產生輸出7的變化的能力可能小N倍，但是轉換器的系統可以以與單個轉換器情況相同的速度改變輸出。由于每個轉換器可處理電流的1/N并具有電流脈動的1/N，因此每個轉換器可減小N倍。然而，輸出脈動頻率是基頻并且在單個轉換器情況的基礎上沒有改進，即不能減小電容器6的值。在將單個降壓轉換器分成更小轉換器的系統時的顯式增益是易于處理各種部件的布線和封裝中的寄生電抗，代價是使部件數量增加了N個。
另一方面，如果轉換器系統以多相位方式被驅動，如在圖3的波形中所示，每個降壓轉換器可被它自己的能力管理以依次修正輸出電流。在開關時，每個轉換器可以將輸出改變1/N倍(在這種情況下為1/4)，但是在總周期內所有N個轉換器將被激勵，因此轉換器系統還可以以與圖1的單個轉換器情況相同的速度改變輸出。
電感器19中的脈動電流21可由輸入電壓1和輸出電壓7之間的差除以電感來確定，并且可以與剛剛所述的同時驅動的情況相同脈動電流小N倍，電感器19中的dc電流也小N倍，并且每個轉換器的脈動電流21與輸出電流18的比與圖1的單個轉換器的情況相同。還可以使輸出脈動減小N倍，因為被電容器6吸收的電流脈沖的大小可以減小N倍(在這種情況下為4)，并且這些脈沖的頻率增加相同倍數。這就允許在某些情況下可減小電容器6的尺寸。而且，由于相同的原因，還可以減小由轉換器系統從輸入源1提取的脈沖電流。峰值輸入和輸出脈動電流的這些減小可使得易于進行電路的布置以及對包括該系統的布線和封裝電子部件的電抗允許有一定容差。
不管怎樣，假設設計者已經用與單個降壓轉換器中相同的方式對于圖2的多相位系統優化了電感器19的值，即對于脈動電流21與dc電流18的比值和在開關對10-13中的均方根電流損失選擇了合理的最大值，對瞬變響應可能沒有改進。
因此，不管現有技術的多降壓轉換系統是被同時驅動還是以多相位方式驅動，可能都對瞬變響應沒有改進，并且這種系統的優點可能是邊界性的并涉及布局的簡易，反過來又大大增加了成本。
本發明的特別實施例采用組合變壓器或其他組合網絡以克服現有技術轉換器系統的限制。值得注意的是，一個組合網絡可服務兩個輸入。多個輸入可采用相同的網絡，如這里所述的，該網絡可用做一個高有效輸入電感和一個低有效輸出電感。此外，甚至只利用無源元件(大概只是所示的電感器和電容器)就能實現這一點。這樣，每個輸入只受到無源電元件的實質影響(以能引起對可編程處理器的操作有重大沖擊的方式被影響)。為理解本發明的特定實施例是如何實現的，最好是從如圖4所示的兩個轉換器的實施例開始說明。在圖4中，可看到開關22和24包括第一開關級33，開關23和25包括第二開關級34。這兩個級以“多相位”方式被驅動，如從圖4的波形圖所看到的。這兩個級的輸出在被提供給由電感器31和電容器6構成的輸出濾波器之前可以在組合變壓器26中組合。
因此該設計可以用做具有用于可編程處理器5的高電流、低電壓功率輸出7的可編程處理器功率電源裝置。利用這個基本設計方案，功率輸出7可輸送抽取電流，該電流可以由可編程處理器的要求急劇改變，同時在功率輸出端基本上保持在恒定電壓。這是有意義的，因為它能防止過電壓峰值或電壓不足，這些缺陷會損傷、破壞、或停止可編程處理器的正常工作。因此，功率輸出7實際上可以是急劇可變的、基本上恒定的電壓功率輸出。
在圖14中，可以看到當有急劇電流抽取過渡時，通常所述的第一和第二峰值。第一峰值通常被認為是旁路電容器的ESL和ESR的結果。第二峰值通常被認為是微處理器旁路電容器的電容值和電源輸出電感的結果。等式ΔV＝LΔI2/CV表述了電流階越(current step)的值和由于電源輸出電感和微處理器旁路電容而得到的電壓階越(voltage step)之間的近似關系。對于給定的輸出電容，電源的瞬變響應能力主要由輸出電感確定。較小的輸出電感給出較好的電壓調整能力。在圖14中，第二峰值是由于旁路電容和電源輸出電感產生的。在本發明的目的中，輸出電感可任意地小，以便能用合理量的旁路電容給下一代微處理器供電。在極限情況時，如果電源基本上以不中斷定序導通(SUSC)模式(這里還稱為sweet spot)工作，則可編程處理器電源輸出電感可接近零。
通過這個延伸到特定應用的基本設計原理，現在可以利用先前不能實現的各種參數把功率輸送給可編程處理器。這些參數包括以下參數的任意組合或排列-具有至少約為20安培的最大電流的功率輸出，-具有至少約為50安培的最大電流的功率輸出，-具有至少約為100安培的最大電流的功率輸出，-具有至少約為200安培的最大電流的功率輸出，-具有至少約為100％電流抽取(current draw)的電流變化的功率輸出，-具有至少約為100％最大電流抽取的電流變化的功率輸出，-輸出小于約2伏的功率輸出，-輸出小于約1.8伏的功率輸出，-輸出小于約1.5伏的功率輸出，-輸出小于約1.3伏的功率輸出，-輸出小于約1.0伏的功率輸出，-輸出小于約0.4伏的功率輸出，-防止小于所述低電壓輸出的約20％的電壓變化的功率輸出，-防止小于所述低電壓輸出的約10％的電壓變化的功率輸出，-防止小于所述低電壓輸出的約5％的電壓變化的功率輸出，-防止小于所述低電壓輸出的約2％的電壓變化的功率輸出，-電流改變輸出的高速度，-大于約0.1A/ns輸出的典型電流變化，-大于約1A/ns輸出的典型電流變化，-大于約5A/ns輸出的典型電流變化，和甚至是-大于約10A/ns輸出的典型電流變化。
此外，可編程處理器可在需要這種能力的寬范圍的新系統內配置，新系統例如是在至少幾百兆赫、1GHz、2GHz、5GHz、或甚至10GHz運行的下一代微處理器、存儲器管理電路、圖形顯示電路、輸入-輸出電路、中央處理元件、電信電路、雷達電路以及甚至是車輛電源電路。
為理解這些是如何可以實施的，理解圖4中的波形是有幫助的。開關操作使得在某電壓產生輸入電流脈沖29。該脈沖被有效輸入電感(改變開關輸入的電感)影響。由于希望提供穩定的DC輸出，因此希望具有被高有效輸入電感影響的輸入。這使降壓相位脈沖上產生傾斜，如圖所示。因此，高有效輸入電感是多功率輸入所響應的項目。這個高有效輸入電感可以具有各種值，但是在初始期望設計中，它可具有大于約100、200、500、或甚至1000nH的有效值。對定序驅動進行配置以實現所示的電壓脈沖，可以看到如何實現輸出電壓7等于輸入電壓1的四分之一。在這種情況下，開關22和24和開關23和25分別可產生具有25％占空因數的波形；即，開關22和23的導通周期可以是開關24和25的導通周期的三分之一。這樣，節點27和28的電壓的平均值可以是輸入電壓的四分之一。由于變壓器26的線圈兩端不存在穩定狀態的dc電壓，因此在節點30的平均DC電壓也可以是輸入電壓的四分之一。在節點30的電壓的交變分量可以是在節點27和28的電壓的代數和的一半V30=12(V27+V28)]]>并且如圖4中所示，因此可以是單個開關級的開關頻率的兩倍和振幅的一半的方波。因此濾波電感器31中的脈動電流35可減少η倍η=12Vin-VoutVin-Vout=12Vin-2VoutVin-Vout]]>對于圖4的情況(Vin＝4Vout)，對于電感、輸入電壓和輸出電壓的相同值，脈動電流35減少到圖1的降壓轉換器中的脈動電流的幅度的三分之一。這樣，與圖1的電感器4相比，為保持脈動電流35與圖4的電感器31中的平均輸出電流32的相同比例，可以把電感器31的值減小3倍。
此外，在其導通周期期間開關晶體管22的平均電流26可以是由變壓器26的作用產生的平均輸出電流的一半，并且電流26的AC分量也可以是電感器31中的電流32的AC分量的一半。當然，由于與圖1的兩個開關相比，圖4有四個開關，如果電感被減少上述三倍，則在兩個圖中的所有開關中的總損失可以相同。
上述電感器31中的這個減少與快速響應系統的目標一致，即，提供低有效輸出電感(這引起或限制了允許快速電流改變的能力)。這允許響應于一個組合器網絡的低有效輸出電感功率輸出，其中該組合器網絡也呈現高有效輸入電感。甚至更驚人的是，采用相同的網絡也允許這一點。該值同樣是相當大的-特別是在考慮上述輸入電感時。它們可以包括小于所述輸入電感的約1/10、1/100或1/1000的輸出電感，甚至具有小于約50、20、10、或甚至2nH的電感的輸出。輸出電感器31的值和總有效輸出電感的減小可以產生是圖1的簡單降壓轉換器或圖2的多個降壓轉換器系統的瞬變響應的三倍或更高倍數的改進瞬變響應。
從前面的說明中注意到，如果Vout＝Vin/2并且因數h＝0，則脈動電流為零。在圖形上來看，產生這種情況是因為在這種情況下在節點27和28的方波加在一起形成一個可以為“純DC”的波形，即，沒有任何變化或“間隙”的波形。在這種情況下，原則上說，電感器可被減小到非常接近于零。這種情況是在本應用中已經被定義為SUSC模式或“sweet spot”的例子。從這一點看出，如果可以自由地把輸入電壓準確地選擇為所需輸出電壓的兩倍，則在這種電路中可獲得非常快速的瞬變響應。當然，設計者應該允許輸入和輸出電壓的變化，但是通過接近于h＝0的點的工作，可大大改進瞬變響應。正如所看到的，具有N個轉換器的系統具有一般(N-1)個“魔力比”(magic ratios)，其中通過減少濾波電感器的值可改進瞬變響應，而不增加輸出脈動、電感器復雜性或開關損失。然而，即使本發明的系統在不同于這些特殊點的輸入/輸出比工作，濾波電感值的實質減小和伴隨物在瞬變響應中增加。
通過采用變壓器或磁性耦合作為組合網絡的部件--甚至以1∶1的匝數比--可實現很大的利益。變壓器電路可用于磁性耦合兩個功率輸入或作為其磁性耦合。當第一輸入工作時，它用于在組合器網絡中產生第一方向效應(磁場)。當第二輸入工作時，它可用于在相同元件中產生第二方向響應。重要的是，通過正確構成該設計，這個第二方向效應可與第一效應相反。這樣，感應元件或變壓器繞組可在相反方向建立磁場。這樣，組合器網絡可包括反向極性元件或甚至反向極性變壓器。在每種情況下，具有正極側的第一線圈可連接到具有負極側的第二線圈，并且這兩個線圈可被磁性耦合。利用這種反向極性連接，第一無源方向效應元件和第二無源方向效應元件可互相相對。由于磁場元件相對，結果是得到高輸入電感和低輸出電感。
此外，如果使用的話，變壓器元件可以是減小磁場儲存能變壓器，因為不需要包括大量的能量儲存。甚至可以是非氣隙變壓器。在選擇變壓器設計時，可能希望提供其中繞組大部分重疊的變壓器。這樣，該變壓器可以基本上是疊合變壓器(coincident transformer)。這可用于提供更好的對抗，甚至可以允許變壓器是基本上不飽和變壓器，因為在使用范圍內它不能飽和。最后，雖然討論的是相等的、1∶1變壓器(相等的匝數)的情況，實際上也一樣存在要求不等變壓器的設計。如圖所示，變壓器可連接到多功率輸入以實現所希望的效果。
圖5表示本發明的四-轉換器實施例。這里，開關對36-39可以多相位方式被驅動，如圖6的波形中所示。輸出端40、41可與組合變壓器44組合，輸出端42和43可與組合變壓器45組合，并且得到的信號47和48可在組合變壓器46中組合以形成連接到由電感器50和電容器60構成的輸出濾波器的單個輸出。從數學上講，這個單個輸出是在節點40-43的電壓的代數均值V49=14Σn=40n=42(Vn)]]>圖6的波形是為等于輸入電壓1的八分之一的輸出電壓7繪制的。在這種情況下，開關對36-39各產生具有12.5％占空因數的波形；即，每對的上部開關的導通周期是每對的下部開關的導通周期的七分之一。如前所述，開關對可以以多相位方式被驅動，如圖6所示。這樣，在每個節點40-43的電壓的平均值是輸入電壓的八分之一。由于變壓器44的繞組兩端可能不存在穩定狀態的DC電壓，因此在節點47的平均DC電壓也是輸入電壓的八分之一。在節點47的電壓的交變分量可以是在節點40和41的電壓的代數和的一半，并且如圖6所示，可以是頻率為單獨開關級36和37的開關頻率的兩倍并且振幅為電壓40或41的振幅的一半的方波。同樣，變壓器45的繞組兩端可能不存在穩定狀態的DC電壓，因此在節點48的平均DC電壓也是輸入電壓的八分之一，并且在節點48的電壓的交變分量是在節點42和43的電壓的代數和的一半。因此，如圖6所示，在節點48的電壓也可以是頻率為單個開關級38和39的開關頻率的兩倍并且振幅是在節點42和43的電壓的振幅的一半的方波。
在節點47和48的電壓還可以在組合變壓器46中進一步組合以形成在節點49的信號，由于與上述相同的原因，該信號也是具有在單個開關級36-39的頻率的四倍的頻率并具有輸入電壓的八分之一的平均值的方波，因此具有輸入電壓的四分之一的峰值振幅。
因此，濾波電感器50中的脈動電流53可以從圖1的降壓轉換器的脈動電流5減少η倍η=14Vin-VoutVin-Vout=14Vin-4VoutVin-Vout]]>對于圖5的情況(Vin＝8Vout)，脈動電流53減少到七分之一，這兩種情況中電感、輸入電壓和輸出電壓的值相同。這樣，為保持圖5的電感器50中的脈動電流53與平均輸出電流52的比與圖1中的電感器4的比相同，可以使電感器50的值減少7倍。
通過在采用變壓器電路之后利用一個串聯電感元件影響輸出，可最后調整功率輸出以供使用。這個串聯電感元件可用于使輸出變平滑，用于所需的調整，因為不是所有的操作通常能在基本上集中的恒定導通定時或基本上不中斷的定序導通點發生。此外，通過合適的設計，甚至可以采用固有的輸出電感以便按照需要正面地影響輸出。整個系統可以為固有電感而設計或可以采用分開提供的串聯電感元件。如圖所示，這是一個響應于變壓器電路并串聯設置的非耦合電感元件。
回到圖5的具體實施例，還看到在導通期間開關晶體管36中的平均電流51由于變壓器44、45和46的作用而可以是平均輸出電流的四分之一，并且電流51的AC分量也可以是電感器50中的電流52的AC分量53的四分之一。當然，由于與圖1的實施例中的兩個開關相比，圖5的實施例中有8個開關，如果電感器減小上述7倍，這兩個圖中的所有開關的總損失可以相同。
輸出電感器50的值的這個減小可產生比圖1的降壓轉換器或圖2的多個降壓轉換器系統改善相同的7倍的瞬變響應。
如從圖5的例子中可以理解的，多個輸入(三個或更多個)可以層疊或者可以通過層疊耦合(tiered coupling)而連接，圖中示出了一種類型。這些可以包括圖15中所示的相等或不等變壓器。如圖5所示，該設計可以用于建立具有多個第一級輸入83和84的第一級連接網絡86(其利用不等變壓器，如圖所示)，其中第一級輸出87用做功率輸出。在層疊設計中，可以建立第二級輸出84，其由具有第二級輸入83的第二級連接網絡85產生。
在理解如圖5所示的層疊設計時，通過借助在第一中間串聯連接點90連接的第一和第二電感器元件88和89將第一功率輸入40連接到第二功率輸入41，可以建立一個系統。這兩個電感器元件88和89可磁性耦合并從第一中間串聯連接點90建立第一中間輸出91。同樣，第三功率輸入42和第四功率輸入43可由在第二中間串聯連接點98連接的第三和第四電感器元件96和97連接，并且還可以磁性耦合以產生第二中間輸出99，如圖所示。來自所述第二中間串聯連接點98的第二中間輸出99可以由在第三中間串聯連接點94連接的第五和第六電感器元件92和93連接到第一中間輸出91。這些又可以磁性耦合并可以產生最后功率輸出95。當然，這個結構可以擴展到任何數量的層疊和其它拓撲結構。
在只作為另一例子在圖7中顯示的結構中，可以理解到，第一功率輸入101連接到第一變壓器59，第二功率輸入102連接到第二變壓器60，第三功率輸入103連接到第三變壓器61，并且第四功率輸入104連接到第四變壓器62。第一變壓器59連接到所述第二變壓器60，第二變壓器60連接到第三變壓器61，第三變壓器61連接到第四變壓器62，第四變壓器62連接到第一變壓器59。如上所述，這可以利用反向極性變壓器連接來實現。每個變壓器還連接到一個公共中間輸出67，而公共中間輸出67連接到從其提供功率的濾波元件68。而且，這個結構可以擴展到任何數量的層疊和其它拓撲結構。很多可能的例子中的一些例子示于圖16、17和18中。
圖6表示等于輸入電壓的八分之一的輸出電壓的情況的波形。如果輸入與輸出電壓的比降低到四，則每個單個的開關對36-39可以以25％的占空因數開關，并且在節點47和48的波形可以在50％的占空因數。這意味著在節點49的波形可以是等于輸入電壓1的四分之一的穩定DC電壓，因為在節點47和48的波形可以精確地無間隙地交叉。在這種情況下，原則上講，電感器可以被減少到非常接近零。與圖4的實施例中所示的以Vin/Vout＝2的比例工作的電路類比，如果可以自由地把輸入電壓選擇為輸出電壓的四倍，對于圖5中的電路，可以獲得非常快的瞬變響應。象以前一樣，設計者應該允許輸入和輸出電壓的變化，但是通過在接近h＝0的點工作，設計者可以大大改善瞬變響應。
如果圖5的電路的輸入與輸出電壓比進一步被減小(對于給定輸入電壓，提高輸出電壓)到25％以下，則節點49的電壓可以在輸入電壓的四分之一和二分之一之間切換，其占空因數可以取決于單個開關對36-39的占空因數。當單個開關對36-39的占空因數達到50％時，在節點49的電壓可再次成為穩定的DC電壓，在這種情況下為輸入電壓1的一半。而且，輸出電感器50的值可以減少到接近零。這個效果可以在75％的單個開關對36-39的占空因數再次重復，其中在節點49的電壓變為輸入電壓1的四分之三。這樣，從圖1的簡單降壓轉換器的脈動電流5的脈動減少的等式一般變為η=NVin-MVoutVin-Vout]]>其中N是單獨開關對的數量，M是采用離散值1，2，3，……(N-1)的整數，其產生減小的單個相位電流delta 54。當NVin-MVout接近于零時，可以使濾波電感器的值大大減小，并伴隨著轉換器的瞬變響應的改善。這對于圖4的系統可以發生一次，對于圖5的系統發生三次，并且一般對于N個轉換器的系統發生(N-1)次。
圖7表示作為本發明的另一實施例的組合變壓器和開關對的不同結構。這里，來自四個開關對的節點55-58可以如圖中所示那樣連接以通過組合變壓器59-61產生輸出電壓，每個組合變壓器可具有1∶1的匝數比(即，初級繞組和次級繞組的匝數相同)。由于這個1∶1的匝數比，變壓器59的兩個繞組兩端的電壓可以相同，就是說
V67-V66＝V55-V63，其中V67是在節點67的電壓，V66是在節點66的電壓，等等。同樣對于變壓器60V67-V63＝V56-V64，并且對于變壓器61V67-V64＝V57-V65，最后對于變壓器62V67-V65＝V58-V66。
將這些等式加在一起得到一個等式4V67＝V55+V56+V57+V58或V67＝1/4(V55+V56+V57+V58)。
假設連接到節點55-58的開關對以多相位方式被驅動，與圖5中的實施例的情況一樣，得到的波形示于圖8中，經過檢查，它與圖6的相同。因此，關于圖5的實施例的所有評述也同樣適用于圖7的實施例。這樣，圖7的實施例可允許以相同的方式減少電感器68的值并使其減少到與圖5的實施例相同的程度。
可以看到，雖然圖7顯示出某一滿意的對稱性，可以有比電路的等式中所要求的變量更多的自由變量。即，V63、V64和V65都可以自由地被建立在任何AC電壓，只要電壓的平均值與連接到組合變壓器的其它節點的電壓平均值相同即可。因此，可以簡單地將開關對之一直接連接到這些節點之一，并且輸出電壓直接連接到另一個上，并因此消除了變壓器中的一個。這種結構示于圖9中。
得到與圖7的實施例相同的性能的圖9實施例的概念可以通過以與前面相同的方式寫出變壓器節點的等式而看到。對于圖9中的變壓器59V67-V58＝V55-V63其中與前面一樣，V67是節點67的電壓，V58是節點58的電壓，等等。同樣對于變壓器60V67-V63＝V56-V64，
并且對于變壓器61V67-V64＝V57-V67，將這三個等式加在一起得到結果V67＝1/4(V55+V56+V57+V58)。
這對于四個變壓器的情況相同，并且對圖5和7的實施例的評述同樣適用于圖9的實施例。
然而，采用1∶4比例的變壓器的另一實施例可在圖10中看到，其中組合了在節點69-72的輸入。這里，變壓器73-76的次級串聯連接以形成要施加于輸出濾波器的輸出電壓。與前面一樣，可以為每個變壓器寫等式，以確定電路操作。或者，對于這種結構來說，可以注意到組合變壓器在節點81的輸出可以是與公共節點77的電壓相加的次級電壓的輸出的簡單總和。即，數學上講V81＝V77+1/4(V72-V77)+1/4(V71-V77)+1/4(V70-V77)+1/4(V69-V77)，或V81=14Σn=69n=72(Vn)]]>這是與圖5、7和9的其他實施例相同的結果，因此對于采用1∶4變壓器的本實施例的電路性能可以與采用1∶1變壓器的實施例相同。與圖7的情況類比，如果注意到節點77的電壓不確定(即可以是具有等于輸出電壓的DC分量的任何AC電壓)，并且可以等于開關節點之一，則可消除變壓器之一。這示于圖11中，其中可看到與前面一樣，輸出電壓是次級電壓加上公共節點的電壓的總和，公共電極上的電壓在這種情況下為V72V81＝V77+1/4(V71-V72)+1/4(V70-V72)+1/4(V69-V72)，這再次減少到V81=14Σn=69n=72(Vn)]]>這樣，施加于圖11中的輸出電感器82的電壓的性能和波形的等式可以與根據本發明的四相位功率轉換器的其它實施例即圖5、7、9和10的相同。
一般情況下，可以將N個開關對與N-1個變壓器組合，并且通過擴展可以看到可以實現以下倍數的輸出電感器中的脈動電流的減小η=NVin-MVoutVin-Vout]]>其中N是單獨開關對的數量和M是采用離散值1，2，3，…，(N-1)的整數。脈動電流的這個減小允許設計者把輸出電感器的值減小相同量，以將脈動電流返回到其原始值。除了這個原理之外，當(NVin-MVout)接近于零時，濾波電感器的值的大大減小有可能伴隨轉換器的瞬變響應的很大改善。隨著輸出與輸入電壓的比改變，這對于N個轉換器的系統來說一般發生(N-1)次。
應該注意到上面的說明和圖4、6和8中的波形假設了在應用于輸出濾波電感器的點(圖4中的節點30，圖5中的節點49，圖7和9中的節點67，和圖10和11中的節點81)的組合波形的源阻抗比轉換器中的輸出濾波器和負載的阻抗低。就是說，被反射到這些節點的從開關器件的漏極到源極的導通阻抗(Rds(on))應該低于負載電阻5，并且組合變壓器的漏電感必須小于輸出電感。通常，前一個不等是近似有效的，因為太大比例的輸入功率將損失在開關器件中。然而，這對于實現組合變壓器來說是不便的、困難的或成本高的，因此它們的單獨的漏電感比輸出濾波電感的希望值小。在這種情況下，輸出濾波電感器(圖4中的31，圖5中的52，圖7和9中的68，以及圖10和11中的82)的電感被減少的量是在組合節點(圖4中的節點30，圖5中的節點49，圖7和9中的節點67，圖10和11中的節點81)的漏電感的有效值。如果這樣做了，則在組合節點的電壓的波形不會如圖中所示那樣，這是由于組合變壓器的漏電感的可能失真效應造成的，但是圖4中的電感器31、圖5中的52、圖7和9中的68、或圖10和11中的82的電路操作和電流將與理想變壓器的電路和輸出電感的合適值相同。通過這種方式，可以對組合變壓器的非理想性質進行補償。
當然，本發明的電路和方法可以具有隔離的輸入。即，可以采用常規隔離功率轉換電路作為到耦合輸出部分的輸入。例如，移相橋電路可以用在初級側。這個電路可具有隔離初級側與整流器側的變壓器。在這種情況下，饋送耦合電感器部分的電路可具有雙極輸入。
這種電路的一些實施例示于圖19、20和21中。這些包括饋送四輸入層疊組合器輸出部分，雖然如圖22中所示那樣，但也可以采用單個AC輸入源。輸入可以是隔離源，可以是交叉切換電壓源、雙極源、交叉雙極源或這些源的任何排列或組合。
當然，圖19中的四個輸入可以用SUSC模式工作。在這種模式中，輸出可以只有短暫的瞬變，這是調整的人為現象，因此需要更限制性的濾波。如圖20和21的波形所示，這些瞬變可能是由當調整破壞了理想SUSC時的短時間段造成的。輸出濾波器現在只需要足夠大以過濾調整增量(regulation delta)，并因此可以只有一個源，該源基本上只帶有一個調整增量濾波元件。雖然可應用于本發明的實際的任何設計中，如圖20和21的波形所示，通過基本上把操作集中在恒定導通將會發生更高百分比時間的點(例如，采用SUSC驅動)，只有在其定序被調整離開SUSC點的小脈沖必須被過濾。因此，可以實現更小的濾波器，更少的能量，和更快的響應。如前所述，當然，這可以通過固有電感或寄生元件來實現。這樣，可以設計該系統以肯定地基本上只采用具有任何類型的可得到的源的寄生元件濾波器。這項技術作為給將來下一代處理器供電的方法是非常有價值的。
然而，應該指出，組合變壓器的耦合系數必須是精確的；即，漏電感必須是遠遠小于磁化電感，變壓器鐵芯中的磁通量的抵消必須是充分的以防止磁材料的飽和，以使電路正常工作。
最后，上面的討論主要涉及降壓轉換器的系統，應該理解本發明同樣可應用于功率轉換級的任何集合。一般，本發明可以體現為各種方式。此外，本發明和權利要求的各個元件的每個也可以以各種方式實現。本公開應該被理解為包含了每個這樣的改型，可以是任何裝置實施例、方法或工藝實施例的實施例的改變、或甚至只有這些實施例的任何元件的變化。特別是，應該理解，本公開涉及本發明的元件，每個元件的文字可由等效裝置術語或方法術語表示-即使只有功能或結果是相同的。這種等效的、較寬的或甚至更普通的術語應該被認為是被包含于每個元件或動作的說明中了。這些術語可以按希望替換，以便確定本發明所具有的隱含的寬覆蓋范圍。作為一個例子，應該理解所有動作可以表示為實施該動作的手段或產生該動作的元件。同樣，應該理解，公開的每個物理元件應包含該物理元件便于實施的動作的公開。關于這個最后方面，“開關”的公開應該理解為包含“開關”的動作的公開--不管明顯描述與否--和，相反地，只公開了“開關”的動作，這種公開應該理解為包含“開關”元件的公開。這種變化和替換術語應理解為被明顯包含于說明書中。
前面的討論和后面的權利要求都說明了本發明的優選實施例。特別是關于權利要求，應該理解在不脫離它們的本質的情況下可以做出各種修改。在這種情況下，這些變化落入本發明的范圍內。說明和要求保護可實現本發明的所有可能修改是不切實際的。利用了本發明的本質的修改自然落入由本專利實現的保護范圍內。這特別對于本發明是真實的，因為其基本概念和理解基本上是性質上的并且可以以各種方式適用于各種領域。
在用于專利的本申請中所述的法律、條例、調整或規則的任何行為；或本申請中所列舉的或所述的專利、公報、或其它參考文獻在這里引證供參考，然而，對于每個文件，在這里結合供參考的這種信息或說明被認為是與這個/這些發明的專利不一致的情況下，這些說明不被認為是由本申請人所做的。此外，關于使用的每個術語，應該理解除非它在本申請中的使用與這個解釋不一致，公用的字典定義應該被理解為用于每個術語和所有定義、替換術語和同義詞，例如被包含于第二版的RandomHouse Webster’s Unabridged Dictionary中的定義，這里引證這些定義供參考。
另外，可以產生和提供所有元件或應用的各種組合和排列。每個從屬權利要求可以表示為對每個獨立權利要求的依賴性。關于這一點，應該理解，為了實際的原因和以便避免增加潛在的幾百個權利要求，申請人已經提出只具有初始依賴性的權利要求。應該理解存在對在新實體法下所要求的程度的支持--包括但不限于歐洲專利條約123(2)和美國專利法35USC132或其他這種法律--以允許各種從屬權利要求或其它要素的任何附加存在于一個獨立權利要求之下，作為任何其它獨立權利要求的從屬權利要求或要素。所有這些都可以進行以便最佳化特定應用中的設計或性能。此外，除非上下文需要，否則“包括”一詞及其變型應該理解為暗示著包含了所述元件或步驟，或元件或步驟的組，但是不排除任何其它元件或步驟，或元件或步驟的組。
參考文獻專利文獻
其它文獻
權利要求
1.一種給電子電路供電的方法，包括以下步驟提供輸入電壓；a、利用在某頻率工作的至少兩個電子開關切換所述輸入電壓，每個所述電子開關具有導通時間，在該時間期間內所述電子開關兩端的電壓基本上為零；截止時間，在該截止時間期間通過所述電子開關的電流基本上為零；以及在所述導通時間和所述截止時間之間的過渡時間，其基本上小于所述導通時間和所述截止時間；b、從所述至少兩個電子開關產生切換波形；c、在網絡中組合所述切換波形以產生平均波形，其是所述切換波形的代數平均值；和d、將所述平均波形施加于濾波器以產生基本上沒有時間變化的輸出電壓。
2.一種給電子電路供電的方法，包括以下步驟a、提供輸入電壓；b、利用分別包括在某頻率工作的至少兩個電子開關的至少兩個功率轉換級切換所述輸入電壓，每個所述電子開關具有導通時間，在該時間期間內所述電子開關兩端的電壓基本上為零；截止時間，在該截止時間期間通過所述電子開關的電流基本上為零；以及在所述導通時間和所述截止時間之間的過渡時間，其基本上小于所述導通時間和所述截止時間；c、從所述至少兩個電子開關產生切換波形；d、在網絡中組合所述切換波形以產生組合電流輸出，以便在所述功率轉換級中流動的電流在所有時間上是均衡的；和e、將所述組合電流輸出施加于濾波器以產生基本上沒有時間變化的輸出電壓。
3.一種多相位功率轉換器，包括a、至少兩個功率轉換級，每個包括在某頻率工作的至少兩個電子開關，每個所述電子開關具有導通時間，在該時間期間內所述電子開關兩端的電壓基本上為零；截止時間，在該截止時間期間通過所述電子開關的電流基本上為零；以及在所述導通時間和所述截止時間之間的過渡時間，其基本上小于所述導通時間和所述截止時間，所述至少兩個電子開關產生切換波形；b、用于將所述切換波形組合成組合波形的組合元件網絡，組合波形包括所述切換波形的代數平均值；和c、用于將所述組合波形轉換成基本上沒有時間變化的輸出電壓的輸出濾波器。
4.一種多相位功率轉換器，包括a、至少兩個功率轉換級，每個包括在某頻率工作的至少兩個電子開關，每個所述電子開關具有導通時間，在該時間期間內所述電子開關兩端的電壓基本上為零；截止時間，在該截止時間期間通過所述電子開關的電流基本上為零；以及在所述導通時間和所述截止時間之間的過渡時間，其基本上小于所述導通時間和所述截止時間，所述至少兩個電子開關產生切換波形；b、用于組合所述切換波形的組合元件網絡，以便在所述至少兩個功率轉換級中流動的電流在所有時間上是均衡的；和c、用于將所述組合波形轉換成基本上沒有時間變化的輸出電壓的輸出濾波器。
5.根據權利要求3或4所述的多相位功率轉換器，其中所述至少兩個功率轉換級是降壓轉換器。
6.根據權利要求3或4所述的多相位功率轉換器，其中所述組合元件網絡是變壓器。
7.根據權利要求3或4所述的多相位功率轉換器，其中所述輸出濾波器包括電感器和電容器的串聯組合。
8.根據權利要求7所述的多相位功率轉換器，其中在所述電感器兩端的脈動電壓與輸入電壓的比率變小的倍數等于所述至少兩個功率轉換級的數量。
9.根據權利要求3或4所述的多相位功率轉換器，其中每個所述功率轉換級中的脈動電流以小于所述導通時間和所述截止時間的總和的周期交變。
10.根據權利要求3或4所述的多相位功率轉換器，其中每個所述功率轉換級中的脈動電流具有小于所述輸出濾波器中的脈動電流的振幅。
11.一種給可編程處理器供電的方法，包括以下步驟a、接受至少第一降壓轉換器功率輸入；b、利用至少一個高有效輸入電感影響所述第一降壓轉換器功率輸入；c、由所述第一降壓轉換器輸入在無源電元件中產生第一方向效應；d、接受至少第二降壓轉換器功率輸入；e、利用至少一個高有效輸入電感影響所述第二降壓轉換器功率輸入；f、由所述第二降壓轉換器功率輸入在所述無源電元件中產生第二方向效應，其中所述第二方向效應與所述第一方向效應相反；g、組合所述至少兩個功率輸入以產生組合功率信號；h、由所述組合功率信號產生低有效輸出電感功率輸出；i、從所述低有效輸出電感功率輸出建立高電流、低電壓功率輸出；j、將所述高電流、低電壓功率輸出提供給可編程處理器；和k、通過所述高電流、低電壓功率輸出至少部分地給所述可編程處理器供電。
12.根據權利要求11所述的給可編程處理器供電的方法，其中所述利用至少一個高有效輸入電感影響所述至少兩個功率輸入和從所述低有效輸出電感功率輸出建立高電流、低電壓功率輸出的步驟包括利用一個相同網絡的步驟。
13.根據權利要求12所述的給可編程處理器供電的方法，其中所述利用一個相同網絡的步驟包括利用變壓器電路的步驟。
14.根據權利要求12所述的給可編程處理器供電的方法，其中所述將所述功率輸出提供給所述可編程處理器的步驟包括從以下各項組成的組中選擇的提供功率輸出的步驟-提供小于約2、1.8、1.5、1.3、1.0或0.4V的電壓，-提供大于約20、50、100、或200安培的最大電流，-以任意組合提供小于約2、1.8、1.5、1.3、1.0或0.4V的電壓和大于約20、50、100、或200安培的最大電流，-提供電流變化的高速度，-提供大于約0.1、1、5、或10A/ns的典型電流變化，和-提供功率輸出，其中輸出導體的電壓降相對于輸送的電壓是很顯著的。
15.根據權利要求14所述的給可編程處理器供電的方法，其中所述將所述功率輸出提供給所述可編程處理器的步驟還包括提供一個表現出選自由下列各項構成的組中的一個輸出電感的電路的步驟-小于所述輸入電感的約1/10、1/100、或1/1000的輸出電感，-小于約50nH的輸出電感，-小于約20nH的輸出電感，-小于約10nH的輸出電感，-小于約2nH的輸出電感，-大于約100nH的有效輸入電感，-大于約200nH的有效輸入電感，-大于約500nH的有效輸入電感，和-大于約1000nH的有效輸入電感。
16.根據權利要求15所述的給可編程處理器供電的方法，還包括從選自由下列各項構成的組中的功率元件產生所述功率輸入的至少一個的步驟隔離源，交錯切換電壓源，雙極源、交錯雙極源，上述各項的任何排列或組合，基本上只有調整增量濾波器元件的隔離源，基本上只有調整增量濾波器元件的交錯切換電壓源，基本上只有調整增量濾波器元件的雙極源，基本上只有調整增量濾波器元件的交錯雙極源，基本上只有寄生元件濾波器的隔離源，基本上只有寄生元件濾波器的交錯切換電壓源，基本上只有寄生元件濾波器的雙極源，和基本上只有寄生元件濾波器的交錯雙極源。
17.根據權利要求13所述的給可編程處理器供電的方法，其中所述利用變壓器電路的步驟包括利用非氣隙變壓器的步驟。
18.根據權利要求13所述的給可編程處理器供電的方法，其中所述利用變壓器電路的步驟包括利用基本上疊合的變壓器的步驟。
19.根據權利要求12所述的給可編程處理器供電的方法，還包括接受至少三個降壓轉換器功率輸入的步驟，其中所述組合所述至少兩個功率輸入的步驟包括利用所述至少三個降壓轉換器功率輸入的層疊耦合的步驟。
20.根據權利要求19所述的給可編程處理器供電的方法，其中所述利用所述至少三個降壓轉換器功率輸入的層疊耦合的步驟包括以下步驟a、建立具有多個第一級輸入和第一級輸出的第一級連接網絡；和b、建立具有多個第二級輸入并輸出所述第一級輸入的第二級連接網絡。
21.根據權利要求20所述的給可編程處理器供電的方法，其中所述利用所述至少三個降壓轉換器功率輸入的層疊耦合的步驟包括建立具有多個第三級輸入并輸出所述第二級輸入的第三級連接網絡的步驟。
22.根據權利要求21所述的給可編程處理器供電的方法，其中所述利用所述至少三個降壓轉換器功率輸入的層疊耦合的步驟還包括建立具有多個第四級輸入并輸出所述第三級輸入的第四級連接網絡的步驟。
23.根據權利要求19所述的給可編程處理器供電的方法，其中所述利用所述至少三個降壓轉換器功率輸入的層疊耦合的步驟還包括利用選自由下列各項組成的組中的部件的步驟磁性耦合和串聯電感器元件，磁性耦合電感器元件，變壓器，部分連接到功率輸入并且部分連接到另一個變壓器的變壓器，鏈接多個功率輸入的磁性耦合和串聯的電感器元件，不等變壓器，相等變壓器，以及鏈接多個功率輸入的變壓器。
24.根據權利要求19所述的給可編程處理器供電的方法，其中所述利用所述至少三個降壓轉換器功率輸入的層疊耦合的步驟包括以下步驟a、通過連接在第一中間串聯接點的第一和第二電感器元件，將第一功率輸入連接到第二功率輸入；b、磁性耦合所述第一和第二電感器元件；c、從所述第一中間串聯接點建立第一中間輸出；d、通過連接在第二中間串聯接點的第三和第四電感器元件，將第三功率輸入連接到第四功率輸入；e、磁性耦合所述第三和第四電感器元件；f、從所述第二中間串聯接點建立第二中間輸出；g、通過連接在第三中間串聯接點的第五和第六電感器元件，將所述第一中間輸出連接到所述第二中間輸出；h、磁性耦合所述第五和第六電感器元件；和i、從所述第三中間串聯接點建立所述功率輸出。
25.根據權利要求19所述的給可編程處理器供電的方法，其中所述利用所述至少三個降壓轉換器功率輸入的層疊耦合的步驟包括以下步驟a、將第一功率輸入連接到第一變壓器；b、將第二功率輸入連接到第二變壓器；c、將第三功率輸入連接到第三變壓器；d、將第四功率輸入連接到第四變壓器；e、將所述第一變壓器連接到所述第二變壓器；f、將所述第二變壓器連接到所述第三變壓器；g、將所述第三變壓器連接到所述第四變壓器；h、將所述第四變壓器連接到所述第一變壓器；i、將所述第一變壓器連接到公共中間輸出；j、將所述第二變壓器連接到公共中間輸出；k、將所述第三變壓器連接到公共中間輸出；l、將所述第四變壓器連接到公共中間輸出；m、將所述中間輸出連接到濾波器元件；和n、從所述濾波器元件提供所述功率輸出。
26.根據權利要求12或19所述的給可編程處理器供電的方法，還包括通過基本上不中斷定序導通驅動元件驅動至少兩個所述降壓轉換器功率輸入的步驟。
27.根據權利要求26所述的給可編程處理器供電的方法，其中所述通過基本上不中斷定序導通驅動元件驅動至少兩個所述降壓轉換器功率輸入的步驟包括基本上集中在恒定導通定時驅動所述至少兩個降壓轉換器功率輸入的步驟。
28.根據權利要求12或19所述的給可編程處理器供電的方法，還包括通過多相位驅動元件驅動所述至少兩個降壓轉換器功率輸入的步驟。
29.根據權利要求26所述的給可編程處理器供電的方法，還包括在完成所述組合所述至少兩個功率輸入以產生組合功率信號的步驟之后，通過一串聯電感元件影響所述功率輸出的步驟。
30.根據權利要求12-15、17-19中任一項所述的給可編程處理器供電的方法，其中所述將所述功率輸出提供給所述可編程處理器的步驟包括給選自由下列各項組成的組中的元件提供所述功率輸出的步驟-計算機系統的至少一部分，-微處理器，-計算機部件，-在至少幾百兆赫運行的微處理器，-在至少1、2、5、或10千兆赫運行的微處理器，-存儲器管理電路，-圖形顯示電路，-輸入-輸出電路，-中央處理元件，-電信電路，-雷達電路，和-汽車電源電路。
31.根據權利要求27所述的給可編程處理器供電的方法，其中所述將所述功率輸出提供給所述可編程處理器的步驟包括給選自由下列各項組成的組中的元件提供所述功率輸出的步驟-計算機系統的至少一部分，-微處理器，-計算機部件，-在至少幾百兆赫運行的微處理器，-在至少1、2、5、或10千兆赫運行的微處理器，-存儲器管理電路，-圖形顯示電路，-輸入-輸出電路，-中央處理元件，-電信電路，-雷達電路，和-汽車電源電路。
32.一種可編程處理器電源，包括a、至少第一降壓轉換器元件；b、至少一個高有效輸入電感，所述第一降壓轉換器元件響應該高有效輸入電感；c、響應所述第一降壓轉換器元件的第一無源方向效應元件；d、至少第二降壓轉換器元件；e、至少一個高有效輸入電感，所述第二降壓轉換器元件響應該高有效輸入電感；f、響應所述第二降壓轉換器元件的第二無源方向效應元件，其中所述第二無源方向效應與所述第一無源方向效應相反；g、響應所述第一和所述第二降壓轉換器元件的組合器網絡；h、響應所述組合器網絡的低有效輸出電感功率輸出；i、來自所述低有效輸出電感功率輸出的高電流、低電壓功率輸出；和j、響應所述高電流、低電壓功率輸出的可編程處理器。
33.根據權利要求32所述的可編程處理器電源，其中所述至少一個高有效輸入電感和所述低有效輸出電感功率輸出各包括一個相同的網絡。
34.根據權利要求33所述的可編程處理器電源，其中所述相同的網絡包括變壓器電路。
35.根據權利要求33所述的可編程處理器電源，其中所述高電流、低電壓功率輸出包括選自由下列各項組成的組中的高電流、低電壓功率輸出-小于約2、1.8、1.5、1.3、1.0或0.4V的低電壓輸出，-具有大于約20、50、100、或200安培的最大電流的輸出，-任意組合的具有小于約2、1.8、1.5、1.3、1.0或0.4V的電壓和大于約20、50、100、或200安培的最大電流的輸出，-電流變化的高速度的輸出，-大于約0.1、1、5、或10A/ns的典型電流變化的輸出，和-其中輸出導體的電壓降相對于輸送電壓很顯著的功率輸出。
36.根據權利要求35所述的可編程處理器電源，其中所述高電流、低電壓功率輸出包括選自由下列各項組成的組中的高電流、低電壓功率輸出-小于所述輸入電感的約1/10、1/100、或1/1000的輸出電感，-具有小于約50nH的電感的輸出，-具有小于約20nH的電感的輸出，-具有小于約10nH的電感的輸出，和-具有小于約2nH的的電感的輸出，其中所述輸入由選自由下列各項組成的組中的元件影響-大于約100nH的有效輸入電感，-大于約200nH的有效輸入電感，-大于約500nH的有效輸入電感，和-大于約1000nH的有效輸入電感。
37.根據權利要求36所述的可編程處理器電源，其中所述功率輸入包括選自由下列各項組成的組中的元件隔離源，交錯切換電壓源，雙極源、交錯雙極源，上述各項的任何排列或組合，基本上只有調整增量濾波器元件的隔離源，基本上只有調整增量濾波器元件的交錯切換電壓源，基本上只有調整增量濾波器元件的雙極源，基本上只有調整增量濾波器元件的交錯雙極源，基本上只有寄生元件濾波器的隔離源，基本上只有寄生元件濾波器的交錯切換電壓源，基本上只有寄生元件濾波器的雙極源，和基本上只有寄生元件濾波器的交錯雙極源。
38.根據權利要求34所述的可編程處理器電源，其中所述變壓器電路包括非氣隙變壓器。
39.根據權利要求34所述的可編程處理器電源，其中所述變壓器電路包括基本上疊合的變壓器。
40.根據權利要求33所述的可編程處理器電源，其中所述功率輸入包括至少三個功率輸入，并還包括所述至少三個功率輸入的層疊耦合。
41.根據權利要求40所述的可編程處理器電源，其中所述層疊耦合包括a、具有多個第一級輸入和一個第一級輸出的第一級連接網絡；和b、具有多個第二級輸入并輸出所述第一級輸入的第二級連接網絡。
42.根據權利要求41所述的可編程處理器電源，其中所述層疊耦合還包括具有多個第三級輸入并輸出所述第二級輸入的第三級連接網絡。
43.根據權利要求42所述的可編程處理器電源，其中所述層疊耦合還包括具有多個第四級輸入并輸出所述第三級輸入的第四級連接網絡。
44.根據權利要求40所述的可編程處理器電源，其中所述層疊耦合包括選自由下列各項組成的組中的部件磁性耦合和串聯電感器元件，磁性耦合電感器元件，變壓器，部分連接到功率輸入并部分連接到另一個變壓器的變壓器，鏈接多個功率輸入的磁性耦合和串聯的電感器元件，不等變壓器，相等變壓器，以及鏈接多個功率輸入的變壓器。
45.根據權利要求40所述的可編程處理器電源，其中所述層疊耦合包括a、第一功率輸入；b、通過連接在第一中間串聯接點的第一和第二電感器元件連接到所述第一功率輸入的第二功率輸入；c、所述第一和第二電感器元件之間的磁性耦合；d、來自所述第一中間串聯接點的第一中間輸出；e、第三功率輸入；f、通過連接在第二中間串聯接點的第三和第四電感器元件連接到所述第三功率輸入的第四功率輸入；g、所述第三和第四電感器元件之間的磁性耦合；h、來自所述第二中間串聯接點的第二中間輸出；i、連接所述第一中間輸出和所述第二中間輸出并連接在第三中間串聯接點的第五和第六電感器元件；j、所述第五和第六電感器元件之間的磁性耦合；和k、來自所述第三中間串聯接點的功率輸出。
46.根據權利要求40所述的可編程處理器電源，其中所述層疊耦合包括a、連接到第一變壓器的第一功率輸入；b、連接到第二變壓器的第二功率輸入；c、連接到第三變壓器的第三功率輸入；d、連接到第四變壓器的第四功率輸入；e、所述第一變壓器和所述第二變壓器之間的接點；f、所述第二變壓器和所述第三變壓器之間的接點；g、所述第三變壓器和所述第四變壓器之間的接點；h、所述第四變壓器和所述第一變壓器之間的接點；i、所述第一變壓器和公共中間輸出之間的接點；j、所述第二變壓器和所述公共中間輸出之間的接點；k、所述第三變壓器和所述公共中間輸出之間的接點；l、所述第四變壓器和所述公共中間輸出之間的接點；m、所述中間輸出到濾波器元件之間的接點；和n、連接到所述濾波器元件的功率輸出。
47.根據權利要求33或40所述的可編程處理器電源，還包括所述功率輸入所響應的基本上不中斷定序導通驅動元件。
48.根據權利要求47所述的可編程處理器電源，其中所述基本上不中斷定序導通驅動元件基本上集中在恒定導通定時。
49.根據權利要求33或40所述的可編程處理器電源，還包括所述功率輸入所響應的多相位驅動元件。
50.根據權利要求47所述的可編程處理器電源，其中還包括響應所述變壓器電路并且所述可編程處理器所響應的串聯電感元件。
51.根據權利要求33-36、38-40中任一項所述的可編程處理器電源，其中所述可編程處理器包括選自由下列各項組成的組中的可編程處理器-計算機系統的至少一部分，-微處理器，-計算機部件，-在至少幾百兆赫運行的微處理器，-在至少1、2、5、或10千兆赫運行的微處理器，-存儲器管理電路，-圖形顯示電路，-輸入-輸出電路，-中央處理元件，-電信電路，-雷達電路，和-汽車電源電路。
52.根據權利要求48所述的可編程處理器電源，其中所述可編程處理器包括選自由下列各項組成的組中的可編程處理器-計算機系統的至少一部分，-微處理器，-計算機部件，-在至少幾百兆赫運行的微處理器，-在至少1、2、5、或10千兆赫運行的微處理器，-存儲器管理電路，-圖形顯示電路，-輸入-輸出電路，-中央處理元件，-電信電路，-雷達電路，和-汽車電源電路。
53.一種給可編程處理器供電的方法，包括以下步驟a、接受至少兩個功率輸入；b、利用至少一個高有效輸入電感影響所述至少兩個功率輸入；c、組合所述至少兩個功率輸入以產生組合功率信號；d、產生影響所述組合功率信號的低有效輸出電感功率輸出；e、建立影響所述低有效輸出電感功率輸出的高電流、低電壓功率輸出；f、向所述可編程處理器提供所述高電流、低電壓功率輸出；和g、由所述高電流、低電壓功率輸出向所述可編程處理器至少部分地供電。
54.根據權利要求53所述的給可編程處理器供電的方法，其中所述由所述低有效輸出電感功率輸出建立高電流、低電壓功率輸出的步驟包括只利用無源元件的步驟。
55.根據權利要求53所述的給可編程處理器供電的方法，其中所述利用至少一個高有效輸入電感影響所述至少兩個功率輸入和從所述低有效輸出電感功率輸出建立高電流、低電壓功率輸出的步驟包括利用一個相同的網絡的步驟。
56.根據權利要求55所述的給可編程處理器供電的方法，其中所述利用相同網絡的步驟包括利用變壓器電路的步驟。
57.根據權利要求56所述的給可編程處理器供電的方法，還包括在完成所述利用變壓器電路的步驟之后利用串聯電感元件影響所述功率輸出的步驟。
58.根據權利要求57所述的給可編程處理器供電的方法，其中所述在完成所述利用變壓器電路的步驟之后利用串聯電感元件影響所述功率輸出的步驟包括利用固有輸出電感肯定地影響所述功率輸出的步驟。
59.一種給可編程處理器供電的方法，包括以下步驟a、接受至少第一功率輸入；b、由所述第一功率輸入在無源電元件中產生第一方向效應；c、接受至少第二功率輸入；d、由所述第二功率輸入在所述無源電元件中產生第二方向效應，其中所述第二方向效應與所述第一方向效應相反；e、組合所述至少兩個功率輸入以產生高電流、低電壓功率輸出；f、向所述可編程處理器提供所述高電流、低電壓功率輸出；和g、由所述高電流、低電壓功率輸出向所述可編程處理器至少部分地供電。
60.根據權利要求59所述的給可編程處理器供電的方法，其中所述組合所述至少兩個功率輸入以產生高電流、低電壓功率輸出的步驟包括只利用無源元件的步驟。
61.根據權利要求60所述的給可編程處理器供電的方法，其中所述只利用無源元件的步驟包括利用感應元件的步驟。
62.根據權利要求59所述的給可編程處理器供電的方法，其中所述由所述第一功率輸入在無源電元件中產生第一方向效應和由所述第二功率輸入在所述無源電元件中產生第二方向效應的步驟都包括建立磁場的步驟，其中所述第二方向效應與所述第一方向效應相反。
63.根據權利要求62所述的給可編程處理器供電的方法，其中所述由所述第二功率輸入在所述無源電元件中產生第二方向效應的步驟包括建立磁場的步驟，該磁場的方向與所述由所述第一功率輸入在無源電元件中產生第一方向效應的步驟建立的磁場方向相反，其中所述第二方向效應與所述第一方向效應相反。
64.根據權利要求59所述的給可編程處理器供電的方法，還包括以下步驟a、利用至少一個高有效輸入電感影響所述至少兩個功率輸入；和b、響應所述第一和第二功率輸入產生低有效輸出電感功率輸出。
65.根據權利要求61所述的給可編程處理器供電的方法，其中所述利用感應元件的步驟包括利用變壓器電路的步驟。
66.根據權利要求65所述的給可編程處理器供電的方法，還包括在所述變壓器電路之后利用串聯電感器元件的步驟。
67.根據權利要求66所述的給可編程處理器供電的方法，其中所述利用串聯電感器元件的步驟包括肯定地利用固有電感的步驟。
68.一種給可編程處理器供電的方法，包括以下步驟a、接受至少兩個功率輸入；b、組合所述至少兩個功率輸入以產生高電流、低電壓功率輸出；c、向具有電流抽取的可編程處理器提供所述高電流、低電壓功率輸出；d、由所述高電流、低電壓功率輸出向所述可編程處理器至少部分地供電；e、急劇改變所述可編程處理器的所述電流抽取，同時維持所述功率輸出上的基本上恒定電壓。
69.根據權利要求68所述的給可編程處理器供電的方法，其中所述急劇改變所述可編程處理器的所述電流抽取同時維持所述功率輸出上的基本上恒定電壓的步驟包括將所述可編程處理器的所述電流抽取急劇改變到選自由下列各項組成的組中的電流大于約20安培；大于約50安培；大于約100安培；大于約200安培；以所述電流抽取的至少約100％的量改變電流，和以最大電流抽取的至少約100％的量改變電流。
70.根據權利要求69所述的給可編程處理器供電的方法，其中所述向所述可編程處理器提供所述功率輸出的步驟包括提供選自由下列各項組成的組中的功率輸出的步驟提供小于約2、1.8、1.5、1.3、1.0或0.4V的電壓。
71.根據權利要求68所述的給可編程處理器供電的方法，其中所述從所述高電流、低電壓功率輸出急劇改變電流抽取同時基本上不改變所述高電流、低電壓功率輸出的所述低電壓的步驟包括基本上不把所述高電流、低電壓功率輸出的所述低電壓改變多于選自由下列各項組成的組中的電壓變化的步驟小于約所述低電壓功率輸出的20％，小于約所述低電壓功率輸出的10％，小于約所述低電壓功率輸出的5％，和小于約所述低電壓功率輸出的2％。
72.根據權利要求70所述的給可編程處理器供電的方法，其中所述從所述高電流、低電壓功率輸出急劇改變電流抽取同時基本上不改變所述高電流、低電壓功率輸出的所述低電壓的步驟包括基本上不把所述高電流、低電壓功率輸出的所述低電壓改變多于選自由下列各項組成的組中的電壓變化的步驟小于約所述低電壓功率輸出的20％，小于約所述低電壓功率輸出的10％，小于約所述低電壓功率輸出的5％，和小于約所述低電壓功率輸出的2％。
73.根據權利要求71所述的給可編程處理器供電的方法，其中所述從所述高電流、低電壓功率輸出急劇改變電流抽取同時基本上不改變所述高電流、低電壓功率輸出的所述低電壓的步驟包括急劇改變選自由下列各項組成的組中的所述電流抽取的步驟大于約0.1、1、5、或10A/ns的典型電流變化。
74.根據權利要求72所述的給可編程處理器供電的方法，其中所述從所述高電流、低電壓功率輸出急劇改變電流抽取同時基本上不改變所述高電流、低電壓功率輸出的所述低電壓的步驟包括急劇改變選自由下列各項組成的組中的所述電流抽取的步驟大于約0.1、1、5、或10A/ns的典型電流變化。
75.根據權利要求53、59或68所述的給可編程處理器供電的方法，其中所述向所述可編程處理器提供所述功率輸出的步驟包括提供選自由下列各項組成的組中的功率輸出的步驟-提供小于約2、1.8、1.5、1.3、1.0或0.4V的低電壓，-提供大于約20、50、100、或200安培的最大電流，-任意組合地提供小于約2、1.8、1.5、1.3、1.0或0.4V的電壓和大于約20、50、100、或200安培的最大電流，-提供高速電流變化，-提供大于約0.1、1、5、或10A/ns的典型電流變化，和-提供其中輸出導體的電壓降相對于輸送電壓很顯著的功率輸出。
76.根據權利要求53、64或68所述的給可編程處理器供電的方法，其中所述向所述可編程處理器提供所述功率輸出的步驟包括提供表現出選自由下列各項組成的組中的輸出電感的電路的步驟-小于所述輸入電感的約1/10、1/100、或1/1000的輸出電感，-小于約50nH的輸出電感，-小于約20nH的輸出電感，-小于約10nH的輸出電感，-小于約2nH的輸出電感，-大于約100nH的有效輸入電感，-大于約200nH的有效輸入電感，-大于約500nH的有效輸入電感，和-大于約1000nH的有效輸入電感。
77.根據權利要求53、59或68所述的給可編程處理器供電的方法，還包括由降壓轉換器元件產生至少一個所述功率輸入的步驟。
78.根據權利要求77所述的給可編程處理器供電的方法，其中所述由降壓轉換器元件產生至少一個所述功率輸入的步驟包括以下步驟a、重復操作第一有源元件；b、在第一輸入時間期間，通過所述第一有源元件向所述功率輸入饋送功率；c、依次和重復操作第二有源元件；和d、在不同于所述第一輸入時間的第二輸入時間期間，通過所述第二有源元件向所述功率輸入饋送功率。
79.根據權利要求77所述的給可編程處理器供電的方法，其中所述由降壓轉換器元件產生至少一個所述功率輸入的步驟包括重復操作選自由下列各項組成的組中的有源元件的步驟開關元件，二極管元件、具有兩個開關元件的降壓轉換器元件，和具有開關元件和二極管元件的降壓轉換器元件。
80.根據權利要求53、59或68所述的給可編程處理器供電的方法，還包括由選自由下列各項組成的組中的功率元件產生至少一個所述功率輸入的步驟隔離源，交錯切換電壓源，雙極源、至少兩個雙極源、交錯雙極源，上述各項的任何排列或組合，基本上只有調整增量濾波器元件的隔離源，基本上只有調整增量濾波器元件的交錯切換電壓源，基本上只有調整增量濾波器元件的雙極源，基本上只有調整增量濾波器元件的交錯雙極源，基本上只有寄生元件濾波器的隔離源，基本上只有寄生元件濾波器的交錯切換電壓源，基本上只有寄生元件濾波器的雙極源，和基本上只有寄生元件濾波器的交錯雙極源。
81.根據權利要求77所述的給可編程處理器供電的方法，其中所述向所述可編程處理器提供所述功率輸出的步驟包括提供選自由下列各項組成的組中的功率輸出的步驟-提供小于約2、1.8、1.5、1.3、1.0或0.4V的電壓，-提供大于約20、50、100、或200安培的最大電流，-任意組合地提供小于約2、1.8、1.5、1.3、1.0或0.4V的電壓和大于約20、50、100、或200安培的最大電流，-提供高速電流變化，-提供大于約0.1、1、5、或10A/ns的典型電流變化，和-提供其中輸出導體的電壓降相對于輸送電壓很顯著的功率輸出。
82.根據權利要求81所述的給可編程處理器供電的方法，其中所述向所述可編程處理器提供所述功率輸出的步驟包括提供表現出選自由下列各項組成的組中的輸出電感的電路的步驟-小于所述輸入電感的約1/10、1/100、或1/1000的輸出電感，-小于約50nH的輸出電感，-小于約20nH的輸出電感，-小于約10nH的輸出電感，-小于約2nH的輸出電感，-大于約100nH的有效輸入電感，-大于約200nH的有效輸入電感，-大于約500nH的有效輸入電感，和-大于約1000nH的有效輸入電感。
83.根據權利要求82所述的給可編程處理器供電的方法，還包括由選自由下列各項組成的組中的功率元件產生至少一個所述功率輸入的步驟隔離源，交錯切換電壓源，雙極源、交錯雙極源，上述各項的任何排列或組合，基本上只有調整增量濾波器元件的隔離源，基本上只有調整增量濾波器元件的交錯切換電壓源，基本上只有調整增量濾波器元件的雙極源，基本上只有調整增量濾波器元件的交錯雙極源，基本上只有寄生元件濾波器的隔離源，基本上只有寄生元件濾波器的交錯切換電壓源，基本上只有寄生元件濾波器的雙極源，和基本上只有寄生元件濾波器的交錯雙極源。
84.根據權利要求53、59或68所述的給可編程處理器供電的方法，其中所述組合所述至少兩個功率輸入的步驟包括磁性耦合所述至少兩個功率輸入的步驟。
85.根據權利要求84所述的給可編程處理器供電的方法，其中所述磁性耦合所述至少兩個功率輸入的步驟包括由變壓器電路影響所述至少兩個功率輸入的步驟。
86.根據權利要求85所述的給可編程處理器供電的方法，其中所述由變壓器電路影響所述至少兩個功率輸入的步驟包括由減少磁場存儲能量變壓器影響所述至少兩個功率輸入的步驟。
87.根據權利要求85所述的給可編程處理器供電的方法，其中所述由變壓器電路影響所述至少兩個功率輸入的步驟包括由非氣隙變壓器影響所述至少兩個功率輸入的步驟。
88.根據權利要求85所述的給可編程處理器供電的方法，其中所述由變壓器電路影響至少兩個功率輸入的步驟包括利用基本上疊合的變壓器影響所述至少兩個功率輸入的步驟。
89.根據權利要求85所述的給可編程處理器供電的方法，其中所述由變壓器電路影響至少兩個功率輸入的步驟包括利用基本上不飽和變壓器影響所述至少兩個功率輸入的步驟。
90.根據權利要求87所述的給可編程處理器供電的方法，其中所述向所述可編程處理器提供所述功率輸出的步驟包括提供選自由下列各項組成的組中的功率輸出的步驟-提供小于約2、1.8、1.5、1.3、1.0或0.4V的電壓，-提供大于約20、50、100、或200安培的最大電流，-任意組合地提供小于約2、1.8、1.5、1.3、1.0或0.4V的電壓和大于約20、50、100、或200安培的最大電流，-提供高速電流變化，-提供大于約0.1、1、5、或10A/ns的典型電流變化，和-提供其中輸出導體的電壓降相對于輸送電壓很顯著的功率輸出。
91.根據權利要求90所述的給可編程處理器供電的方法，其中所述向所述可編程處理器提供所述功率輸出的步驟包括提供表現出選自由下列各項組成的組中的輸出電感的電路的步驟-小于所述輸入電感的約1/10、1/100、或1/1000的輸出電感，-小于約50nH的輸出電感，-小于約20nH的輸出電感，-小于約10nH的輸出電感，-小于約2nH的輸出電感，-大于約100nH的有效輸入電感，-大于約200nH的有效輸入電感，-大于約500nH的有效輸入電感，和-大于約1000nH的有效輸入電感。
92.根據權利要求91所述的給可編程處理器供電的方法，還包括由降壓轉換器元件產生至少一個所述功率輸入的步驟。
93.根據權利要求53、59或68所述的給可編程處理器供電的方法，其中所述組合所述至少兩個功率輸入的步驟包括利用反向極性元件的步驟。
94.根據權利要求93所述的給可編程處理器供電的方法，其中所述利用反向極性元件的步驟包括利用反向極性變壓器的步驟。
95.根據權利要求94所述的給可編程處理器供電的方法，其中所述利用反向極性變壓器的步驟包括以下步驟a、建立具有正極側的第一線圈；b、建立具有負極側的第二線圈；c、將所述第一線圈的所述正極側連接到所述第二線圈的所述負極側；和d、磁性耦合所述第一和第二線圈。
96.根據權利要求87所述的給可編程處理器供電的方法，還包括利用反向極性變壓器的步驟。
97.根據權利要求88所述的給可編程處理器供電的方法，還包括利用反向極性變壓器的步驟。
98.根據權利要求94所述的給可編程處理器供電的方法，其中所述向所述可編程處理器提供所述功率輸出的步驟包括提供選自由下列各項組成的組中的功率輸出的步驟-提供小于約2、1.8、1.5、1.3、1.0或0.4V的電壓，-提供大于約20、50、100、或200安培的最大電流，-任意組合地提供小于約2、1.8、1.5、1.3、1.0或0.4V的電壓和大于約20、50、100、或200安培的最大電流，-提供高速電流變化，-提供大于約0.1、1、5、或10A/ns的典型電流變化，和-提供其中輸出導體的電壓降相對于輸送電壓很顯著的功率輸出。
99.根據權利要求98所述的給可編程處理器供電的方法，其中所述向所述可編程處理器提供所述功率輸出的步驟還包括提供表現出選自由下列各項組成的組中的輸出電感的電路的步驟-小于所述輸入電感的約1/10、1/100、或1/1000的輸出電感，-小于約50nH的輸出電感，-小于約20nH的輸出電感，-小于約10nH的輸出電感，-小于約2nH的輸出電感，-大于約100nH的有效輸入電感，-大于約200nH的有效輸入電感，-大于約500nH的有效輸入電感，和-大于約1000nH的有效輸入電感。
100.根據權利要求99所述的給可編程處理器供電的方法，還包括由降壓轉換器元件產生至少一個所述功率輸入的步驟。
101.根據權利要求53、59或68所述的給可編程處理器供電的方法，其中所述接受所述功率輸入的步驟包括接受至少三個功率輸入的步驟，并且所述組合所述至少兩個功率輸入的步驟包括利用所述至少三個功率輸入的層疊耦合的步驟。
102.根據權利要求101所述的給可編程處理器供電的方法，其中所述利用所述至少三個功率輸入的層疊耦合的步驟包括以下步驟a、建立具有多個第一級輸入和一個第一級輸出的第一級連接網絡；b、建立具有多個第二級輸入和并輸出所述第一級輸入的第二級連接網絡。
103.根據權利要求102所述的給可編程處理器供電的方法，其中所述利用至少三個功率輸入的層疊耦合的步驟還包括建立具有多個第三級輸入并輸出所述第二級輸入的第三級連接網絡的步驟。
104.根據權利要求103所述的給可編程處理器供電的方法，其中所述利用至少三個功率輸入的層疊耦合的步驟還包括建立具有多個第四級輸入并輸出所述第三級輸入的第四級連接網絡的步驟。
105.根據權利要求101所述的給可編程處理器供電的方法，其中所述利用至少三個功率輸入的層疊耦合的步驟包括利用選自由下列各項組成的組中的部件的步驟磁性耦合和串聯電感器元件，磁性耦合電感器元件，變壓器，部分連接到功率輸入并且部分連接到另一個變壓器的變壓器，鏈接多個功率輸入的磁性耦合和串聯電感器元件，不等變壓器，相等變壓器，和鏈接多個功率輸入的變壓器。
106.根據權利要求101所述的給可編程處理器供電的方法，其中所述利用所述至少三個功率輸入的層疊耦合的步驟包括以下步驟a、通過連接在第一中間串聯接點的第一和第二電感器元件，將第一功率輸入連接到第二功率輸入；b、磁性耦合所述第一和第二電感器元件；c、從所述第一中間串聯接點建立第一中間輸出；d、通過連接在第二中間串聯接點的第三和第四電感器元件，將第三功率輸入連接到第四功率輸入；e、磁性耦合所述第三和第四電感器元件；f、從所述第二中間串聯接點建立第二中間輸出；g、通過連接在第三中間串聯接點的第五和第六電感器元件，將所述第一中間輸出連接到所述第二中間輸出；h、磁性耦合所述第五和第六電感器元件；和i、從所述第三中間串聯接點建立所述功率輸出。
107.根據權利要求101所述的給可編程處理器供電的方法，其中所述利用所述至少三個功率輸入的層疊耦合的步驟包括以下步驟a、將第一功率輸入連接到第一變壓器；b、將第二功率輸入連接到第二變壓器；c、將第三功率輸入連接到第三變壓器；d、將第四功率輸入連接到第四變壓器；e、將所述第一變壓器連接到所述第二變壓器；f、將所述第二變壓器連接到所述第三變壓器；g、將所述第三變壓器連接到所述第四變壓器；h、將所述第四變壓器連接到所述第一變壓器；i、將所述第一變壓器連接到公共中間輸出；j、將所述第二變壓器連接到所述公共中間輸出；k、將所述第三變壓器連接到所述公共中間輸出；l、將所述第四變壓器連接到所述公共中間輸出；m、將所述中間輸出連接到濾波器元件；和n、從所述濾波器元件提供所述功率輸出。
108.根據權利要求107所述的給可編程處理器供電的方法，其中所述步驟-將所述第一變壓器連接到所述第二變壓器，-將所述第二變壓器連接到所述第三變壓器，-將所述第三變壓器連接到所述第四變壓器，和-將所述第四變壓器連接到所述第一變壓器，每個都具有到相應變壓器的輸入側，并且所述步驟-將所述第一變壓器連接到所述第二變壓器，-將所述第二變壓器連接到所述第三變壓器，-將所述第三變壓器連接到所述第四變壓器，和-將所述第四變壓器連接到所述第一變壓器，每個都包括利用所述輸入側以連接到相應相鄰變壓器的步驟，并且所述步驟-將所述第一變壓器連接到所述第二變壓器，-將所述第二變壓器連接到所述第三變壓器，-將所述第三變壓器連接到所述第四變壓器，和-將所述第四變壓器連接到所述第一變壓器，每個都包括利用反向極性變壓器連接的步驟。
109.根據權利要求75所述的給可編程處理器供電的方法，其中所述接受所述功率輸入的步驟包括接受至少三個功率輸入的步驟，并且所述組合所述至少兩個功率輸入的步驟包括利用所述至少三個功率輸入的層疊耦合的步驟。
110.根據權利要求77所述的給可編程處理器供電的方法，其中所述接受所述功率輸入的步驟包括接受至少三個功率輸入的步驟，并且所述組合所述至少兩個功率輸入的步驟包括利用所述至少三個功率輸入的層疊耦合的步驟。
111.根據權利要求80所述的給可編程處理器供電的方法，其中所述接受所述功率輸入的步驟包括接受至少三個功率輸入的步驟，并且所述組合所述至少兩個功率輸入的步驟包括利用所述至少三個功率輸入的層疊耦合的步驟。
112.根據權利要求81所述的給可編程處理器供電的方法，其中所述接受所述功率輸入的步驟包括接受至少三個功率輸入的步驟，并且所述組合所述至少兩個功率輸入的步驟包括利用所述至少三個功率輸入的層疊耦合的步驟。
113.根據權利要求87所述的給可編程處理器供電的方法，其中所述接受所述功率輸入的步驟包括接受至少三個功率輸入的步驟，并且所述組合所述至少兩個功率輸入的步驟包括利用所述至少三個功率輸入的層疊耦合的步驟。
114.根據權利要求53、59或68所述的給可編程處理器供電的方法，還包括通過基本上不中斷定序導通驅動元件驅動至少兩個所述功率輸入的步驟。
115.根據權利要求114所述的給可編程處理器供電的方法，其中所述通過基本上不中斷定序導通元件驅動至少兩個所述功率輸入的步驟包括基本上集中在恒定導通定時驅動所述至少兩個功率輸入的步驟。
116.根據權利要求53、59或68所述的給可編程處理器供電的方法，還包括通過多相位驅動元件驅動所述至少兩個功率輸入的步驟。
117.根據權利要求75所述的給可編程處理器供電的方法，還包括通過基本上不中斷定序導通驅動元件驅動至少兩個所述功率輸入的步驟。
118.根據權利要求117所述的給可編程處理器供電的方法，其中所述通過基本上不中斷定序導通元件驅動至少兩個所述功率輸入的步驟包括基本上集中在恒定導通定時驅動所述至少兩個功率輸入的步驟。
119.根據權利要求75所述的給可編程處理器供電的方法，還包括通過多相位驅動元件驅動所述至少兩個功率輸入的步驟。
120.根據權利要求76所述的給可編程處理器供電的方法，還包括通過基本上不中斷定序導通驅動元件驅動至少兩個所述功率輸入的步驟。
121.根據權利要求120所述的給可編程處理器供電的方法，其中所述通過基本上不中斷定序導通元件驅動至少兩個所述功率輸入的步驟包括基本上集中在恒定導通定時驅動所述至少兩個功率輸入的步驟。
122.根據權利要求76所述的給可編程處理器供電的方法，還包括通過多相位驅動元件驅動所述至少兩個功率輸入的步驟。
123.根據權利要求77所述的給可編程處理器供電的方法，還包括通過基本上不中斷定序導通驅動元件驅動至少兩個所述功率輸入的步驟。
124.根據權利要求123所述的給可編程處理器供電的方法，其中所述通過基本上不中斷定序導通元件驅動至少兩個所述功率輸入的步驟包括基本上集中在恒定導通定時驅動所述至少兩個功率輸入的步驟。
125.根據權利要求77所述的給可編程處理器供電的方法，還包括通過多相位驅動元件驅動所述至少兩個功率輸入的步驟。
126.根據權利要求81所述的給可編程處理器供電的方法，還包括通過基本上不中斷定序導通驅動元件驅動至少兩個所述功率輸入的步驟。
127.根據權利要求126所述的給可編程處理器供電的方法，其中所述通過基本上不中斷定序導通元件驅動至少兩個所述功率輸入的步驟包括基本上集中在恒定導通定時驅動所述至少兩個功率輸入的步驟。
128.根據權利要求81所述的給可編程處理器供電的方法，還包括通過多相位驅動元件驅動所述至少兩個功率輸入的步驟。
129.根據權利要求87所述的給可編程處理器供電的方法，還包括通過基本上不中斷定序導通驅動元件驅動至少兩個所述功率輸入的步驟。
130.根據權利要求129所述的給可編程處理器供電的方法，其中所述通過基本上不中斷定序導通元件驅動至少兩個所述功率輸入的所述步驟包括基本上集中在恒定導通定時驅動所述至少兩個功率輸入的步驟。
131.根據權利要求87所述的給可編程處理器供電的方法，還包括通過多相位驅動元件驅動所述至少兩個功率輸入的步驟。
132.根據權利要求93所述的給可編程處理器供電的方法，還包括通過基本上不中斷定序導通驅動元件驅動至少兩個所述功率輸入的步驟。
133.根據權利要求132所述的給可編程處理器供電的方法，其中所述通過基本上不中斷定序導通元件驅動至少兩個所述功率輸入的步驟包括基本上集中在恒定導通定時驅動所述至少兩個功率輸入的步驟。
134.根據權利要求93所述的給可編程處理器供電的方法，還包括通過多相位驅動元件驅動所述至少兩個功率輸入的步驟。
135.根據權利要求101所述的給可編程處理器供電的方法，還包括通過基本上不中斷定序導通驅動元件驅動至少兩個所述功率輸入的步驟。
136.根據權利要求135所述的給可編程處理器供電的方法，其中所述通過基本上不中斷定序導通元件驅動至少兩個所述功率輸入的步驟包括基本上集中在恒定導通定時驅動所述至少兩個功率輸入的步驟。
137.根據權利要求131所述的給可編程處理器供電的方法，還包括通過多相位驅動元件驅動所述至少兩個功率輸入的步驟。
138.根據權利要求80所述的給可編程處理器供電的方法，還包括通過基本上不中斷定序導通驅動元件驅動至少兩個所述功率輸入的步驟。
139.根據權利要求138所述的給可編程處理器供電的方法，其中所述通過基本上不中斷定序導通元件驅動至少兩個所述功率輸入的步驟包括基本上集中在恒定導通定時驅動所述至少兩個功率輸入的步驟。
140.根據權利要求80所述的給可編程處理器供電的方法，還包括通過多相位驅動元件驅動所述至少兩個功率輸入的步驟。
141.根據權利要求85所述的給可編程處理器供電的方法，還包括在完成所述由變壓器電路影響所述至少兩個功率輸入的步驟之后通過串聯感應元件影響所述功率輸出的步驟。
142.根據權利要求53、59或68所述的給可編程處理器供電的方法，還包括在完成所述組合至少兩個功率輸入的步驟之后通過串聯感應元件影響所述功率輸出的步驟。
143.根據權利要求142所述的給可編程處理器供電的方法，其中所述通過串聯感應元件影響所述功率輸出的步驟包括通過非耦合感應元件影響所述功率輸出的步驟。
144.根據權利要求143所述的給可編程處理器供電的方法，其中所述通過非耦合感應元件影響所述功率輸出的步驟包括通過固有輸出電感肯定地影響所述功率輸出的步驟。
145.根據權利要求80所述的給可編程處理器供電的方法，還包括在完成所述由變壓器電路影響所述至少兩個功率輸入的步驟之后通過固有輸出電感肯定地影響所述功率輸出的步驟。
146.根據權利要求53、59或68所述的給可編程處理器供電的方法，其中所述功率輸出包括作為所述至少兩個功率輸入的代數均值的功率輸出。
147.根據權利要求53、59或68所述的給可編程處理器供電的方法，其中所述功率輸出包括作為所述至少兩個功率輸入的代數均值的功率輸出。
148.根據權利要求53、59或68所述的給可編程處理器供電的方法，其中所述向所述可編程處理器提供所述功率輸出的步驟包括向選自由下列各項組成的組中的元件提供所述功率輸出的步驟-計算機系統的至少一部分，-微處理器，-計算機部件，-在至少幾百兆赫運行的微處理器，-在至少1、2、5、或10千兆赫運行的微處理器，-存儲器管理電路，-圖形顯示電路，-輸入-輸出電路，-中央處理元件，-電信電路，-雷達電路，和-汽車電源電路。
149.一種可編程處理器電源，包括a、至少兩個功率輸入；b、所述至少兩個功率輸入所響應的至少一個高有效輸入電感；c、響應所述至少兩個功率輸入的組合器網絡；d、響應所述組合器網絡的低有效輸出電感功率輸出；e、響應所述低有效輸出電感功率輸出的高電流、低電壓功率輸出；和f、響應所述高電流、低電壓功率輸出的可編程處理器功率接線。
150.根據權利要求149所述的可編程處理器電源，其中所述至少一個高有效輸入電感和所述低有效輸出電感功率輸出都基本上只受無源元件影響。
151.根據權利要求149所述的可編程處理器電源，其中所述至少一個高有效輸入電感和所述低有效輸出電感功率輸出都包括一個相同的網絡。
152.根據權利要求151所述的可編程處理器電源，其中所述相同網絡包括變壓器電路。
153.根據權利要求152所述的可編程處理器電源，還包括響應所述變壓器電路的串聯感應元件，并且所述可編程處理器功率接線響應該串聯感應元件。
154.根據權利要求153所述的可編程處理器電源，其中響應所述變壓器電路的所述串聯感應元件包括肯定地利用的固有輸出電感。
155.一種可編程處理器電源，包括a、至少第一功率輸入；b、響應所述第一功率輸入的第一無源方向效應元件；c、至少第二功率輸入；d、響應所述第二功率輸入的第二無源方向效應元件，其中所述第二無源方向效應與所述第一方向效應相反；e、響應所述第一和第二功率輸入的組合器網絡；f、高電流、低電壓功率輸出；g、響應所述高電流、低電壓功率輸出的可編程處理器功率接線。
156.根據權利要求155所述的可編程處理器電源，其中所述第一無源方向效應元件和所述第二無源方向效應元件都基本上只受到無源元件的影響。
157.根據權利要求156所述的可編程處理器電源，其中所述第一無源方向效應元件和所述第二無源方向效應元件包括感應元件。
158.根據權利要求155所述的可編程處理器電源，其中所述第一無源方向效應元件和所述第二無源方向效應元件包括磁場元件。
159.根據權利要求155所述的可編程處理器電源，還包括a、所述第一和第二功率輸入所響應的至少一個高有效輸入電感；b、響應所述第一和第二功率輸入的至少一個低有效輸出電感功率輸出。
160.根據權利要求157所述的可編程處理器電源，其中所述感應元件包括變壓器電路。
161.根據權利要求160所述的可編程處理器電源，還包括響應所述變壓器電路的串聯感應元件，并且所述可編程處理器功率接線響應該串聯感應元件。
162.根據權利要求161所述的可編程處理器電源，其中響應所述變壓器電路的所述串聯感應元件包括肯定地利用的固有輸出電感。
163.一種可編程處理器電源，包括a、至少兩個功率輸入；b、響應所述至少兩個功率輸入的組合器網絡；c、響應所述組合器網絡的高電流、低電壓、可急劇改變的、基本上恒定電壓功率輸出；和d、響應所述高電流、低電壓、可急劇改變的、基本上恒定電壓功率輸出的可編程處理器。
164.根據權利要求163所述的可編程處理器電源，其中所述高電流、低電壓、可急劇改變的、基本上恒定電壓功率輸出包括選自由下列各項組成的組中的功率輸出具有至少約為20安培最大電流的功率輸出，具有至少約為50安培最大電流的功率輸出，具有至少約為100安培最大電流的功率輸出，具有至少約為200安培最大電流的功率輸出，具有至少約為電流抽取的100％的電流變化的功率輸出，和具有至少約為最大電流抽取的100％的電流變化的功率輸出。
165.根據權利要求164所述的可編程處理器電源，其中所述高電流、低電壓、可急劇改變的、基本上恒定電壓功率輸出包括選自由下列各項組成的組中的功率輸出輸出小于約2V的功率輸出，輸出小于約1.8V的功率輸出，輸出小于約1.5V的功率輸出，輸出小于約1.3V的功率輸出，輸出小于約1.0V的功率輸出，和輸出小于約0.4V的功率輸出。
166.根據權利要求163所述的可編程處理器電源，其中所述高電流、低電壓、可急劇改變的、基本上恒定電壓功率輸出包括選自由下列各項組成的組中的功率輸出防止小于所述低電壓輸出的約20％的電壓變化的功率輸出，防止小于所述低電壓輸出的約10％的電壓變化的功率輸出，防止小于所述低電壓輸出的約5％的電壓變化的功率輸出，防止小于所述低電壓輸出的約2％的電壓變化的功率輸出。
167.根據權利要求165所述的可編程處理器電源，其中所述高電流、低電壓、可急劇改變的、基本上恒定電壓功率輸出包括選自由下列各項組成的組中的功率輸出防止小于所述低電壓輸出的約20％的電壓變化的功率輸出，防止小于所述低電壓輸出的約10％的電壓變化的功率輸出，防止小于所述低電壓輸出的約5％的電壓變化的功率輸出，防止小于所述低電壓輸出的約2％的電壓變化的功率輸出。
168.根據權利要求166所述的可編程處理器電源，其中所述高電流、低電壓、可急劇改變的、基本上恒定電壓功率輸出包括選自由下列各項組成的組中的功率輸出適于提供大于約0.1、1、5或10A/ns的電流變化的功率輸出。
169.根據權利要求167所述的可編程處理器電源，其中所述高電流、低電壓、可急劇改變的、基本上恒定電壓功率輸出包括選自由下列各項組成的組中的功率輸出適于提供大于約0.1、1、5或10A/ns的電流變化的功率輸出。
170.根據權利要求149、155或163所述的可編程處理器電源，其中所述高電流、低電壓功率輸出包括選自由下列各項組成的組中的高電流、低電壓功率輸出-小于約2、1.8、1.5、1.3、1.0或0.4V的低電壓輸出，-具有大于約20、50、100、或200安培的最大電流的輸出，-具有小于約2、1.8、1.5、1.3、1.0或0.4V的電壓和大于約20、50、100、或200安培的最大電流的任意組合的輸出，-高速電流變化輸出，-大于約0.1、1、5、或10A/ns的典型電流變化的輸出，和-其中輸出導體的電壓降相對于輸送電壓很顯著的功率輸出。
171.根據權利要求149、159或163所述的可編程處理器電源，其中所述高電流、低電壓功率輸出包括選自由下列各項組成的組中的高電流、低電壓功率輸出-小于所述輸入電感的約1/10、1/100、或1/1000的輸出電感，-具有小于約50nH的電感的輸出，-具有小于約20nH的電感的輸出，-具有小于約10nH的電感的輸出，-具有小于約2nH的電感的輸出，并且其中所述輸入由選自由下列各項組成的組中的元件作用-大于約100nH的有效輸入電感，-大于約200nH的有效輸入電感，-大于約500nH的有效輸入電感，和-大于約1000nH的有效輸入電感。
172.根據權利要求149、155或163所述的可編程處理器電源，其中所述功率輸入包括降壓轉換器元件。
173.根據權利要求172所述的可編程處理器電源，其中所述降壓轉換器元件包括a、第一有源元件；b、第二有源元件；和c、所述第一有源元件和所述第二有源元件所依次響應的順序性和重復性有源元件控制元件。
174.根據權利要求172所述的可編程處理器電源，其中所述降壓轉換器元件包括選自由下列各項組成的組中的元件開關元件，二極管元件，具有兩個開關元件的降壓轉換器元件，和具有開關元件和二極管元件的降壓轉換器元件。
175.根據權利要求149、155或163所述的可編程處理器電源，其中所述功率輸入包括選自由下列各項組成的組中的元件隔離源，交錯切換電壓源，雙極源，交錯雙極源，上述各項的任何排列或組合，基本上只有調整增量濾波器元件的隔離源，基本上只有調整增量濾波器元件的交錯切換電壓源，基本上只有調整增量濾波器元件的雙極源，基本上只有調整增量濾波器元件的交錯雙極源，基本上只有寄生元件濾波器的隔離源，基本上只有寄生元件濾波器的交錯切換電壓源，基本上只有寄生元件濾波器的雙極源，和基本上只有寄生元件濾波器的交錯雙極源。
176.根據權利要求172所述的可編程處理器電源，其中所述高電流、低電壓功率輸出包括選自由下列各項組成的組中的高電流、低電壓功率輸出-小于約2、1.8、1.5、1.3、1.0或0.4V的低電壓輸出，-具有大于約20、50、100、或200安培的最大電流的輸出，-具有小于約2、1.8、1.5、1.3、1.0或0.4V的電壓和大于約20、50、100、或200安培的最大電流的任意組合的輸出，-高速電流變化輸出，-大于約0.1、1、5、或10A/ns的典型電流變化的輸出，和-其中輸出導體的電壓降相對于輸送電壓很顯著的功率輸出。
177.根據權利要求176所述的可編程處理器電源，其中所述高電流、低電壓功率輸出包括選自由下列各項組成的組中的高電流、低電壓功率輸出-小于所述輸入電感的約1/10、1/100、或1/1000的輸出電感，-具有小于約50nH的電感的輸出，-具有小于約20nH的電感的輸出，-具有小于約10nH的電感的輸出，-具有小于約2nH的電感的輸出，并且其中所述輸入由選自由下列各項組成的組中的元件作用-大于約100nH的有效輸入電感，-大于約200nH的有效輸入電感，-大于約500nH的有效輸入電感，和-大于約1000nH的有效輸入電感。
178.根據權利要求177所述的可編程處理器電源，其中所述功率輸入包括選自由下列各項組成的組中的元件隔離源，交錯切換電壓源，雙極源，交錯雙極源，上述各項的任何排列或組合，基本上只有調整增量濾波器元件的隔離源，基本上只有調整增量濾波器元件的交錯切換電壓源，基本上只有調整增量濾波器元件的雙極源，基本上只有調整增量濾波器元件的交錯雙極源，基本上只有寄生元件濾波器的隔離源，基本上只有寄生元件濾波器的交錯切換電壓源，基本上只有寄生元件濾波器的雙極源，和基本上只有寄生元件濾波器的交錯雙極源。
179.根據權利要求149、155或163所述的可編程處理器電源，其中所述組合器網絡包括磁性耦合。
180.根據權利要求179所述的可編程處理器電源，其中所述組合器網絡包括變壓器電路。
181.根據權利要求180所述的可編程處理器電源，其中所述變壓器電路包括減少磁場存儲能量變壓器。
182.根據權利要求180所述的可編程處理器電源，其中所述變壓器電路包括非氣隙變壓器。
183.根據權利要求180所述的可編程處理器電源，其中所述變壓器電路包括基本上疊合的變壓器。
184.根據權利要求180所述的可編程處理器電源，其中所述變壓器電路包括基本上不飽和變壓器。
185.根據權利要求182所述的可編程處理器電源，其中所述高電流、低電壓功率輸出包括選自由下列各項組成的組中的高電流、低電壓功率輸出-小于約2、1.8、1.5、1.3、1.0或0.4V的低電壓輸出，-具有大于約20、50、100、或200安培的最大電流的輸出，-具有小于約2、1.8、1.5、1.3、1.0或0.4V的電壓和大于約20、50、100、或200安培的最大電流的任意組合的輸出，-高速電流變化輸出，-大于約0.1、1、5、或10A/ns的典型電流變化的輸出，和-其中輸出導體的電壓降相對于輸送電壓很顯著的功率輸出。
186.根據權利要求185所述的可編程處理器電源，其中所述高電流、低電壓功率輸出包括選自由下列各項組成的組中的高電流、低電壓功率輸出-小于所述輸入電感的約1/10、1/100、或1/1000的輸出電感，-具有小于約50nH的電感的輸出，-具有小于約20nH的電感的輸出，-具有小于約10nH的電感的輸出，-具有小于約2nH的電感的輸出，并且其中所述輸入由選自由下列各項組成的組中的元件作用-大于約100nH的有效輸入電感，-大于約200nH的有效輸入電感，-大于約500nH的有效輸入電感，和-大于約1000nH的有效輸入電感。
187.根據權利要求186所述的可編程處理器電源，其中所述功率輸入包括降壓轉換器元件。
188.根據權利要求149、155或163所述的可編程處理器電源，其中所述組合器網絡包括反向極性元件。
189.根據權利要求188所述的可編程處理器電源，其中所述反向極性元件包括反向極性變壓器。
190.根據權利要求189所述的可編程處理器電源，其中所述反向極性變壓器包括a、具有正極側的第一線圈；b、具有負極側的第二線圈；c、在所述第一線圈的所述正極側和所述第二線圈的所述負極側之間的接點；和d、在所述第一和第二線圈之間的磁性耦合。
191.根據權利要求182所述的可編程處理器電源，其中所述組合器網絡包括反向極性變壓器。
192.根據權利要求183所述的可編程處理器電源，其中所述組合器網絡包括反向極性變壓器。
193.根據權利要求189所述的可編程處理器電源，其中所述高電流、低電壓功率輸出包括選自由下列各項組成的組中的高電流、低電壓功率輸出-小于約2、1.8、1.5、1.3、1.0或0.4V的低電壓輸出，-具有大于約20、50、100、或200安培的最大電流的輸出，-具有小于約2、1.8、1.5、1.3、1.0或0.4V的電壓和大于約20、50、100、或200安培的最大電流的任意組合的輸出，-高速電流變化輸出，-大于約0.1、1、5、或10A/ns的典型電流變化的輸出，和-其中輸出導體的電壓降相對于輸送電壓很顯著的功率輸出。
194.根據權利要求193所述的可編程處理器電源，其中所述高電流、低電壓功率輸出包括選自由下列各項組成的組中的高電流、低電壓功率輸出-小于所述輸入電感的約1/10、1/100、或1/1000的輸出電感，-具有小于約50nH的電感的輸出，-具有小于約20nH的電感的輸出，-具有小于約10nH的電感的輸出，-具有小于約2nH的電感的輸出，并且其中所述輸入由選自由下列各項組成的組中的元件作用-大于約100nH的有效輸入電感，-大于約200nH的有效輸入電感，-大于約500nH的有效輸入電感，和-大于約1000nH的有效輸入電感。
195.根據權利要求194所述的可編程處理器電源，其中所述功率輸入包括降壓轉換器元件。
196.根據權利要求149、155或163所述的可編程處理器電源，其中所述功率輸入包括至少三個功率輸入，并還包括所述至少三個功率輸入的層疊耦合。
197.根據權利要求196所述的可編程處理器電源，其中所述層疊耦合包括a、具有多個第一級輸入和一個第一級輸出的第一級連接網絡；b、具有多個第二級輸入并輸出所述第一級輸入的第二級連接網絡。
198.根據權利要求197所述的可編程處理器電源，其中所述層疊耦合還包括具有多個第三級輸入并輸出所述第二級輸入的第三級連接網絡。
199.根據權利要求198所述的可編程處理器電源，其中所述層疊耦合還包括具有多個第四級輸入并輸出所述第三級輸入的第四級連接網絡。
200.根據權利要求196所述的可編程處理器電源，其中所述層疊耦合包括選自由下列各項組成的組中的部件磁性耦合和串聯電感器元件，磁性耦合電感器元件，變壓器，部分連接到功率輸入并且部分連接到另一個變壓器的變壓器，鏈接多個功率輸入的磁性耦合和串聯電感器元件，不等變壓器，相等變壓器，以及鏈接多個功率輸入的變壓器。
201.根據權利要求196所述的可編程處理器電源，其中所述層疊耦合包括a、第一功率輸入；b、通過連接在第一中間串聯接點的第一和第二電感器元件連接到連接到所述第一功率輸入的第二功率輸入；c、所述第一和第二電感器元件之間的磁性耦合；d、來自所述第一中間串聯接點的第一中間輸出；e、第三功率輸入；f、通過連接在第二中間串聯接點的第三和第四電感器元件連接到所述第三功率輸入的第四功率輸入；g、所述第三和第四電感器元件之間的磁性耦合；h、來自所述第二中間串聯接點的第二中間輸出；i、連接所述第一中間輸出和所述第二中間輸出并連接在第三中間串聯接點的第五和第六電感器元件；j、所述第五和第六電感器元件之間的磁性耦合；和k、來自所述第三中間串聯接點的功率輸出。
202.根據權利要求196所述的可編程處理器電源，其中所述層疊耦合包括a、連接到第一變壓器的第一功率輸入；b、連接到第二變壓器的第二功率輸入；c、連接到第三變壓器的第三功率輸入；d、連接到第四變壓器的第四功率輸入；e、所述第一變壓器和所述第二變壓器之間的接點；f、所述第二變壓器和所述第三變壓器之間的接點；g、所述第三變壓器和所述第四變壓器之間的接點；h、所述第四變壓器和所述第一變壓器之間的接點；i、所述第一變壓器和公共中間輸出之間的接點；j、所述第二變壓器和所述公共中間輸出之間的接點；k、所述第三變壓器和所述公共中間輸出之間的接點；l、所述第四變壓器和所述公共中間輸出之間的接點；m、所述中間輸出到濾波器元件之間的接點；和n、連接到所述濾波器元件的功率輸出。
203.根據權利要求202所述的可編程處理器電源，其中所述的-所述第一變壓器和所述第二變壓器之間的接點；-所述第二變壓器和所述第三變壓器之間的接點；-所述第三變壓器和所述第四變壓器之間的接點；和-所述第四變壓器和所述第一變壓器之間的接點每個都具有到它們的相應變壓器的輸入側，并且所述的-所述第一變壓器和所述第二變壓器之間的接點-所述第二變壓器和所述第三變壓器之間的接點；-所述第三變壓器和所述第四變壓器之間的接點；-所述第四變壓器和所述第一變壓器之間的接點每個都包括所述輸入側到一個相鄰變壓器之間的接點，并且所述的-所述第一變壓器和所述第二變壓器之間的接點-所述第二變壓器和所述第三變壓器之間的接點；-所述第三變壓器和所述第四變壓器之間的接點；和-所述第四變壓器和所述第一變壓器之間的接點每個都包括反向極性變壓器連接。
204.根據權利要求170所述的可編程處理器電源，其中所述功率輸入包括至少三個功率輸入，并還包括所述至少三個功率輸入的層疊耦合。
205.根據權利要求172所述的可編程處理器電源，其中所述功率輸入包括至少三個功率輸入，并還包括所述至少三個功率輸入的層疊耦合。
206.根據權利要求175所述的可編程處理器電源，其中所述功率輸入包括至少三個功率輸入，并還包括所述至少三個功率輸入的層疊耦合。
207.根據權利要求176所述的可編程處理器電源，其中所述功率輸入包括至少三個功率輸入，并還包括所述至少三個功率輸入的層疊耦合。
208.根據權利要求182所述的可編程處理器電源，其中所述功率輸入包括至少三個功率輸入，并還包括所述至少三個功率輸入的層疊耦合。
209.根據權利要求149、155或163所述的可編程處理器電源，還包括所述功率輸入所響應的基本上不中斷定序導通驅動元件。
210.根據權利要求209所述的可編程處理器電源，其中所述基本上不中斷定序導通驅動元件基本上集中在恒定導通定時。
211.根據權利要求149、155或163所述的可編程處理器電源，還包括所述功率輸入所響應的多相位驅動元件。
212.根據權利要求170所述的可編程處理器電源，還包括所述功率輸入所響應的基本上不中斷定序導通驅動元件。
213.根據權利要求212所述的可編程處理器電源，其中所述基本上不中斷定序導通驅動元件基本上集中在恒定導通定時。
214.根據權利要求170所述的可編程處理器電源，還包括所述功率輸入所響應的多相位驅動元件。
215.根據權利要求171所述的可編程處理器電源，還包括所述功率輸入所響應的基本上不中斷定序導通驅動元件。
216.根據權利要求215所述的可編程處理器電源，其中所述基本上不中斷定序導通驅動元件基本上集中在恒定導通定時。
217.根據權利要求171所述的可編程處理器電源，還包括所述功率輸入所響應的多相位驅動元件。
218.根據權利要求172所述的可編程處理器電源，還包括所述功率輸入所響應的基本上不中斷定序導通驅動元件。
219.根據權利要求218所述的可編程處理器電源，其中所述基本上不中斷定序導通驅動元件基本上集中在恒定導通定時。
220.根據權利要求172所述的可編程處理器電源，還包括所述功率輸入所響應的多相位驅動元件。
221.根據權利要求176所述的可編程處理器電源，還包括所述功率輸入所響應的基本上不中斷定序導通驅動元件。
222.根據權利要求221所述的可編程處理器電源，其中所述基本上不中斷定序導通驅動元件基本上集中在恒定導通定時。
223.根據權利要求176所述的可編程處理器電源，還包括所述功率輸入所響應的多相位驅動元件。
224.根據權利要求182所述的可編程處理器電源，還包括所述功率輸入所響應的基本上不中斷定序導通驅動元件。
225.根據權利要求224所述的可編程處理器電源，其中所述基本上不中斷定序導通驅動元件基本上集中在恒定導通定時。
226.根據權利要求182所述的可編程處理器電源，還包括所述功率輸入所響應的多相位驅動元件。
227.根據權利要求188所述的可編程處理器電源，還包括所述功率輸入所響應的基本上不中斷定序導通驅動元件。
228.根據權利要求227所述的可編程處理器電源，其中所述基本上不中斷定序導通驅動元件基本上集中在恒定導通定時。
229.根據權利要求188所述的可編程處理器電源，還包括所述功率輸入所響應的多相位驅動元件。
230.根據權利要求196所述的可編程處理器電源，還包括所述功率輸入所響應的基本上不中斷定序導通驅動元件。
231.根據權利要求230所述的可編程處理器電源，其中所述基本上不中斷定序導通驅動元件基本上集中在恒定導通定時。
232.根據權利要求196所述的可編程處理器電源，還包括所述功率輸入所響應的多相位驅動元件。
233.根據權利要求175所述的可編程處理器電源，還包括所述功率輸入所響應的基本上不中斷定序導通驅動元件。
234.根據權利要求233所述的可編程處理器電源，其中所述基本上不中斷定序導通驅動元件基本上集中在恒定導通定時。
235.根據權利要求175所述的可編程處理器電源，還包括所述功率輸入所響應的多相位驅動元件。
236.根據權利要求180所述的可編程處理器電源，還包括響應所述變壓器電路的串聯感應元件，并且所述可編程處理器響應該串聯感應元件。
237.根據權利要求149、155或163所述的可編程處理器電源，還包括響應所述組合器網絡的串聯感應元件，并且所述可編程處理器響應該串聯感應元件。
238.根據權利要求237所述的可編程處理器電源，其中所述串聯感應元件包括非耦合感應元件。
239.根據權利要求238所述的可編程處理器電源，其中所述非耦合感應元件包括肯定地利用的固有輸出電感。
240.根據權利要求175所述的可編程處理器電源，還包括響應所述變壓器電路的肯定地利用的固有輸出電感，并且所述可編程處理器響應該固有輸出電感。
241.根據權利要求149、155或163所述的可編程處理器電源，其中所述組合器網絡包括代數均值組合器網絡。
242.根據權利要求149、155或163所述的可編程處理器電源，其中所述組合器網絡包括代數平均值組合器網絡。
243.根據權利要求149、155或163所述的可編程處理器電源，其中所述可編程處理器包括選自由下列各項組成的組中的可編程處理器-計算機系統的至少一部分，-微處理器，-計算機部件，-在至少幾百兆赫運行的微處理器，-在至少1、2、5、或10千兆赫運行的微處理器，-存儲器管理電路，-圖形顯示電路，-輸入-輸出電路，-中央處理元件，-電信電路，-雷達電路，和-汽車電源電路。
全文摘要
以各種實施例提供一種用于組合多相位功率轉換器的輸出的方法和電路，其提高了功率轉換系統的瞬變響應。變壓器(例如59－62)可用于實現該組合功能，并利用合適定相和連接的線圈，可以實現輸出脈動電流的很大的減小并同時減少晶體管脈動電流，這給設計者提供了減少系統輸出電感器(例如68)的值的自由，改善了瞬變響應。
文檔編號H02M3/335GK1470098SQ01817557
公開日2004年1月21日 申請日期2001年8月17日 優先權日2000年8月18日
發明者羅伯特·M·波特, 肯尼迪·G·古羅夫, 阿納托利·B·列杰涅夫, G 古羅夫, 利 B 列杰涅夫, 羅伯特 M 波特 申請人:高級能源工業公司