半導體裝置的制造方法

半導體裝置的制造方法
【專利摘要】本實用新型涉及一種半導體裝置，能夠提高半導體裝置的可靠性。半導體裝置(1)具有：半導體基板；多個配線層(5、7、9)，形成于半導體基板(1P)上；焊盤(9a)，形成于多個配線層(5、7、9)的最上層；表面保護膜(10)，由無機絕緣膜構成且在焊盤上具有開口；再設配線(12)，形成于表面保護膜(10)上；以及焊盤電極(13)，是用于連接導線(20)的區域，并且形成于再設配線(12)上。再設配線(12)由搭載有焊盤電極(13)的焊盤電極搭載部、與焊盤連接的連接部以及將焊盤電極搭載部與連接部連結的延長配線部構成，在俯視時，焊盤電極搭載部(13)是長方形。
【專利說明】
半導體裝置
技術領域
[0001]本實用新型涉及一種半導體裝置，特別涉及有效地應用于在形成于半導體基板的主面上的多個配線層的上部具有由金屬膜構成的再設配線的半導體裝置的技術。
【背景技術】
[0002]在半導體裝置中，例如在形成有CMIS(CompIementary Metal InsulatorSemiconductor，互補式金屬絕緣體半導體)晶體管等半導體元件的半導體基板的上部形成有多層由例如以Cu(銅)或者Al(鋁)作為主成分的金屬膜構成的配線，在多層配線中的最上層的配線的一部分形成有接合焊盤(焊盤)。并且，在接合焊盤連接有接合導線等。
[0003]在日本特開2001-210668號公報(專利文獻I)中，公開了在半導體芯片2的表面排列有多個長方形的焊盤2a的半導體裝置。長方形的焊盤2a分別相對于排列方向而在橫向上延伸，在焊盤2a連接有導線7。
[0004]在日本特開平6-333974號公報(專利文獻2)的摘要中，公開了將沿著集成電路的邊緣設置的接合焊盤形成為在導線接合時的超聲波振動方向上具有長邊的長方形形狀。
[0005]現有技術文獻
[0006]專利文獻
[0007]專利文獻I:日本特開2001-210668號公報
[0008]專利文獻2:日本特開平6-333974號公報【實用新型內容】
[0009]本申請發明人研究的具有再設配線的半導體裝置具有半導體芯片、連接于半導體芯片的導線以及對半導體芯片以及導線進行密封的密封體。半導體芯片具有半導體元件、與半導體元件電連接的配線以及電阻顯著地低于與半導體元件連接的配線的再設配線，密封體具有多個外部端子。并且，多個外部端子通過導線而與半導體芯片的再設配線電連接。
[0010]本申請發明人在研究半導體芯片(芯片尺寸)的小型化的階段，認識到導線從半導體芯片剝離這樣的課題。即，明確了半導體裝置的可靠性降低的情況。
[0011]因此，尋求在具有再設配線的半導體裝置中提高半導體裝置的可靠性的技術。
[0012]其他課題和新的特征將根據本說明書的敘述以及附圖而變得明確。
[0013]作為一種實施方式的半導體裝置具有:半導體基板;多個配線層，形成于所述半導體基板上;焊盤，形成于所述多個配線層的最上層;表面保護膜，由無機絕緣膜構成且在所述焊盤上具有開口 ；再設配線，形成于所述表面保護膜上；以及焊盤電極，是用于連接導線的區域，并且形成于所述再設配線上，所述再設配線由搭載有所述焊盤電極的焊盤電極搭載部、與所述焊盤連接的連接部以及將所述焊盤電極搭載部與所述連接部連結的延長配線部構成，在俯視時，所述焊盤電極搭載部是長方形。
[0014]另外，所述焊盤電極覆蓋所述焊盤電極搭載部的側面以及整個上表面。
[0015]另外，所述再設配線的膜厚是形成有所述焊盤的最上層配線層的膜厚的5倍以上。
[0016]另外，所述再設配線由銅膜構成。
[0017]另外，所述焊盤電極搭載部具有兩個短邊和兩個長邊，所述延長配線部與所述兩個短邊中的一個邊連接，所述延長配線部的配線寬度小于所述短邊的長度。
[0018]另外，在所述兩個短邊中的另一個邊連接有第I翅片部，所述第I翅片部延伸到所述焊盤電極搭載部的外側。
[0019]另外，所述導線形成于所述焊盤電極上，所述導線在所述再設配線的上部從所述焊盤電極搭載部朝向所述連接部延伸。
[0020]另外，在所述兩個長邊中的一個邊連接有第2翅片部，所述第2翅片部延伸到所述焊盤電極搭載部的外側。
[0021]另外，所述表面保護膜由氮化硅膜構成，所述再設配線與所述氮化硅膜的上表面接觸。
[0022]另外，所述焊盤電極由金膜構成，所述導線形成于所述焊盤電極上且與所述金膜連接。
[0023]根據一種實施方式，能夠提高具有再設配線的半導體裝置的可靠性。
【附圖說明】
[0024]圖1是形成有作為本實用新型的實施方式的半導體裝置的半導體芯片的整體俯視圖。
[0025]圖2是放大地不出圖1的一部分的俯視圖。
[0026]圖3是沿著圖2的A-A線的剖面圖。
[0027]圖4是本實施方式的半導體裝置的制造工序的工藝流程圖。
[0028]圖5是本實施方式的半導體裝置的制造工序中的剖面圖。
[0029]圖6是接著圖5的半導體裝置的制造工序中的剖面圖。
[0030]圖7是接著圖6的半導體裝置的制造工序中的剖面圖。
[0031]圖8是接著圖7的半導體裝置的制造工序中的剖面圖。
[0032]圖9是接著圖8的半導體裝置的制造工序中的剖面圖。
[0033]圖10是本實施方式的半導體裝置的制造工序中的俯視圖。
[0034]圖11是接著圖9的半導體裝置的制造工序中的剖面圖。
[0035]圖12是作為變形例的半導體裝置的主要部分俯視圖。
【具體實施方式】
[0036]在以下的實施方式中，雖然在有便利上的需要時分割成多個部分或者實施方式來進行說明，但除了在特別地明確說明的情況下，它們并非彼此無關，而是存在著其中一方是另一方的一部分或者全部的變形例、應用例、詳細說明、補充說明等關系。另外，在以下的實施方式中，在提及要素的數量等(包括個數、數值、量、范圍等)的情況下，除了在特別地明確說明的情況以及從原理上明確地限定于特定的數量的情況等之下，并非限定于該特定的數量，也可以是特定的數量以上或以下。
[0037]進而，在以下的實施方式中，關于其結構要素(也包括要素步驟等)，除了在特別地明確說明的情況以及從原理上顯然是必需的情況等之下，不一定是必需的。同樣地，在以下的實施方式中，在提及結構要素等的形狀、位置關系等時，除了在特別地明確說明的情況以及從原理上顯然并非這樣的情況下等，設為包括實質上與該形狀等近似或者類似的形狀等。這對于上述數量等(包括個數、數值、量、范圍等)來說也一樣。
[0038]以下，根據附圖，詳細說明本實用新型的實施方式。此外，在用于說明實施方式的全部附圖中，對具有相同的功能的部件附加相同或者相關聯的標號，并省略其重復的說明。另外，在存在多個類似的部件(部位)的情況下，有時對總稱的標號追加記號而表示單獨或者特定的部位。另外，在以下的實施方式中，除了特別需要的時候以外，原則上不重復對相同或者同樣的部分的說明。
[0039]另外，在實施方式所使用的附圖中，即使是剖面圖，為了容易觀察附圖，也有時省略剖面線。另外，即使是俯視圖，為了容易觀察附圖，也有時附加剖面線。
[0040]另外，在剖面圖以及俯視圖中，各部位的大小并非對應于實際器件，為了容易理解附圖，有時相對放大地顯示特定的部位。另外，在俯視圖與剖面圖對應的情況下，也有時改變各部位的大小而進行顯示。
[0041](實施方式)
[0042]首先，說明本申請發明人研究的具有再設配線的半導體裝置。
[0043]本申請發明人研究的半導體裝置具有半導體芯片、與半導體芯片連接的導線以及對半導體芯片和導線進行密封的密封體。在半導體芯片形成有多個半導體元件、由將多個半導體元件電連接的多層配線層構成的配線、以及與配線電連接并且以電阻顯著低于配線的Cu作為主成分的再設配線。進而，再設配線與在多層配線層的最上層的配線層形成的作為配線的一部分的焊盤連接。在最上層的配線層形成的配線與再設配線由覆蓋最上層的配線層的表面保護膜電分離，但經由被設置成使焊盤露出的表面保護膜的開口，再設配線與配線的焊盤電連接。在再設配線上，為了提高與導線的連接可靠性，形成有包含鍍Au層的焊盤電極。在俯視時，再設配線具有用于搭載焊盤電極的焊盤電極搭載部、從焊盤電極搭載部延伸的延長配線部以及與作為配線的一部分的焊盤連接的連接部，焊盤電極搭載部是正方形。
[0044]另外，在密封體形成有多個外部端子(外引線或者焊球等)，外部端子與密封體內的內部端子(內引線或者設置于封裝基板的導體層)連接。并且，在導線接合工序中，導線的一端與設置在再設配線上的焊盤電極連接，導線的另一端與密封體的內部端子連接。在導線接合工序中，在導線前端形成球狀的焊球，對導線(即，焊球)施加超聲波振動，使焊球與焊盤電極磨擦并且連接。
[0045]焊盤電極覆蓋再設配線的焊盤電極搭載部，延伸至再設配線的側壁。在俯視時，焊盤電極也為正方形，其一邊形成為比焊球直徑稍大的尺寸，但將焊盤電極與焊盤電極搭載部設為盡可能小到導線的連接部不從焊盤電極突出的程度。這是由于，在半導體芯片內，存在大量的焊盤電極，所以縮小焊盤電極對于半導體芯片的小型化有效果。
[0046]另外，在現有結構中，表面保護膜是氮化硅膜等無機絕緣膜與聚酰亞胺膜等有機絕緣膜的層疊結構，在無機絕緣膜與再設配線之間介設有有機絕緣膜。然而，如果存在有機絕緣膜，則需要從表面保護膜的焊盤開口隔開預定的距離地配置焊盤電極，在實現半導體芯片的小型化方面成為障礙。即，這是由于，有機絕緣膜的膜厚比無機絕緣膜的膜厚更厚，焊盤開口的側壁為錐形形狀，所以在俯視時的焊盤開口尺寸擴大。因此，在本申請發明人研究的半導體裝置中，將表面保護膜僅設為無機絕緣膜。
[0047]然而，在由無機絕緣膜構成的表面保護膜上形成再設配線并且對再設配線上的焊盤電極實施導線接合之后，產生了焊盤電極下的再設配線從表面保護膜剝離這樣的問題。
[0048]關于該問題，本申請發明人進行如下推測。在導線接合工序中，實施超聲波球焊。即，對導線前端的焊球施加與半導體芯片的表面垂直的方向的按壓力(稱為垂直應力)以及與表面平行的方向的按壓力(稱為水平應力)。這些垂直應力以及水平應力經由再設配線傳遞到表面保護膜與再設配線的界面，所以對導線連接部的表面保護膜的表面造成損傷，再設配線與表面保護膜的粘接力降低。另外，在導線接合工序中，在完成對焊盤電極進行的導線連接之后，使支撐導線的毛細管朝向內部端子移動，但此時，導線在毛細管的移動方向上受到拉伸應力。由于該拉伸應力，以導線連接部的下方為起點，再設配線與導線一體地從表面保護膜剝離。
[0049]另外，還確認了在導線連接部從焊盤電極的中心偏移的情況下，特別是在向與延長配線部反方向偏移并且偏移到直至焊盤電極的端部的位置的情況下，剝離的頻度變高。在焊盤電極的端部，再設配線與表面保護膜的粘接力降低，該部分在卷起的方向上受到拉伸應力，所以推測為再設配線(以及焊盤電極)從表面保護膜剝離。
[0050]本實施方式是為了防止上述問題而完成的，上述的本申請發明人所研究的半導體裝置的結構與本實施方式的半導體裝置的結構相同，也能夠兼用其說明，所以在有些地方也省略說明。在改進后的本實施方式中，主要是焊盤電極的形狀以及再設配線的焊盤電極搭載部的形狀不同。
[0051]本實施方式以及以下的實施方式的半導體裝置(半導體集成電路裝置)例如構成為包括具有多個半導體元件、在多個半導體元件的上部形成的多層的配線(多層配線)以及與多層中的最上層的配線連接的多個再設配線的半導體芯片，通過上述多層配線以及多個再設配線來連接多個半導體元件。
[0052]〈關于半導體裝置〉
[0053]圖1是示出半導體芯片I的一例的整體俯視圖，圖2是圖1的以虛線X包圍的區域的放大俯視圖，圖3是沿著圖2的A-A線的剖面圖。
[0054]圖1示出了在具有四邊la、lb、lc以及Id的正方形(或者長方形)的半導體芯片I的器件面上形成的再設配線12、12d、12G以及12S的布局的一例。與半導體芯片I的多層配線(圖3所示的第I層Al配線5、第2層Al配線7、第3層Al配線9)相比，再設配線12、12d、12G以及12S的膜厚以及配線寬度都較大，所以與多層配線相比，再設配線12、12d、12G以及12S的阻抗非常低。再設配線12、12d、12G以及12S例如被用作信號輸入輸出用的再設配線12、電源(Vcc、GND)供給用的再設配線12d和12G以及內部電路之間的連接用的再設配線12S。
[0055]如圖1所示，在半導體芯片I的周邊部配置有構成半導體裝置的外部連接端子的多個再設配線12，在再設配線12各自的一端形成有焊盤電極13，另一端如圖2、3所示地與形成于最上層的配線的焊盤9a連接。焊盤電極13沒有特別限定，沿著半導體芯片I的各邊la、lb、Ic以及Id配置成一列。此外，焊盤電極13當然也可以沿著半導體芯片I的各邊la、lb、lc以及Id交錯狀地配置或者配置成3列以上的列。如圖1所示，存在焊盤9a相對于焊盤電極13位于半導體芯片I的內側的情況、以及焊盤9a相對于焊盤電極13位于半導體芯片I的外側(焊盤電極13接近的邊la、lb、Ic以及Id這一側)的情況。
[0056]另外，圖1所示的再設配線12d以及12G是電源(Vcc、GND)供給用的再設配線。在再設配線12d以及12G的一端形成有焊盤電極13，另一端與形成于半導體芯片I內的電源配線的焊盤9a連接，所以能夠將從半導體芯片I的外部供給的電源(Vcc、GND)電壓以低阻抗供給到半導體芯片I內的多個電源配線。
[0057]另外，圖1所示的再設配線12S被用作將形成于半導體芯片I的電路之間或者元件之間連接的配線。因此，在再設配線12S未形成焊盤電極13。再設配線12S的兩端與形成于最上層的配線的焊盤9a連接。
[0058]在再設配線12、12d、12G以及12S上配置的焊盤電極13是具有短邊與長邊的長方形，被配置成長邊的方向與后述的導線接合工序中的超聲波的施加方向(在圖1中，記為US方向)一致。如圖1所示，沿著四邊la、lb、lc以及Id配置的所有焊盤電極13的長邊都與US方向一致。
[0059]圖2示出信號輸入輸出用的再設配線12的放大俯視圖。再設配線12由焊盤電極搭載部121、延長配線部122以及連接部123構成。焊盤電極搭載部121是搭載長方形的焊盤電極13的部分，具有由長邊121x與短邊121y構成的長方形。焊盤電極搭載部121是大致長方形即可，長邊121x與短邊121y的交叉部也可以實施倒角或者圓角。連接部123是再設配線12與作為配線9的一部分的焊盤9a連接的部分，延長配線部122連結焊盤電極搭載部121與連接部123，具有配線寬度Wl。延長配線部122從短邊121y向與短邊121y正交的方向延伸，延長配線部122的配線寬度Wl比短邊121y的長度窄(小)。
[0060]連接部123通過由預定的寬度W2構成的正方形來構成。在圖2中，延長配線部122的配線寬度Wl小于連接部123的寬度W2，但也可以相等。連接部123的寬度W2小于焊盤電極搭載部121的短邊121y的長度。
[0061]焊盤電極13的平面形狀與焊盤電極搭載部121的形狀相似，具有焊盤電極搭載部121的擴大圖案。焊盤電極13覆蓋焊盤電極搭載部121的上表面(表面)整體，連續地延伸到側面，還覆蓋側面的一部分。在連接部123，與再設配線12連接的配線9朝向半導體芯片I的內部延伸。
[0062]如圖3所示，在例如由P型的單晶硅構成的半導體基板IP形成有P型阱2以及元件分離槽3，在元件分離槽3的內部埋入有例如由氧化硅膜構成的元件分離絕緣膜3a。
[0063]在上述P型阱2內形成有η溝道型MIS晶體管(Qnhn溝道型MIS晶體管(Qn)形成在由元件分離槽3規定的活性區域中，具有在P型阱2內形成的源極區域ns和漏極區域nd以及在P型阱2上隔著柵極絕緣膜ni而形成的柵極電極ng。另外，雖然未圖示，但在半導體基板IP形成有η型阱，在η型阱內形成有P溝道型MIS晶體管，具有源極區域和漏極區域以及在η型阱上隔著柵極絕緣膜而形成的柵極電極。
[0064]在上述η溝道型MIS晶體管(Qn)以及P溝道型MIS晶體管的上部形成有將半導體元件(例如，η溝道型MIS晶體管Qn或者P溝道型MIS晶體管)之間連接的由金屬膜構成的配線。將半導體元件間連接的配線通常具有3層?10層左右的多層配線結構，在圖3中，作為多層配線的一例，示出了由以Al合金為主體的金屬膜構成的3層配線層(第I層Al配線5、第2層Al配線7、第3層Al配線9)。“配線層”在統一表示以各配線層形成的多個配線的情況下使用。關于配線層的膜厚，第2層配線層比第I層配線層厚，第3層配線層比第2層配線層厚。
[0065]在η溝道型MIS晶體管(Qn)與第I層Al配線5之間、第I層Al配線5與第2層Al配線7之間以及第2層Al配線7與第3層Al配線9之間，分別形成有由氧化硅膜等構成的層間絕緣膜4、
6、8以及將3層配線之間電連接的插頭？1、？2、？3。
[0066]上述層間絕緣膜4例如以覆蓋半導體元件的方式形成于半導體基板上IP上，第I層Al配線5形成于該層間絕緣膜4上。第I層Al配線5例如經由形成于層間絕緣膜4的插頭pi而與作為半導體元件的η溝道型MIS晶體管(Qn)的源極區域ns、漏極區域nd電連接。柵極電極ng與第I層Al配線5的連接未圖示。
[0067]第2層Al配線7例如經由形成于層間絕緣膜6的插頭p2而與第I層Al配線5電連接。第3層Al配線9例如經由形成于層間絕緣膜8的插頭p3而與第2層Al配線7電連接。插頭pl、p2、p3由金屬膜例如W(鎢)膜構成。
[0068]此外，在利用化學機械研磨法(CMP法)通過以Cu為主體的金屬膜來形成多層配線(3層配線)的情況下，當然也可以通過一體地形成配線與插頭的雙鑲嵌(Dual damascene)法來形成。另外，層間絕緣膜4、6、8由氧化硅膜(S12)構成，但當然也可以由包含碳的氧化硅膜(S1C膜)、包含氮和碳的氧化硅膜(SiCON膜)、包含氟的氧化硅膜(S1F膜)的單層膜或者層疊膜構成。另外，也可以由以Cu為主體的金屬膜來形成多層配線的第I層與第2層，由Al配線來形成多層配線的最上層的配線層即第3層。
[0069]作為最終鈍化膜，在多層配線的最上層的配線層即上述第3層Al配線9的上部形成有例如由氧化硅膜或者氮化硅膜等單層膜或者在氧化硅膜上設置氮化硅膜而成的層疊膜構成的表面保護膜(保護膜、絕緣膜HO。并且，在形成于該表面保護膜10的焊盤開口(開口)1a的底部露出的最上層的配線層即第3層Al配線9構成作為Al焊盤的焊盤(電極焊盤、第I電極焊盤)9a。作為表面保護膜10，使用無機絕緣膜是很重要的。在使用有機絕緣膜作為表面保護膜10的情況下，焊盤開口 1a變大，不適合于微型化。通過將表面保護膜10設為無機絕緣膜，能夠實現微型化。
[0070]不限于焊盤9a，上述第3層Al配線9例如構成一體地形成于焊盤9a的配線、與焊盤9a未連接的配線等。與焊盤9a未連接的配線被用作將半導體元件之間或者電路之間電連接而構成半導體集成電路的配線。
[0071]在上述表面保護膜10的上方形成有穿過表面保護膜10的焊盤開口1a而與焊盤9a電連接的再設配線12。再設配線12以完全掩埋焊盤開口 1a的方式形成于焊盤開口 1a的內部，進而，在表面保護膜10的上方延伸。
[0072]在焊盤9a與再設配線12之間介設有基底金屬膜11。基底金屬膜11與焊盤9a接觸并電連接，在表面保護膜10的焊盤開口 1a沿表面保護膜10的側面(側壁)以及上表面形成。基底金屬膜11具有上表面與下表面，上表面與再設配線12相接，下表面與焊盤9a以及表面保護膜10相接。基底金屬膜11由下層的鉻膜與上層的銅種子膜的層疊膜構成。
[0073]另外，再設配線12具有上表面、下表面以及側面，再設配線12的下表面與基底金屬膜11的上表面相接。再設配線12由以銅(Cu)作為主成分的鍍銅膜12a與鍍銅膜12a上的鍍鎳膜12b的層疊結構構成。另外，也有時包括基底金屬膜11在內地稱為再設配線12。另外，再設配線12也可以僅由鍍銅膜12a構成。因此，再設配線12的下表面是指鍍銅膜的下表面或者基底金屬膜11的下表面，上表面是指鍍鎳膜的上表面或者鍍銅膜的上表面。另外，再設配線12的側面(側壁)是指鍍銅膜12a與鍍鎳膜12b的層疊結構的側面或者基底金屬膜11、鍍銅膜12a以及鍍鎳膜12b的層疊結構的側面。基底金屬膜11以及鍍銅膜的膜厚分別是250nm以及6μπι，鍍鎳膜12b是3μπι左右。另外，第3層Al配線9的膜厚是400nm?600nm，因此，再設配線12是具有第3層Al配線9的10倍以上的膜厚的低電阻的配線，換句話說，是具有形成有焊盤9a的配線9的10倍以上的膜厚的低電阻的配線。即，再設配線12的膜厚大于形成有焊盤9a的配線9的膜厚。優選的是，再設配線12的膜厚是形成有焊盤9a的配線9的膜厚的5倍以上，更優選的是10倍以上。
[0074]基底金屬膜11中的銅種子膜是用于通過電鍍法形成鍍銅膜12a的膜，鉻膜是用于防止鍍銅膜12a中包含的銅擴散到表面保護膜10中的膜。鍍鎳膜12b是為了防止鍍銅膜12a的表面(上表面)的氧化而設置的。
[0075]焊盤電極13形成為與再設配線12的上表面以及側面相接并且完全覆蓋再設配線12的焊盤電極搭載部121。焊盤電極13由鎳薄膜13a和鎳薄膜13a上的金薄膜13b的層疊結構構成。鎳薄膜13a是為了提高再設配線12與焊盤電極13的粘接性而設置的，其膜厚是0.5μπι左右，金薄膜13b是為了提高后述的導線20與焊盤電極13的粘接性而設置的，其膜厚是2μπι左右。
[0076]〈半導體裝置的制造方法〉
[0077]接下來，說明本實施方式的半導體裝置的制造方法，以作為本實施方式的特征的再設配線的制造方法為中心進行說明。再設配線的制造方法對應于圖3所示的剖面。
[0078]圖4是示出本實施方式的半導體裝置的制造工序的一部分的工藝流程圖。圖5?圖9以及圖11是本實施方式的半導體裝置的制造工序中的剖面圖。圖10是本實施方式的半導體裝置的制造工序中的俯視圖。
[0079]圖5是說明圖4所示的工藝流程圖的“準備半導體基板”工序(步驟SI)的附圖，示出了準備形成有多個配線層與焊盤9a的半導體基板IP的工序。在半導體基板IP形成η溝道型MIS晶體管(Qn)之后，形成由多個配線層構成的配線。具體地說，如在圖3中說明地，形成有3層配線層(第I層Al配線5、第2層Al配線7、第3層Al配線9)。然后，在第3層Al配線9的上部形成有表面保護膜10，表面保護膜10具有焊盤開口 10a，從最上層的配線層即第3層Al配線9的焊盤開口 1a露出的部分成為焊盤9a。圖5所示的剖面結構如圖3中說明所述。
[0080]圖6是說明圖4所示的工藝流程圖的“形成基底金屬膜”工序(步驟S2)、“光刻1(再設配線)”工序(步驟S3)以及“鍍銅、鍍鎳”工序(步驟S4)的附圖。首先，在“形成基底金屬膜”工序(步驟S2)中，在表面保護膜10上通過濺鍍法形成(沉積)經由焊盤開口 1a而與焊盤9a電連接的基底金屬膜U。構成基底金屬膜11的鉻膜的膜厚設為50nm，銅種子膜設為200nm。接下來，在“光刻1(再設配線)”工序(步驟S3)中，在基底金屬膜11上形成具有在形成再設配線12的區域開口且被覆除此以外的區域的圖案的抗蝕劑膜PR1。當然，焊盤9a位于抗蝕劑膜PRl的開口部。進而，在“鍍銅、鍍鎳”工序(步驟S4)中，通過將基底金屬膜11設為種子電極的電鍍法，在抗蝕劑膜PRl的開口部依次形成鍍銅膜12a以及鍍鎳膜12b。
[0081]圖7是說明圖4所示的工藝流程圖的“光刻2(焊盤電極)”工序(步驟S5)的附圖。在抗蝕劑膜PRl上形成具有在形成焊盤電極13的區域開口且被覆除此以外的區域的圖案的抗蝕劑膜PR2 ο抗蝕劑膜PR2具有使再設配線12的側壁露出的圖案，所以在步驟S3中覆蓋再設配線12的側壁的抗蝕劑膜PRl被去除一部分。
[0082]圖8是說明圖4所示的工藝流程圖的“鍍鎳、鍍金”工序(步驟S6)以及“蝕刻基底金屬膜”工序(步驟S7)的附圖。在“鍍鎳、鍍金”工序(步驟S6)中，通過電鍍法，在抗蝕劑膜PRl以及PR2的開口部依次形成鎳薄膜13a以及金薄膜13b。然后，在去除抗蝕劑膜PRl以及PR2之后，去除從再設配線12露出的區域的基底金屬膜11，僅在再設配線12的下部選擇性地留下基底金屬膜11。換言之，從再設配線12露出的區域是指再設配線12的外側的區域、未形成再設配線12的區域。由此，完成焊盤電極13以及再設配線12。
[0083]圖9是說明圖4所示的工藝流程圖的“導線接合”工序(步驟S8)的附圖。在“導線接合”工序(步驟S8)中，在焊盤電極13的表面(S卩，金薄膜13b的表面)通過超聲波球焊法來連接導線20。在導線20的前端形成焊球，針對焊球在圖9的紙面的橫向上施加超聲波振動并且在與焊盤電極13的主面垂直的方向上施加按壓力，并同時將焊球連接到焊盤電極13。導線20也可以以銅為主成分而包含微量的添加物等。另外，也可以使用通過鈀膜等被覆銅線的表面而成的被覆導線。
[0084]如圖10所示，連接于各焊盤電極13的導線20與供各焊盤電極13并列設置的邊la、lb、Ic以及Id交叉并延伸到半導體芯片I的外側。
[0085]圖11是說明圖4所示的工藝流程圖的“樹脂密封”工序(步驟S9)的附圖。如圖11所示，具有多個再設配線12的半導體芯片I搭載于管芯焊盤部25D，并利用導線20而電連接到多根引線25L。例如用熱硬化性環氧樹脂等密封引線25L的一部分(內引線部)、管芯焊盤部25D、半導體芯片I以及導線20，形成密封體(密封樹脂)26。引線25L具有從由密封體26覆蓋的內引線部(上述的內部端子)延伸到密封體26外側的外引線部(上述的外部端子)。這樣一來，也有時將用密封體26密封半導體芯片I而成的結構稱為半導體裝置(半導體集成電路裝置)。在本實施方式中，再設配線12以及焊盤電極13直接與密封體26接觸，但也可以使聚酰亞胺樹脂等介設于再設配線12以及焊盤電極13與密封體26之間。
[0086]〈半導體裝置及其制造方法的特征〉
[0087]以下，說明本實施方式的半導體裝置及其制造方法的主要特征。
[0088]將焊盤電極13以及再設配線12的焊盤電極搭載部121設為長方形，通過增大焊盤電極13以及焊盤電極搭載部121，從而在“導線接合”工序中，表面保護膜10受到的應力被緩和，所以能夠降低表面保護膜10的表面的損傷，能夠防止再設配線12從表面保護膜10剝離。即，能夠提高半導體裝置的可靠性。
[0089]在本實施方式中，當在俯視時焊盤電極搭載部121與焊盤電極13大致相等的情況下，將焊盤電極13以及焊盤電極搭載部121設為長方形是很重要的。另外，在焊盤電極搭載部121比焊盤電極13寬(大)的情況下，不需要將焊盤電極13設為長方形，設為正方形即可。即，也可以僅將焊盤電極搭載部121設為長方形，通過比焊盤電極13更寬(大)的焊盤電極搭載部121來承受作用于焊盤電極13的按壓力，從而能夠降低每單位面積的按壓力，能夠防止再設配線12從表面保護膜10剝離。
[0090]在本實施方式中，使長方形的焊盤電極搭載部121的長邊121x與超聲波的施加方向(US方向)一致，但也可以將所有的長方形的焊盤電極搭載部121的長邊121X配置在與US方向正交的方向上。另外，也可以使一部分的焊盤電極搭載部121的長邊121x與US方向一致，將其他焊盤電極搭載部121的長邊121x配置在與US方向正交的方向上。例如，也可以是，形成有沿半導體芯片I的邊Ia以及Ic配置的焊盤電極13的焊盤電極搭載部121使其長邊121X與US方向一致，將形成有沿著邊I b以及I d配置的焊盤電極13的焊盤電極搭載部121的長邊121x配置在與US方向正交的方向上。通過該構成，能夠增加沿著邊Ib以及Id配置的再設配線12的數量。
[0091]通過將焊盤電極13以及再設配線12的焊盤電極搭載部121設為長方形，即使導線連接部從焊盤電極13的中心稍微偏移，導線連接部也不會偏移到直至焊盤電極13的端部的位置。因此，在導線連接部的周圍牢固地保持再設配線12與表面保護膜10的粘接力，所以即使導線20受到拉伸應力，也能夠防止再設配線12的剝離。
[0092]在不使用有機絕緣膜而由無機絕緣膜構成的表面保護膜10上直接形成有再設配線12，所以能夠實現半導體裝置的小型化。
[0093]〈變形例〉
[0094]圖12是作為上述實施方式的變形例的半導體裝置的主要部分俯視圖。
[0095]變形例是在上述實施方式的圖2中所說明的再設配線12的長邊以及短邊設置有翅片部的例子。
[0096]如圖12所示，在再設配線12的構成長方形的兩個長邊121x以及兩個短邊121y中的連接有延長配線部122的短邊121y以外的3邊形成有翅片部124。翅片部124從焊盤電極搭載部121的長邊121x以及短邊121y向焊盤電極搭載部121的外側突出。翅片部124是再設配線12的一部分，翅片部124的一部分被長方形的焊盤電極13覆蓋，但其他部分從焊盤電極13露出。在焊盤電極搭載部121中的連接有延長配線部122以及翅片部124的部分以外，焊盤電極13與上述實施方式同樣地覆蓋再設配線12的側面的一部分。
[0097]在翅片部124的下方未配置下層的配線9的焊盤電極9a，翅片部124整個區域與表面保護膜10接觸。
[0098]翅片部124不限定于設置于3邊的情況，既可以僅設置于焊盤電極搭載部121的I個長邊121x或者I個短邊121y，也可以僅設置于I個長邊121x與I個短邊121y。
[0099]根據變形例，通過在焊盤電極搭載部121設置翅片部124，能夠增加再設配線12與表面保護膜10的粘接區域。另外，在導線接合時，利用比焊盤電極13寬(大)的焊盤電極搭載部121來承受作用于焊盤電極13的按壓力，從而能夠降低每單位面積的按壓力，能夠防止再設配線12從表面保護膜10剝離。
[0100]在變形例的情況下，也可以是將焊盤電極搭載部121設為正方形并在該處設置翅片部124的結構。
[0101]另外，也可以在長方形的焊盤電極搭載部121設置翅片部124，正方形的焊盤電極13配置在焊盤電極搭載部121的中央部。在這種情況下，焊盤電極13小于焊盤電極搭載部121，未到達再設配線12的側壁。
[0102]以上，根據實施方式具體地說明了由本發明人完成的實用新型，但本實用新型不限定于上述實施方式，在不脫離其主旨的范圍內當然能夠進行各種變更。
[0103]標號說明
[0104]nd漏極區域
[0105]ng柵極電極
[0106]ns源極區域
[0107]pl、p2、p3插頭
[0108]Qnη溝道型MIS晶體管
[0109]I半導體裝置(半導體芯片)
[0110]2P 型阱
[0111]3元件分離槽
[0112]3a元件分離絕緣膜
[0113]4、6、8層間絕緣膜
[0114]5、7、9配線層(配線、Al配線)
[0115]9a焊盤
[0116]10表面保護膜
[0117]1a焊盤開口
[0118]11基底金屬膜
[0119]12、12d、12G、12S 再設配線
[0120]121焊盤電極搭載部
[0121]122延長配線部
[0122]123連接部
[0123]124翅片部
[0124]12a鍍銅膜
[0125]12b鍍鎳膜
[0126]13焊盤電極
[0127]13a鎳薄膜
[0128]13b金薄膜
[0129]20導線
[0130]25D管芯焊盤部
[0131]25L引線
[0132]26密封體。
【主權項】
1.一種半導體裝置，其特征在于， 具有:半導體基板； 多個配線層，形成于所述半導體基板上； 焊盤，形成于所述多個配線層的最上層； 表面保護膜，由無機絕緣膜構成且在所述焊盤上具有開口 ； 再設配線，形成于所述表面保護膜上；以及 焊盤電極，是用于連接導線的區域，并且形成于所述再設配線上， 所述再設配線由搭載有所述焊盤電極的焊盤電極搭載部、與所述焊盤連接的連接部以及將所述焊盤電極搭載部與所述連接部連結的延長配線部構成， 在俯視時，所述焊盤電極搭載部是長方形。2.根據權利要求1所述的半導體裝置，其特征在于， 所述焊盤電極覆蓋所述焊盤電極搭載部的側面以及整個上表面。3.根據權利要求1所述的半導體裝置，其特征在于， 所述再設配線的膜厚是形成有所述焊盤的最上層配線層的膜厚的5倍以上。4.根據權利要求3所述的半導體裝置，其特征在于， 所述再設配線由銅膜構成。5.根據權利要求1所述的半導體裝置，其特征在于， 所述焊盤電極搭載部具有兩個短邊和兩個長邊， 所述延長配線部與所述兩個短邊中的一個邊連接， 所述延長配線部的配線寬度小于所述短邊的長度。6.根據權利要求5所述的半導體裝置，其特征在于， 在所述兩個短邊中的另一個邊連接有第I翅片部， 所述第I翅片部延伸到所述焊盤電極搭載部的外側。7.根據權利要求6所述的半導體裝置，其特征在于， 所述導線形成于所述焊盤電極上， 所述導線在所述再設配線的上部從所述焊盤電極搭載部朝向所述連接部延伸。8.根據權利要求5所述的半導體裝置，其特征在于， 在所述兩個長邊中的一個邊連接有第2翅片部， 所述第2翅片部延伸到所述焊盤電極搭載部的外側。9.根據權利要求1所述的半導體裝置，其特征在于， 所述表面保護膜由氮化硅膜構成， 所述再設配線與所述氮化硅膜的上表面接觸。10.根據權利要求1所述的半導體裝置，其特征在于， 所述焊盤電極由金膜構成， 所述導線形成于所述焊盤電極上且與所述金膜連接。
【文檔編號】H01L23/485GK205582918SQ201620127550
【公開日】2016年9月14日
【申請日】2016年2月18日
【發明人】山田健太郎, 都丸成樹, 福島武利
【申請人】瑞薩電子株式會社