單一負信號觸發的雙向晶閘管芯片的制作方法
【專利摘要】本實用新型公開了單一負信號觸發的雙向晶閘管芯片，其P型對通隔離環的正面設有正面氧化膜和門極電極，門極電極與P型對通隔離環之間設有N+型門極區，正面P型短基區的正面設有正面氧化膜和主端子T2，主端子T2與正面P型短基區之間設有帶短路孔的正面N+型發射區，背面P型短基區的背面沿邊緣設有背面氧化膜，背面氧化膜的內側設有主端子T1，主端子T1與背面P型短基區之間設有帶短路孔的背面N+型發射區。該晶閘管芯片結構合理可靠，能有效避免由于信號干擾導致的誤觸發現象；背面氧化膜提高了芯片觸發電流的一致性。在制造該芯片時，由于雙面N+型發射區和N+型門極區同時光刻、擴散形成，減少了工藝流程，降低了生產成本。
【專利說明】
單一負信號觸發的雙向晶閘管芯片
技術領域
[0001]本實用新型屬于雙向晶閘管技術領域，具體來說，是涉及一種單一負信號觸發的雙向晶閘管芯片。
【背景技術】
[0002]目前市面上的雙向晶閘管芯片如圖1所示，門極電極I’在隔離鈍化槽3’的內側，門極電極I’由P型雜質和N+型雜質共同構成，且主端子T2 2’在芯片的背面，主端子Tl 4’在芯片的正面，大多數電路在使用該種雙向晶閘管進行控制時又以二、三象限觸發控制為主，即:門極電極I’為負信號，主端子Tl 4’接交流電負極，主端子T2 2’接交流電正極，當交流電為正弦波上半波時，雙向晶閘管為第二象限觸發，當交流電為正弦波的下半波時，雙向晶閘管為第三象限觸發。
[0003]由于雙向晶閘管具有四個象限均可以觸發的特性，在電路使用過程中往往會由于異常信號對門極電極I’的干擾導致可控硅在非二、三象限觸發，俗稱為誤觸發，這是電路設計中不希望出現的現象，為了避免出現誤觸發，通常需要在電路中增加保護和抗干擾部分，從而導致了電路設計難度的加大、成本的增高。
【實用新型內容】
[0004]本實用新型所要解決的技術問題是提供一種具有良好抗干擾性能的單一負信號觸發的雙向晶閘管芯片及其制造方法。
[0005]為解決上述技術問題，本實用新型采用的技術方案是:
[0006]單一負信號觸發的雙向晶閘管芯片，包括N-型長基區，N-型長基區的正面設有正面P型短基區，背面設有背面P型短基區，正面P型短基區的四周、N-型長基區的上部設有環形隔離鈍化槽，隔離鈍化槽的內表面設有玻璃鈍化膜，N-型長基區的四周設有與背面P型短基區連通的P型對通隔離環，P型對通隔離環的正面設有正面氧化膜和門極電極，門極電極與P型對通隔離環之間設有N+型門極區，正面P型短基區的正面設有正面氧化膜和主端子T2，主端子T2與正面P型短基區之間設有帶短路孔的正面N+型發射區，背面P型短基區的背面沿邊緣設有背面氧化膜，背面氧化膜的內側設有主端子Tl，主端子Tl與背面P型短基區之間設有帶短路孔的背面N+型發射區。
[0007]上述單一負信號觸發的雙向晶閘管芯片的制造方法，包括以下步驟:生長氧化層；光刻對通隔離環;離子注入鋁;對通隔離環擴散;雙面P型短基區鎵擴散;光刻雙面N+型發射區和N+型門極區；雙面N+型發射區和N+型門極區磷擴散;光刻隔離鈍化槽及腐蝕;玻璃鈍化;光刻引線;雙面電極化;真空合金，芯片測試，分選，劃片分離。
[0008]上述制造方法中，同時光刻出雙面N+發射區窗口和N+門極區窗口，磷擴散，同時形成雙面N+發射區和N+門極區。
[0009]上述制造方法中，N+型門極區磷擴散的結深為10?25μπι。
[0010]與現有技術相比，本實用新型的優點是:本實用新型的晶閘管芯片結構合理可靠，門極電極僅由N+型雜質構成，并設于隔離鈍化槽外側的P型對通隔離環上，主端子T2在芯片的正面，主端子Tl在芯片的背面，使芯片只存在第二、三象限觸發，避免了由于信號干擾導致的誤觸發現象，從而簡化了應用電路設計的難度，降低了應用端的成本;背面氧化膜沿背面P型短基區的背面邊緣覆蓋，提高了芯片觸發電流的一致性。在制造該芯片時，由于雙面N+型發射區和N+型門極區同時光刻、擴散形成，減少了工藝流程，降低了生產成本。
【附圖說明】
[0011]下面結合附圖和【具體實施方式】對本實用新型作進一步詳細描述。
[0012]圖1是【背景技術】中晶閘管芯片的縱向剖視結構示意圖；
[0013]圖2是本實用新型的縱向剖視結構示意圖；
[0014]圖3是本實用新型的俯視結構不意圖；
[0015]圖4是本實用新型的仰視結構不意圖。
[0016]其中，1、門極電極，2、主端子Τ2，3、隔離鈍化槽，31、玻璃鈍化膜，4、主端子TI，5、正面P型短基區，6、Ν-型長基區，7、背面P型短基區，8、Ρ型對通隔離環，9、正面N+型發射區，10、背面N+型發射區，11、N+型門極區，12、正面氧化膜，13、背面氧化膜。
[0017]【具體實施方式】:
[0018]如圖2至圖4所示，單一負信號觸發的雙向晶閘管芯片，包括N-型長基區6，Ν_型長基區6的正面設有正面P型短基區5，背面設有背面P型短基區7，正面P型短基區5的四周、N-型長基區6的上部設有環形隔離鈍化槽3，隔離鈍化槽3的內表面設有玻璃鈍化膜31，Ν-型長基區6的四周設有與背面P型短基區7連通的P型對通隔離環8，Ρ型對通隔離環8的正面設有正面氧化膜12和門極電極I，門極電極I與P型對通隔離環8之間設有N+型門極區11，正面P型短基區5的正面設有正面氧化膜12和主端子Τ2 2，主端子Τ2 2與正面P型短基區5之間設有帶短路孔的正面N+型發射區9，背面P型短基區7的背面沿邊緣設有背面氧化膜13，背面氧化膜13的內側設有主端子Tl 4，主端子Tl 4與背面P型短基區7之間設有帶短路孔的背面N+型發射區10。
[0019]本實用新型的晶閘管芯片，門極電極I僅由N+型雜質構成，并設于隔離鈍化槽3外側的P型對通隔離環8上，主端子Τ2 2在芯片的正面，主端子Tl 4在芯片的背面，使芯片只存在第二、三象限觸發，避免了由于信號干擾導致的誤觸發現象，從而簡化了應用電路設計的難度，降低了應用端的成本;背面氧化膜13沿背面P型短基區7的背面邊緣覆蓋，提高了芯片觸發電流的一致性。
[0020]本實用新型晶閘管芯片的制造方法，包括以下步驟:
[0021](I)生長氧化層:取厚度為205?215μπι，電阻率為31?43 Ω.cm的硅片，拋光、清洗、甩干后在1160?1200°C的溫度下氧化3~5h，氧化膜的厚度控制在9000?13000A;
[0022](2)光刻對通隔離環:在硅片兩面分別涂覆光刻膠，曝光，顯影，堅膜，利用BOE腐蝕液將顯影后裸露出來的對通隔離環窗口的氧化膜腐蝕掉，去殘膠，清洗，甩干；
[0023](3)離子注入鋁:離子注入機將鋁離子通過高壓加速后，注入硅片表面，注入劑量為1E15?1E15;
[0024](4)對通隔離環擴散:擴散溫度1200?1280°C，擴散時間20?60h，通入氮氣與氧氣的混合氣體，氮氣流量為2?6L/min，氧氣流量為0.2-0.6L/min，升溫速度為3~5 °C /min，降溫速率為I?3°C/min;
[0025](5)雙面P型短基區鎵擴散:在硅片的兩面先用氧化鎵作為雜質擴散源，預擴溫度為1050?1200°C，預擴時間為60?120min，鎵再擴溫度為1200?1270°C，時間為8?15h，R□為200±50Ω/□，擴散結深為25?35μπι;再用離子注入機注入硼，注入劑量為1E14?1E15，然后進行高溫擴散，擴散溫度為1200?1280°C，擴散時間為10?20h，硼R□為20?60 Ω/□，硼擴散結深為10?30μηι;
[0026](6)光刻雙面N+型發射區和N+型門極區:在硅片兩面分別涂覆光刻膠，曝光，顯影，堅膜，利用BOE腐蝕液將顯影后裸露出來的N+型發射區窗口和N+型門極區窗口的氧化膜腐蝕掉，去殘膠，清洗，甩干；
[0027](7)雙面N+型發射區和N+型門極區磷擴散:利用三氯氧磷液態源擴散，預擴溫度為1050-11500C，預擴時間為60?90min，源溫為15?20°C，磷再擴溫度為1150?1200°C，時間為4?5h，R □為0.3?1.00 Ω / 口，N+型發射區磷擴散的結深為1?25μπι，N+型門極區磷擴散的結深為 10?25μηι;
[0028](8)光刻隔離鈍化槽及腐蝕:在硅片兩面分別涂覆光刻膠，曝光，顯影，堅膜，利用BOE腐蝕液將顯影后裸露出來的隔離鈍化槽窗口的氧化膜腐蝕掉，去殘膠，清洗，甩干，再利用硅腐蝕液腐蝕出深度為50?80μηι的隔離鈍化槽；
[0029 ] (9 )玻璃鈍化:在腐蝕出的隔離鈍化槽內填充玻璃粉，燒結出玻璃鈍化膜；
[0030](10)光刻引線:刻出需要進行金屬化的部分，并將這些部分的氧化膜腐蝕掉，去殘膠，清洗，用干；
[0031](11)雙面電極化:在硅片的正面蒸發鋁，鋁的蒸發厚度為5?7μπι，反刻后形成門極電極和主端子Τ2;在硅片的背面蒸發鈦-鎳-銀，鈦的蒸發厚度為1200?1600埃，鎳的蒸發厚度為4500?5500埃，銀的蒸發厚度為1.0?1.5μπι，反刻后形成主端子Tl;
[0032](12)真空合金，芯片測試、分選，劃片分離。
[0033]在上述制造方法中，由于雙面N+型發射區和N+型門極區同時光刻、擴散形成，減少了工藝流程，降低了生產成本。
【主權項】
1.單一負信號觸發的雙向晶閘管芯片，包括N-型長基區，所述N-型長基區的正面設有正面P型短基區，背面設有背面P型短基區，所述正面P型短基區的四周、N-型長基區的上部設有環形隔離鈍化槽，所述隔離鈍化槽的內表面設有玻璃鈍化膜，所述N-型長基區的四周設有與背面P型短基區連通的P型對通隔離環，其特征在于:所述P型對通隔離環的正面設有正面氧化膜和門極電極，所述門極電極與P型對通隔離環之間設有N+型門極區，所述正面P型短基區的正面設有正面氧化膜和主端子T2，所述主端子T2與正面P型短基區之間設有帶短路孔的正面N+型發射區，所述背面P型短基區的背面沿邊緣設有背面氧化膜，所述背面氧化膜的內側設有主端子Tl，所述主端子Tl與背面P型短基區之間設有帶短路孔的背面N+型發射區。
【文檔編號】H01L21/28GK205428935SQ201620192790
【公開日】2016年8月3日
【申請日】2016年3月14日
【發明人】周健, 朱法揚, 王成森, 俞榮榮
【申請人】江蘇捷捷微電子股份有限公司