一種半導體電容結構的制作方法
【技術領域】
[0001 ]本實用新型涉及一種半導體結構，具體地涉及一種MBl電容結構。
【背景技術】
[0002]111-￥族化合物，是元素周期表中111族的8^1，6&，111和￥族的1?48，513形成的化合物，主要包括鎵化砷(GaAs)、磷化銦(InP)和氮化鎵等。111-V族化合物的表示式為A( III)B(V),如BN，BP，BAs，BSb，AlN，AlP，AlAs，AlSb，GaN，GaP，GaAs，GaSb，InAs，InN，InP和InSb。GaAs材料的η型半導體中，電子移動率((mn?8500)遠大于Si的電子移動率((mn?1450)，因此運動速度快，在高速數字集成電路上的應用，比Si半導體優越。
[0003]金屬-絕緣體-金屬(MIM，metal insulator metal)電容是半導體領域中，亞微米級半導體領域所被普遍采用的固定電容元件。但現有的M頂電容由于工藝和材料所限，其所占的面積非常大，使整個電路面積大，成本高。
【實用新型內容】
[0004]本實用新型的目的在于提供一種半導體電容結構，以解決現有技術中存在的上述問題。
[0005]本實用新型提供的技術方案如下:
[0006]—種半導體電容結構，包括基板(I)，基板(I)上設有溝槽(10);基板上表面覆蓋下電極板(2)，下電極板(2)上表面覆蓋電介質層(3)，電介質層(3)的上表面覆蓋上電極板
(4)，其特征在于:所述的溝槽(10)長度為100-400微米，寬度為5-20微米，深度為1-10微米；溝槽彼此間隔1-10微米。
[0007]在本實用新型中，基板(I)為mv族化合物制成的基板。優選為GaAs基板。
[0008]在本實用新型的一優選實施例中，溝槽共9個。
[0009]在本實用新型的一優選實施例中，下電極板(2)為四層金屬結構，由下至上依次是!^層/卩丨層/Au層/Ti層。
[0010]在本實用新型的一優選實施例中，四層金屬的厚度分別為Ti層200-400微米/Pt層300-500微米/Au層8000-1200微米/Ti層 20-40微米。
[0011]在本實用新型的一優選實施例中，電介質層(3)為SiN層或S1N層。
[0012]在本實用新型的一優選實施例中，電介質層(3)厚度為800-1200A。
[0013]在本實用新型的一優選實施例中，上電極板(4)為四層金屬結構，由下至上依次是!^層/卩丨層/Au層/Ti層。
[0014]在本實用新型的一優選實施例中，四層金屬的厚度分別為Ti層200-400微米/Pt層300-500微米/Au層 15000-25000微米/Ti層 20-40微米。
[0015]由上述描述可知，本實用新型提供了一種半導體電容結構，由于溝槽(10)長度為100-400微米，寬度為5-20微米，深度為1-10微米，其MM面積顯著縮小。這樣，整體電路的面積也顯著縮小，減少成本，增加企業利潤。
【附圖說明】
[0016]圖1為本實用新型的基底結構不意圖；
[0017]圖2為本實用新型的基底+下電極板的結構示意圖；
[0018]圖3為本實用新型基底+下電極板+電介質層的結構示意圖；
[0019]圖4為本實用新型基底+下電極板+電介質層+上電極板的結構示意圖。
[0020]圖中，1-基板10-溝槽2-下電極板3-電介質層4-上電極板
【具體實施方式】
[0021]本實用新型的具體實施例，參照圖1至圖4，一種mv族半導體電容結構，它包括基板I，基板I上設有溝槽10。在本實施例中，基板I材料為GaAs，在其它實施例中，基板可以為其它mv族化合物材料板。在本實施例中，溝槽10的長度為200微米，寬度為10微米，深度為5微米。溝槽共9個，彼此間隔10微米。溝槽10可用RIE(反應離子刻蝕)或ICP(電感耦合等離子體)方法刻蝕而得。
[0022]基板上表面(包括溝槽)覆蓋下電極板2，該下電極板2為四層金屬結構，由下至上依次是Ti層/Pt層/Au層/Ti層，四層金屬的厚度分別為300微米/400微米/10000微米/30微米。這四層金屬可通過蒸鍍或濺鍍的方式沉積得到。
[0023]下電極板2上表面覆蓋電介質層3，電介質層3為SiN或S1N，其厚度為1000A。電介質層3可用PECVD方式沉積。
[0024]電介質層3的上表面覆蓋上電極板4，該上電極板4為四層金屬結構，由下至上依次是Ti層/Pt層/Au層/Ti層，四層金屬的厚度分別為300微米/400微米/20000微米/30微米。這四層金屬可通過蒸鍍或濺鍍的方式沉積得到。
[0025]上述僅為本實用新型的一個具體實施例，但本實用新型的設計構思并不局限于此，凡利用此構思對本實用新型進行非實質性的改動，均應屬于侵犯本實用新型保護范圍的行為。
【主權項】
1.一種半導體電容結構，包括基板(I)，基板(I)上設有溝槽(10);基板上表面覆蓋下電極板(2)，下電極板(2)上表面覆蓋電介質層(3)，電介質層(3)的上表面覆蓋上電極板(4)，其特征在于:所述的溝槽(10)長度為100-400微米，寬度為5-20微米，深度為1-10微米;溝槽彼此間隔1-10微米。2.如權利要求1所述的一種半導體電容結構，其特征在于:基板(I)為mv族化合物制成的基板。3.如權利要求1所述的一種半導體電容結構，其特征在于:溝槽共9個。4.如權利要求1所述的一種半導體電容結構，其特征在于:下電極板(2)為四層金屬結構，由下至上依次是Ti層/Pt層/Au層/Ti層。5.如權利要求4所述的一種半導體電容結構，其特征在于:四層金屬的厚度分別為Ti層200-400微米/Pt層 300-500微米/Au層8000-1200微米/Ti層 20-40微米。6.如權利要求1所述的一種半導體電容結構，其特征在于:電介質層(3)為SiN層或S1N層。7.如權利要求6所述的一種半導體電容結構，其特征在于:電介質層(3)厚度為800-1200Ao8.如權利要求1所述的一種半導體電容結構，其特征在于:上電極板(4)為四層金屬結構，由下至上依次是Ti層/Pt層/Au層/Ti層。9.如權利要求8所述的一種半導體電容結構，其特征在于:四層金屬的厚度分別為Ti層200-400微米/Pt層 300-500微米/Au層 15000-25000微米/Ti層 20-40微米。
【專利摘要】本實用新型公開了一種半導體電容結構，它包括基板(1)，基板(1)上設有溝槽(10)；基板上表面覆蓋下電極板(2)，下電極板(2)上表面覆蓋電介質層(3)，電介質層(3)的上表面覆蓋上電極板(4)，其特征在于：所述的溝槽(10)長度為100-400微米，寬度為5-20微米，深度為1-10微米；溝槽彼此間隔1-10微米。本實用新型MIM面積顯著縮小，整體電路的面積也顯著縮小，減少成本，增加利潤。
【IPC分類】H01L23/64
【公開號】CN205355050
【申請號】CN201620100332
【發明人】王勇
【申請人】廈門市三安集成電路有限公司
【公開日】2016年6月29日
【申請日】2016年2月1日