超薄igbt芯片及利用該芯片封裝的功率模塊的制作方法
【技術領域】
[0001]本實用新型屬于電子功率器件領域，涉及一種超薄IGBT芯片，同時還涉及了一種利用上述超薄IGBT功率器件封裝的功率模塊。
【背景技術】
[0002]電子功率器件在生產時，為了減少通態阻抗一般都做成超薄型的，晶圓厚度經過特殊處理只有幾十微米，且在滿足擊穿電壓的情況下，晶圓的厚度越薄通態阻抗就會越低，例如現有技術中擊穿電壓為600V的IGBT芯片的晶圓厚度大約是60微米至80微米。
[0003]而晶圓的厚度只有幾十微米時，芯片的生產工藝中會引入二氧化硅、氮化硅、多晶硅、金屬等多層結構，不同層的物質具有不同壓力，導致晶圓發生形變(或上翹或下彎或扭曲)，當形變大于一定程度時，例如形變大于3毫米，晶圓將無法繼續工藝處理。
[0004]此外，現有技術中的IGBT芯片為了提高性能、降低生產成本，通常會將晶圓的直徑做大，從3英寸到6英寸，再到12英寸時，晶圓直徑越大在相同壓力下產生的形變也會越大。而為了防止晶圓形變過大，專利號為20130001766，名稱為“半導體芯片生產方法”的美國專利提供了一種方法，能夠將厚度為60微米的晶圓的形變控制在1毫米以內，但是這種方法犧牲了晶圓的利用率，即在晶圓的四周一部分晶圓被舍棄不用，導致每個晶圓實際生產的芯片數量下降，單個芯片成本增高。
【實用新型內容】
[0005]為解決現有技術中存在的以上不足，本實用新型提供了一種超薄IGBT芯片，在不增加生產成本的情況下，能夠有效控制晶圓的扭曲程度，且不用損失晶圓的面積。
[0006]為實現上述目的，本實用新型所采用的技術方案如下:
[0007]一種超薄IGBT芯片，它包括:
[0008]溝槽，在溝槽內設有多晶硅，在溝槽上設有用于密封多晶硅、具有壓縮型表面張力的TE0S層，所述TE0S層上層疊有張力型表面張力層。
[0009]作為對本實用新型的限定:所述張力型表面張力層為氮化硅層。
[0010]本實用新型還提供了一種利用上述超薄IGBT芯片封裝的功率模塊，包括超薄IGBT芯片，在超薄IGBT芯片上層疊有鈍化層，所述鈍化層包括豎向層疊的上下兩層，所述下層為層疊于超薄IGBT芯片上方的壓縮型氮化硅鈍化層，上層為疊層于壓縮型氮化硅鈍化層的張力型氮化硅鈍化層。
[0011]由于采用了上述技術方案，本實用新型與現有技術相比，所取得的技術進步在于:
[0012](1)本實用新型的超薄IGBT芯片包括張力型表面張力層，能夠抵消具有壓縮型表面張力的TE0S層的張力，即實現晶圓零扭曲，令IGBT芯片的生產工藝能夠繼續進行，同時不會浪費晶圓外圍的利用率；
[0013](2)本實用新型利用上述超薄IGBT芯片封裝的模塊同樣采用兩層鈍化層的方式，即在超薄IGBT芯片上首先層疊壓縮型氮化硅鈍化層，然后再在壓縮型氮化硅鈍化層上層疊張力型氮化硅鈍化層，結合超薄IGBT芯片自身的張力，能夠令最終模塊的形變最小，甚至為零扭曲。
[0014]綜上所述，本實用新型的結構簡單、成本低，保證晶圓的形變最小或者不發生形變的同時提尚晶圓的利用率。
[0015]本實用新型適用于任意超薄IGBT芯片。
【附圖說明】
[0016]下面結合附圖及具體實施例對本實用新型作更進一步詳細說明。
[0017]圖1為本實用新型實施例1的結構示意圖；
[0018]圖2為本實用新型實施例2的結構示意圖。
[0019]圖中:1 一超薄IGBT芯片，11 一溝槽，12—多晶硅，13—TE0S層，14一張力型表面張力層，2—鈍化層，21 —壓縮型氮化硅鈍化層，22—張力型氮化硅鈍化片。
【具體實施方式】
[0020]實施例1超薄IGBT芯片
[0021]本實施例提供了一種超薄IGBT芯片1，如圖1所示，包括溝槽11，在溝槽11內設有多晶硅12，在溝槽11上設有TE0S層13，所述TE0S層13用于密封多晶硅12，且具有壓縮型表面張力，為了抵消TE0S層13的張力，在所述TE0S層13上層疊有張力型表面張力層14，本實施例采用的為具有張力型表面張力的氮化硅層。
[0022]本實施例的其他結構沒有發生任何改變，與現有技術中的IGBT芯片的結構基本一致。
[0023]實施例2利用超薄IGBT芯片封裝的功率模塊
[0024]本實施例提供了一種利用實施例1所述的超薄IGBT芯片1封裝的功率模塊，如圖2所示，包括實施例1中的超薄IGBT芯片1，在超薄IGBT芯片1上層疊有鈍化層2，本實施例中鈍化層2包括豎向層疊的上下兩層，所述下層為層疊于超薄IGBT芯片1上方的壓縮型氮化硅鈍化層21，上層為疊層于壓縮型氮化硅鈍化層21的張力型氮化硅鈍化層22。
[0025]本實施例的上層張力為:
[0026]淀積氮化硅之前超薄IGNT芯片1的表面張力+下層的壓縮型氮化硅層21的表面張力=凈表面張力；
[0027]而凈表面張力的反向表面張力為上層的張力型氮化硅鈍化層22的表面張力，gp靜表面張力與張力型氮化硅鈍化層22的表面張力形成抵消，令最終的功率模塊的形變最小，或達到零扭曲。
【主權項】
1.一種超薄IGBT芯片，包括溝槽(11)，在溝槽(11)內設有多晶硅(12)，在溝槽(11)上設有用于密封多晶硅(12)、具有壓縮型表面張力的TEOS層(13)，其特征在于:所述TEOS層(13)上層疊有張力型表面張力層(14)。2.根據權利要求1所述的超薄IGBT芯片，其特征在于:所述張力型表面張力層(14)為氮化娃層。3.—種利用超薄IGBT芯片封裝的功率模塊，基于權利要求1或2中所述的超薄IGBT芯片封裝，其特征在于:包括超薄IGBT芯片(1)，在超薄IGBT芯片(1)上層疊有鈍化層(2)，所述鈍化層(2)包括豎向層疊的上下兩層，所述下層為層疊于超薄IGBT芯片(1)上方的壓縮型氮化硅鈍化層(21)，上層為疊層于壓縮型氮化硅鈍化層(21)的張力型氮化硅鈍化層(22)。
【專利摘要】本實用新型公開了一種超薄IGBT芯片及利用該芯片封裝的功率模塊，所述超薄IGBT芯片包括溝槽，在溝槽內設有多晶硅，在溝槽上設有用于密封多晶硅、具有壓縮型表面張力的TEOS層，所述TEOS層上層疊有張力型表面張力層。本實用新型的結構簡單、成本低，保證晶圓的形變最小或者不發生形變的同時提高晶圓的利用率。本實用新型適用于任意超薄IGBT芯片。
【IPC分類】H01L29/739, H01L29/06
【公開號】CN205122592
【申請號】CN201520767211
【發明人】步建康, 徐朝軍, 李士垚
【申請人】河北昂揚微電子科技有限公司
【公開日】2016年3月30日
【申請日】2015年9月30日