一種多芯片封裝結構的制作方法
【技術領域】
[0001] 本實用新型屬于集成電路封裝技術領域，具體涉及一種多芯片封裝結構。
【背景技術】
[0002] 隨著集成電路制造業的迅速發展，便攜式智能產品（如智能手機、平板電腦）和可 穿戴設備（如智能眼鏡、手表、手環等）占據了越來越大的市場。這些智能產品在方便我們 生活的同時也是耗電"大戶"，在產品外觀、功能都差不多的情況下，電池性能成為消費者選 擇智能設備時的重要考量條件。
[0003] 在制造技術已經達到極限的目前情況下，如何對電源使用進行高效的管理和優 化，成為提高電池性能的關鍵，而高功率的電源管理1C則是電源管理技術的核心部件。
[0004] 隨著智能設備市場對電源管理技術的要求越來越高，電源管理1C對高功率、高可 靠性、高使用壽命的需求會越來越凸顯出來。這對電源管理1C生產的各個環節都會提出新 的要求，特別是對更高功率及更高可靠性的集成電路封裝需求更迫切，傳統的八引腳封裝 (如圖1、圖2所示）已不能滿足電源管理1C對高功率、高可靠性的要求。 【實用新型內容】
[0005] 本實用新型的目的是針對上述現有技術的不足，提供一種多芯片封裝結構，不僅 一次能封裝多片芯片，還能使封裝出來的集成電路產品具有更高的壓差特性。
[0006] 本實用新型解決其技術問題所采用的技術方案是：一種多芯片封裝結構，包括引 線框架以及塑封于引線框架外的多個塑封體，所述的塑封體一側依次設有第一引腳、第二 引腳、第三引腳和第四引腳，塑封體相對的另一側依次設有第五引腳、第六引腳和第七引 腳，所述的引線框架上并排設置有多個引線單元，引線單元上設置有與塑封體相同數目且 一一對應的引腳，所述的引線單元的中部設置有兩個基島。
[0007] 所述的一種多芯片封裝結構，其引線單元的第六引腳和第七引腳間隙為5. 08mm。
[0008] 本實用新型的有益效果是：由于引線框架一排設置有多個相同的引線單元，可以 一次封裝多個芯片，以前需要幾個封裝體才可以達到的功能，采用本封裝可以在一個封裝 體內實現，降低了封裝功耗，提高了電氣性能，減小了產品體積，節約了印制電路板成本，效 益也更高；引線單元第六引腳和第七引腳間隙明顯的加大，大大減小了由于間距過小而導 致的電壓擊穿空氣產生放電現象的風險，間隙放電電壓值大大提高，間隙空氣擊穿強度大 大降低，更能滿足高功率電源管理1C的封裝需求。
【附圖說明】
[0009] 圖1為傳統的多芯片封裝結構的引線框架結構示意圖；
[0010] 圖2為傳統的多芯片封裝結構的塑封體的結構示意圖；
[0011] 圖3為本實用新型的引線框架結構示意圖；
[0012] 圖4為本實用新型的塑封體的結構示意圖；
[0013] 圖5為本實用新型的引線框架引腳切斷凸模位置示意圖；
[0014] 圖6為圖5中A部分的局部放大圖。
[0015] 各附圖標記為：1 一第一引腳，2-第二引腳，3-第三引腳，4一第四引腳，5-第五 引腳，6-第六引腳，7-第七引腳，8-第八引腳，9一塑封體，10-引腳切斷凸模，11 一引線 單元。
【具體實施方式】
[0016] 下面結合附圖對本實用新型作進一步詳細說明。
[0017] 參照圖3至圖6所示，本實用新型公開了一種多芯片封裝結構，包括引線框架以及 塑封于引線框架外的多個塑封體9,所述的塑封體9 一側依次設有第一引腳1、第二引腳2、 第三引腳3和第四引腳4,塑封體9相對的另一側依次設有第五引腳5、第六引腳6和第七 引腳7,所述的引線框架上并排設置有多個引線單元11，引線單元11上設置有與塑封體9 相同數目且一一對應的第一引腳1、第二引腳2、第三引腳3、第四引腳4、第五引腳5、第六引 腳6和第七引腳7,其中引線單元11的第六引腳6和第七引腳7間隙為5. 08mm，所述的引 線單元11的中部設置有兩個基島。
[0018] 本實用新型采用混合封裝方法，把原來的單芯片設計成多芯片結構，可以同時封 裝多顆芯片，節約了封裝成本，相較圖1和圖2所示的八引腳封裝，少了第八引腳8,以前封 裝多個芯片才可以達到的功能，采用本封裝可以在一個封裝體內實現，降低了封裝功耗，提 高了電氣性能，減小了產品體積，節約了印制電路板成本，效益也更高。
[0019] 本實用新型的封裝技術實用新型了高功率七引腳雙芯片封裝引線框架，成品的切 筋成型模具，以及相關產品圖及印制電路板的設計，特別是雙芯片引線框架第六引腳6與 第七引腳7之間的間隙設計為5. 08mm，可以封裝功率更高的電源管理1C。產品創新的采用 七引腳設計，相鄰引腳間可以承受更大的壓差，大大降低了相鄰引腳高低壓之間擊穿空氣 產生放電的風險，提高了產品的可靠性。
[0020] 高功率七引腳雙芯片混合1C封裝具有更好的抗高壓擊穿性能與更低的成本，并 具備良好的可操作性，無需增加多余的工藝步驟，可在原有的八引腳封裝生產線的基礎上 實現。較好地解決了不同工藝的器件芯片間的電路組合、高電壓隔離、分布參數、電磁兼容、 功率器件散熱等技術難題。
[0021] 高功率七引腳雙芯片引線框架的設計，最主要是解決了產品微小間距下電壓擊穿 空氣導致放電的問題，大大提高了產品的可靠性；為了提高產品抗擊穿電壓值，同時減小擊 穿強度，在產品塑封體9外，把產品引腳設計成七個引腳，用以加大第六引腳與第七引腳之 間的間距，間距設計為5. 08mm。
[0022] 本實用新型封裝技術方案的引線框架：單條框架長度為178. 308±0. 050mm，寬度 為24. 638±0. 050mm，設置了 14排安裝單元（每排2個），一條框架可放置28顆1C。第六 引腳6與第七引腳7間隙設計為5. 08mm，最小擊穿電壓強度僅為8. 07V/dmm，解決了微小間 隙空氣放電擊穿問題，大大提高了產品可靠性。
[0023] 根據理論公式：間隙L大于0.4mm時，間隙放電電壓U=1560+500L(V)，間隙空氣擊 穿強度為U/(100L)(單位V/dmm，注：ldmm=0. 01mm)。傳統的八引腳封裝引線框架設計中， 引線框架的第七引腳7與第八引腳8之間的間距為2. 54mm，間隙放電電壓值為2830V，間隙 空氣擊穿強度為11. 14V/dmm。而本實用新型的引線框架設計中，所述的引線單元11上第六 引腳6與第七引腳7之間的間隙為5. 08mm，間隙放電電壓值為4100V，間隙空氣擊穿強度只 有8.07V/dmm，大幅降低了引腳之間空氣擊穿的風險。
[0024] 封裝體外高壓與低壓之間的擊穿電壓值
【主權項】
1. 一種多芯片封裝結構，其特征在于：包括引線框架以及塑封于引線框架外的多個塑 封體（9)，所述的塑封體（9)一側依次設有第一引腳（1)、第二引腳（2)、第三引腳（3)和第四 引腳（4)，塑封體（9)相對的另一側依次設有第五引腳（5)、第六引腳（6)和第七引腳（7)，所 述的引線框架上并排設置有多個引線單元（11 )，引線單元（11)上設置有與塑封體（9)相同 數目且一一對應的引腳，所述的引線單元（11)的中部設置有兩個基島。
2. 根據權利要求1所述的一種多芯片封裝結構，其特征在于，所述的引線單元（11)的 第六引腳（6)和第七引腳（7)間隙為5. 08mm。
【專利摘要】本實用新型公開了一種多芯片封裝結構，包括引線框架以及塑封于引線框架外的多個塑封體，所述的塑封體一側依次設有第一引腳、第二引腳、第三引腳和第四引腳，塑封體相對的另一側依次設有第五引腳、第六引腳和第七引腳，所述的引線框架上并排設置有多個引線單元，引線單元上設置有與塑封體相同數目且一一對應的引腳，所述的引線單元的中部設置有兩個基島，引線單元的第六引腳和第七引腳間隙為5.08mm；由于引線框架一排設置有多個相同的引線單元，可以一次封裝多個芯片，降低了封裝功耗，提高了電氣性能，引線單元第六引腳和第七引腳間隙明顯的加大，大大減小了由于間距過小而導致的電壓擊穿空氣產生放電現象的風險。
【IPC分類】H01L23-49, H01L23-495
【公開號】CN204348713
【申請號】CN201520003406
【發明人】易炳川, 劉興波, 宋波
【申請人】廣東氣派科技有限公司
【公開日】2015年5月20日
【申請日】2015年1月5日