包括場效應晶體管的半導體器件及制造半導體器件的方法

包括場效應晶體管的半導體器件及制造半導體器件的方法
【專利摘要】本發明涉及包括場效應晶體管的半導體器件及制造半導體器件的方法。一種半導體器件包括在具有第一主表面的半導體襯底中的場效應晶體管。該場效應晶體管包括源極區域、漏極區域、體區域和在體區域處的柵電極。柵電極被配置用于控制形成在體區域中的溝道的導電性，并且柵電極被設置在柵極溝槽中。體區域沿源極區域和漏極區域之間的第一方向設置，第一方向平行于第一主表面。體區域具有沿第一方向延伸的脊形狀，體區域鄰近于源極區域和漏極區域。半導體器件進一步包括源極接觸和體接觸，源極接觸電連接到源極端子，體接觸電連接到源極接觸和體區域。
【專利說明】包括場效應晶體管的半導體器件及制造半導體器件的方法
【背景技術】
[0001] 在汽車和工業電子設備中通常采用的功率晶體管需要低通態電阻(R。。'A),同時 確保高電壓阻斷能力。例如，M0S("金屬氧化物半導體"）功率晶體管應當能夠根據應用需求 來阻斷數十至數百或數千伏的漏極至源極電壓VdsnMOS功率晶體管一般傳導非常大的電流， 其在典型的約2至20V的柵極-源極電壓下可W高達數百安培。低電壓功率晶體管應用于低 于IOV的漏極至源極電壓范圍Vds中。
[0002] 橫向功率器件(其中電流流動主要平行于半導體襯底的第一主表面發生)對于集 成電路是有用的，在所述集成電路中集成了另外的部件，例如開關、橋和控制電路。通常，正 在研究晶體管，其可W用作低電阻低電壓功率開關并且其可W與驅動器電路集成。
[0003] 因此，本發明的目的是提供一種滿足上面限定的要求的改進的半導體器件。此外， 目的是提供一種用于制造運種半導體器件的方法。
[0004] 根據本發明，上面的目的通過根據獨立權利要求所要求保護的主題來實現。實施 例在從屬權利要求中被限定。

【發明內容】

[0005] 根據實施例，一種半導體器件包括在具有第一主表面的半導體襯底中的場效應晶 體管陣列。所述場效應晶體管陣列包括源極接觸溝槽和漏極接觸溝槽，其均在平行于第一 表面的第二方向上伸展，在源極接觸溝槽中的導電材料形成源極接觸并且在漏極接觸溝槽 中的導電材料形成漏極接觸，所述源極接觸溝槽和所述漏極接觸溝槽形成在第一主表面 內。所述場效應晶體管陣列進一步包括在源極接觸溝槽和漏極接觸溝槽之間延伸的柵電極 結構和體區域。柵電極結構和體區域沿第二方向W交替方式布置。所述場效應晶體管陣列 進一步包括電連接到源極接觸溝槽中的導電材料并鄰近于體區域的源極區域和電連接到 漏極接觸溝槽中的導電材料并鄰近于體區域的漏極區域。所述場效應晶體管陣列進一步包 括鄰近于源極接觸溝槽并電連接到源極接觸溝槽中的導電材料的體接觸。
[0006] 根據實施例，一種在具有第一主表面的半導體襯底中制造半導體器件的方法包括 形成源極區域、形成漏極區域、形成體區域W及在體區域處形成柵電極。柵電極被配置用于 控制形成在體區域中的溝道的導電性并且柵電極形成在柵極溝槽中。體區域被形成為沿源 極區域和漏極區域之間的第一方向設置，第一方向平行于第一主表面。體區域具有沿第一 方向延伸的第一脊形狀，體區域鄰近于源極區域和漏極區域。該方法進一步包括形成源極 接觸和體接觸，源極接觸電連接到源極端子。體接觸被形成為電連接到源極接觸和體區域。
[0007] 根據另一實施例，一種半導體器件包括在具有第一主表面的半導體襯底中的場效 應晶體管。該場效應晶體管包括源極區域(201);漏極區域(205);體區域(220);和在體區域 (220)處的柵電極(210)。柵電極被配置用于控制形成在體區域中的溝道的導電性。柵電極 設置在柵極溝槽中。體區域沿源極區域和漏極區域之間的第一方向設置，第一方向平行于 第一主表面。體區域具有沿第一方向延伸的脊形狀，體區域鄰近于源極區域和漏極區域。該 半導體器件進一步包括源極接觸和體接觸。源極接觸電連接到源極端子，并且體接觸與源 極接觸接觸并電連接到體區域。
[0008] 本領域技術人員在閱讀了 W下詳細描述時W及在查看了附圖時將認識到附加的 特征和優點。
【附圖說明】
[0009] 附圖被包括用W提供對本發明的實施例的進一步理解并且被并入該說明書且構 成該說明書的一部分。運些圖示出本發明的實施例并且與描述一起用來解釋原理。將容易 領會本發明的其他實施例和許多預期的優點，因為參考W下詳細描述它們變得更好理解。 圖中的元件不必要相對于彼此按比例。類似的參考數字指定對應的相似部分。
[0010] 圖IA示出根據實施例的半導體器件的垂直橫截面視圖。
[0011] 圖IB示出根據實施例的半導體器件的水平橫截面視圖。
[0012] 圖IC示出該實施例的另外的垂直橫截面視圖。
[0013] 圖2A-2C示出根據另外的實施例的半導體器件的橫截面視圖。
[0014] 圖3A-8B示出根據實施例當制造半導體器件時半導體襯底的橫截面視圖。
[0015] 圖9A-11B示出當執行制造半導體器件的方法的修改時半導體襯底的橫截面視圖。
[0016] 圖12概括了根據實施例的方法。
[0017] 圖13示出包括半導體器件的集成電路的等效電路圖。
【具體實施方式】
[0018] 在下面的詳細描述中，參考附圖，運些附圖構成了該詳細描述的一部分，并且在運 些附圖中作為例證示出了其中可W實施本發明的特定實施例。在運方面，方向性術語，例 如"頂部"、"底部"、"前"、"后"、"前面"、"后面"等等，是參考正被描述的圖的取向來使用的。 由于本發明的實施例的部件可被定位在許多不同的取向上，因此方向性術語用于例證的目 的，并且決不是限制性的。應當理解可W利用其他實施例，并且可W在不脫離由權利要求限 定的范圍的情況下做出結構或邏輯改變。
[0019] 實施例的描述不是限制性的。特別地，下文描述的實施例的元件可W與不同實施 例的元件組合。
[0020] 在下面描述中使用的術語"晶片"、"襯底"或者"半導體襯底"可W包括具有半導體 表面的任何基于半導體的結構。晶片和結構應被理解為包括娃，絕緣體上娃(SOI)，藍寶石 上娃(SOS)，滲雜和未滲雜的半導體，由基本半導體基礎(semiconductor foundation)支撐 的娃外延層，和其他半導體結構。半導體不需要是基于娃的。半導體也可W是娃錯，錯或者 神化嫁。根據其他實施例，碳化娃(SiC)或氮化嫁化aN)可W形成半導體襯底材料。
[0021] 如在該說明書中使用的術語"橫向的"和"水平的"意圖描述與半導體襯底或半導 體本體的第一表面平行的取向。運可W是例如晶片或者管忍的表面。
[0022] 如在該說明書中使用的術語"垂直的"意圖描述與半導體襯底或半導體本體的第 一表面垂直布置的取向。
[0023] 如本文中使用的，術語"具有"、"包括"、"包含"、"含有"等是開放式術語，其指示所 聲明的元件或者特征的存在，但并不排除附加的元件或者特征。冠詞"一"、"一個"和"該"旨 在包括復數W及單數，除非上下文另有清楚指示。
[0024] 附圖和描述通過緊接于滲雜類型V'或者V'指示"-"或V'來說明相對滲雜濃度。 例如"n-"意指比V滲雜區域的滲雜濃度更低的滲雜濃度，而"n+"滲雜區域具有比V滲雜 區域更高的滲雜濃度。相同的相對滲雜濃度的滲雜區域不必要具有相同的絕對滲雜濃度。 例如，兩個不同的V'滲雜區域可W具有相同或者不同的絕對滲雜濃度。在附圖和描述中， 為了更好理解起見，常常將滲雜部分標明為V'或V'滲雜的。如顯然將理解的是，該標明決 不旨在是限制性的。滲雜類型可W是任意的，只要實現所描述的功能。此外，在所有實施例 中，滲雜類型可W被倒轉。
[0025] 本說明書提及半導體部分被滲雜有的"第一"和"第二"導電類型的滲雜劑。第一導 電類型可W是P型并且第二導電類型可W是n型，或反之亦然。眾所周知，取決于源極和漏極 區域的滲雜類型或極性，絕緣柵場效應晶體管（IGFET)，例如金屬氧化物半導體場效應晶體 管(M0S陽T)，可W是n溝道或P溝道MOS陽T。例如，在n溝道MOSFET中，源極和漏極區域滲雜有 n型滲雜劑。在P溝道MOSFET中，源極和漏極區域滲雜有P型滲雜劑。如顯然將理解的是，在本 說明書的上下文內，滲雜類型可W被倒轉。如果使用方向性語言描述具體電流路徑，那么該 描述將僅被理解為指示該路徑并且不指示電流流動的極性，即無論電流從源極流動到漏極 還是反之。附圖可W包括極性敏感部件，例如二極管。如顯然將理解的是，運些極性敏感部 件的具體布置是作為示例給出的并且可W被倒轉W便實現所描述的功能，運取決于第一導 電類型意指是n型還是P型。
[0026] 如在該說明書中所采用的，術語"禪合"和/或"電禪合"并非意味著意指元件必須 直接禪合在一起一一可W在"禪合"或"電禪合"元件之間提供插入元件。術語"電連接"意圖 描述在電連接在一起的元件之間的低歐姆電連接。
[0027] 圖IA示出根據實施例的半導體器件的垂直橫截面視圖。半導體器件1包括形成在 具有第一主表面110的半導體襯底100中的場效應晶體管200。該場效應晶體管包括源極區 域201、漏極區域205、體區域220、和在體區域220處的柵電極210。柵電極210被配置用于控 制形成在體區域220中的溝道的導電性。柵電極210設置在柵極溝槽212中。柵極溝槽212的 位置由圖IA的橫截面視圖中的短劃線指示。溝槽212設置在所描繪的圖平面之前和之后。體 區域220沿第一方向（例如X方向）設置在源極區域201和漏極區域205之間。第一方向平行于 第一主表面110。
[0028] 如將參考圖IC更詳細解釋的，體區域220具有沿第一方向延伸的脊形狀。體區域 220鄰近于源極區域201和漏極區域205。體區域220接觸源極區域210并接觸漏極區域205。 例如，漂移區可W不在半導體器件中。特別地，漂移區可W不布置在體區域和漏極區域205 之間。半導體器件1進一步包括源極接觸202和體接觸225。源極接觸202電連接到源極區域 201。體接觸225可W設置在半導體襯底100中鄰近于源極接觸202。體接觸225電連接到源極 接觸202和體區域220。
[0029] 體區域220可W具有第一導電類型，例如P型。源極區域201和漏極區域205可W具 有第二導電類型，例如n型。
[0030] 半導體襯底100可W包括第一導電類型的第一(底)層130和形成在第一層130上方 的第二導電類型的外延生長的第二層140。第二導電類型的另外的掩埋層135可W設置在第 一導電類型的第一層130和第二導電類型的第二層140之間。掩埋層135可W W比第二導電 類型的第二層140高的滲雜濃度被滲雜。
[0031] 場效應晶體管200的部件可W形成在第一導電類型(例如P型）的阱中。第一阱區域 150可W形成在第二導電類型的第二半導體層140中。
[0032] 第二導電類型的第二層140可W通過襯底接觸292被接觸。第二導電類型的滲雜部 分291可W設置在第二導電類型的第二層140和襯底接觸292之間。襯底接觸292可W電禪合 到接觸端子293。
[0033] 如圖IA中示出的，第二層140和阱區域150之間的pn結可W設置成鄰近于半導體襯 底100的第一主表面110。該部分可W被絕緣層部分281覆蓋。場板280可W設置成鄰近于絕 緣層281。由此，在pn結附近的電場可W適當被定形。特別地，在襯底表面上方的部件可W被 保護不受由pn結引起的電場。而且，該pn結被保護不受由設置在襯底表面上方的部件(例如 金屬化層）引起的電場。特別地，擊穿電壓可W由于場板280的存在而移位。
[0034] 圖IB示出圖IA中所示的半導體器件1的水平橫截面視圖。取得該水平視圖W便貫 穿柵極溝槽212、源極接觸202、漏極接觸206和接觸插塞292。如所示，源極接觸202、漏極接 觸206和襯底接觸292可W形成在相應溝槽中，所述溝槽可W沿垂直于第一方向的第二方向 (例如y方向）延伸。源極區域201被形成為鄰近于其中設置了源極接觸202的接觸溝槽321的 側壁。此外，漏極區域205可W設置為鄰近于其中設置了漏極接觸206的接觸溝槽322的側壁 和底側。襯底接觸292進一步形成在接觸溝槽323中。接觸溝槽323的側壁和底側可W被滲雜 W形成滲雜部分291。
[0035] 圖IC示出在II和II'（如也在圖IB中示出）之間的半導體器件1的橫截面視圖。取得 圖IC的橫截面視圖W便貫穿多個柵極溝槽212。如所示，第一導電類型的半導體材料通過相 鄰溝槽212被圖案化。由于該圖案化，形成單個脊的分開的半導體材料薄片可W被形成。所 述脊包括頂表面220a和側壁22化。柵極介電層211設置成鄰近于脊中的每一個的側壁22化 和頂表面220a。此外，導電材料填充到相鄰脊之間的溝槽中W形成柵電極210。如已經解釋 的，體區域220具有在第一方向上延伸的脊形狀或罐形狀。更特別地，體區域220通過在第一 方向上延伸的相鄰溝槽被圖案化成脊。側壁22化可W相對于第一主表面110垂直地或者W 大于75°的角度延伸。柵電極210可W設置成鄰近于脊的兩個側壁處。而且，脊的頂表面220a 和側壁22化可W不實施為完全直線。例如，頂表面220a和側壁22化之間的交叉點可W實施 為圓角。同樣地，柵極溝槽212的底部部分可W形成脊的側壁22化的圓角。
[0036] 根據實施例，脊的寬度dl是dl〉2 X IcU其中Id表示形成在柵極介電層211和溝 道區域220之間的界面處的耗盡區的長度。通常，假設在晶體管中，在對應于闊值電壓的柵 電壓處的耗盡區的長度對應于耗盡區的最大寬度。例如，耗盡區的寬度可W被確定為：
其中Es表示半導體材料的化電巧數（卿十粗是11.9 * e〇)，k表示玻爾茲曼常數 (1.38066 * 1〇-23 J/K)，T表示溫度，例如293K，In表示自然對數，Na表示半導體本體 的雜質濃度，m表示本征載流子濃度(在27°C對于娃是1.45 *l〇w)，q表示基本電荷（1.6 * 1〇-19 C)。
[0037] 特別地，形成在脊的相對側壁22化處的溝道區域215可W不互相合并，使得體區域 220可W沿體區域220的整個長度連接到體接觸區域225。例如，溝槽的寬度可W沿半導體襯 底100的第一主表面110約為20至1000 nm，例如大于200皿。此外，對應于脊的寬度dl的相鄰 溝槽之間的距離可W大于100皿，例如大于130皿，例如甚至大于200、300、400或500皿。根據 另一實施例，脊的寬度dl是dl<2X IcU其中Id表示形成在柵極介電層211和溝道區域220之 間的界面處的耗盡區的長度。在運種情況下，當例如對應于闊值電壓的電壓施加到柵極端 子時，在脊的相對側壁220b處形成在脊中的溝道區域可W相互物理接觸。根據實施例，當柵 電極被設置到合適的電勢時，體區域220可W完全耗盡。運種晶體管也稱為"完全耗盡"晶體 管。在運種晶體管中，可W實現最佳亞闊值電壓并且可W有效抑制短溝道效應，導致改善的 器件特性。根據該實施例，脊的寬度可W沿第二方向并且平行于半導體襯底100的第一主表 面110約為20至130nm，例如40至120nm。
[0038] 當例如通過將適當的電壓施加到柵電極210來接通晶體管時，導電反型層215(導 電溝道）形成在體區域220和柵極電介質211之間的邊界處。因此，晶體管處于從源極區域 201到漏極區域205的導電狀態中。在關斷的情況下，沒有導電反型層形成并且晶體管處于 非導電狀態中。
[0039] 晶體管可W例如在源極區域201和漏極區域205之間的斷開狀態中承受在0.3至 1OV、例如1.4V至約4V的范圍內的阻斷電壓。在導通狀態中流動的電流可W高達約1.5安培 或更大。由于具有脊形狀的體區域的專口配置，可W W減小的器件面積獲得較高的有效溝 道寬度。此外，由于短溝道效應可W被更好地抑制，因此可W減小泄漏電流。結果，晶體管的 有效寬度可W大大增加而不增加晶體管的橫向延伸。
[0040] 根據實施例，源極區域201可W延伸到至少0.5 X柵極溝槽212的深度。結果，體區 域220可W在大的延伸深度上連接到源極區域201。由此，有效溝道寬度可W被進一步增加。 由于體接觸部分225的存在，完成了經由源極接觸202的體區域220到源極端子271的低歐姆 接觸，并且寄生雙極晶體管可W退化或被抑制。
[0041] 由于根據其半導體器件形成在第一導電類型的阱區域150(例如形成在第二導電 類型的第二層140中的P型阱）中的具體配置，可W防止泄漏電流流到襯底。由于掩埋層135 的存在，可W實現相對于第一(P滲雜)層130的較高魯棒性。例如，當從襯底注入空穴時，掩 埋層135保護半導體器件不受空穴注入。
[0042] 根據不同的解釋，圖1A-1C中所示的半導體器件可W被理解成包括形成在具有第 一主表面110的半導體襯底100中的場效應晶體管200的半導體器件。場效應晶體管200包括 源極接觸溝槽321和漏極接觸溝槽322,其均在平行于第一主表面的第二方向上伸展。導電 材料形成在源極接觸溝槽321和漏極接觸溝槽322中，其均形成在第一主表面內。場效應晶 體管200進一步包括柵電極結構210和體區域220,其在源極接觸溝槽321和漏極接觸溝槽 322之間延伸。柵電極結構210和體區域220沿第二方向（例如y方向）W交替方式布置。場效 應晶體管200進一步包括電連接到源極接觸溝槽321中的源極接觸202并鄰近于體區域220 的源極區域201。場效應晶體管200進一步包括電連接到漏極接觸溝槽322中的漏極接觸206 并鄰近于體區域220的漏極區域205。場效應晶體管進一步包括鄰近于源極接觸凹槽并電連 接到源極接觸溝槽321中的源極接觸202的體接觸225。
[0043] 圖2A和2B示出根據另外的實施例的半導體器件的橫截面視圖。除了圖1A-1C中所 示的場效應晶體管的部件之外，圖2A中所示的半導體器件1的場效應晶體管200進一步包括 設置成與體區域220接觸、進一步與源極區域201接觸的源極連接部分20化。而且，場效應晶 體管可W包括與體區域220接觸的漏極連接部分。漏極連接部分進一步與漏極區域205接 觸。如圖2A中進一步示出的，漏極接觸206可W直接接觸阱區域150,而漏極區域205可W不 在漏極接觸206的底側。
[0044] 圖2B示出半導體器件的水平橫截面視圖。如所示，源極連接部分201b設置成鄰近 于柵極溝槽212,并且分配給相鄰溝槽的源極連接部分201b相互絕緣。同樣地，漏極連接部 分設置成鄰近于柵極溝槽212的側壁。此外，分配給不同溝槽的漏極連接部分205b相互分 離。
[0045] 圖2C示出在IV和IV'（如也在圖2B中示出）之間取得的橫截面視圖。更詳細地，取得 圖2C的橫截面視圖W便貫穿柵極溝槽212。如所示，源極連接部分201b設置在柵極溝槽212 和源極區域201之間，并且漏極連接部分20化設置在柵極溝槽212和漏極區域205之間。
[0046] 在下面，將說明制造圖2A-2C的實施例的半導體器件的方法的示例。特別地，將說 明一種方法，根據該方法，源極連接部分20化和漏極連接部分20化W相對于柵極溝槽212自 對準的方式形成。由于該自對準，可W補償源極或漏極接觸溝槽321、322對于柵極溝槽212 的覆蓋變化(overlay variation)。特別地，在一邊，可W避免源極區域201和柵電極210或 者漏極區域205和柵電極210之間的短路。同時，改善了在源極/體結或體/漏極結處的滲雜 輪廓。結果，可W減小源極接觸202或漏極接觸206的金屬與體區域220之間的接觸電阻。
[0047] 形成半導體器件的起始點可W是半導體襯底100,其包括第一導電類型的第一層 130、第二導電類型的第二層140W及W高于第二層140的滲雜濃度滲雜并設置在第一層130 和第二層140之間的第二導電類型的掩埋層135。例如，可W通過注入步驟并趕進滲雜劑來 形成掩埋滲雜層135。可W通過在掩埋層135上方外延生長半導體材料來形成第二導電類型 的第二層140。滲雜有第一導電類型的阱區域150被限定在第二導電類型的第二層中。阱區 域150可W通過掩蔽離子注入工藝形成。如將容易理解的是，運些部分中的任何一個可W通 過不同的工藝形成。第二層140的暴露的水平表面部分和阱區域150的表面部分限定第一主 表面110。
[004引包括例如氧化娃層281和氮化娃層311的硬掩模層堆疊310可W形成在第一主表面 110上方。其后，柵極溝槽212可W用光刻方法被限定在第一主表面110內。例如，柵極溝槽可 W被刻蝕至約1至化m的深度。此外，相鄰柵極溝槽212之間的距離dl可W是50至500皿。圖3A 示出所得到的結構的示例的垂直橫截面視圖。此外，圖3B示出所得到的結構的示例的水平 橫截面視圖。如所示，柵極溝槽212設置在距離dl處。多個柵極溝槽212沿第二方向（例如y方 向）布置。此外，柵極溝槽212在第一方向（例如X方向）上延伸。
[0049] 在下一步驟中，滲雜的娃酸鹽玻璃層可W形成在柵極溝槽212中。例如，滲雜的玻 璃層312可W包括神娃酸鹽玻璃或憐娃酸鹽玻璃。
[0050] 圖4A和4B示出所得到的結構的示例的橫截面視圖。如示出垂直橫截面視圖的圖4A 中所示的，滲雜的玻璃層312填充柵極溝槽212并且形成在硬掩模層堆疊311上方。
[0051] 其后，執行另外的光刻W便限定溝道區域。更詳細地，滲雜的玻璃層312的多個部 分被光致抗蝕劑材料覆蓋，留下柵極溝槽212的中央部分未被覆蓋。然后，使用該圖案化的 光致抗蝕劑層作為刻蝕掩模，執行刻蝕步驟W便從柵極溝槽212的中央部分去除滲雜的玻 璃。結果，當垂直于第一方向觀看時，滲雜的娃玻璃保持鄰近于溝槽的右手側壁和柵極溝槽 212的左手側壁。然后，執行熱處理步驟。例如，運可W在約900至Iioor的溫度下長達約1至 60秒來完成。結果，滲雜的玻璃層312中包括的滲雜劑擴散到阱區域150中W形成源極連接 部分20化和漏極連接部分20加。源極連接部分20化可W設置成鄰近于柵極溝槽212的左手 側壁。而且，漏極連接部分可W設置成鄰近于柵極溝槽212的右手側壁。源極連接部分201b 的一部分延伸到柵極溝槽212的下面。而且，漏極連接部分的一部分延伸到柵極溝槽212的 下面。
[0052] 圖5A示出所得到的結構的示例。此外，圖5B示出所得到的結構的示例的水平橫截 面視圖。如所示，設置源極連接部分201bW便圍繞柵極溝槽212的左手側。同樣地，設置漏極 連接部分W便圍繞柵極溝槽212的右手側。分配給相鄰柵極溝槽212的源極連接部分20化互 相不接觸。滲雜的阱區域150的一部分設置在相鄰連接部分20化之間。
[0053] 其后，介電層可W形成在柵極溝槽212的側壁和底側上。其后，滲雜的多晶娃可W 形成在柵極溝槽212中。其后，柵電極210可W被圖案化。例如，運可W通過執行光刻工藝、之 后是刻蝕步驟來完成。可替換地，運可W通過CMP("化學機械拋光"）步驟來完成。
[0054] 圖6A和6B示出所得到的結構的示例的橫截面視圖。如示出垂直橫截面視圖的圖6A 中所示的，柵電極210設置在柵極溝槽212中。柵電極210通過柵極介電層211與相鄰的襯底 材料絕緣。圖6B示出貫穿多個柵極溝槽212的水平橫截面視圖。
[0055] 在接下來的步驟中，用于接觸晶體管和第二導電類型的第二層140的接觸溝槽被 限定。例如，運可W通過在該結構上方形成另外的硬掩模層282W便覆蓋柵電極210來完成。 其后，用于限定源極接觸、漏極接觸和襯底接觸的接觸溝槽321、322、323可W被限定。例如， 源極接觸溝槽321可W延伸到大于0.5X柵極溝槽的深度的深度。漏極接觸溝槽322可W延 伸到與源極接觸溝槽321類似的深度。
[0056] 圖7A示出所得到的結構的垂直橫截面視圖。如所示，源極接觸溝槽321、漏極接觸 溝槽322形成在阱區域150中。此外，襯底接觸溝槽323設置在第二導電類型的第二層140中。 圖7B示出水平橫截面視圖。如所示，源極溝槽321、漏極接觸溝槽322和襯底接觸溝槽323中 的每一個沿第二方向（例如y方向）延伸。
[0057] 其后，執行滲雜步驟W便完成源極區域201、漏極區域205、襯底接觸291并且用于 進一步限定體接觸225。例如，運可W包括利用第二導電類型(例如n+)的滲雜劑執行離子注 入步驟。根據實施例，運可W是傾斜離子注入步驟W便滲雜源極接觸溝槽321、漏極接觸溝 槽322和襯底接觸溝槽323的側壁。結果，將利用第二導電類型的滲雜劑滲雜鄰近于運些溝 槽中的任何一個的襯底材料的側壁。此外，可W執行光刻步驟W覆蓋漏極接觸溝槽322和襯 底接觸溝槽332。其后，可W執行垂直注入步驟用于在源極接觸溝槽321的底側處限定體接 觸225。然后，可W例如在約900至Iioor下執行熱處理(例如，快速熱退火步驟)長達約1至 60秒，W便完成滲雜工藝。
[005引圖8A示出所得到的結構的垂直橫截面視圖。如所示，第二導電類型的滲雜部分設 置成鄰近于溝槽32U322和323的側壁。而且，體接觸部分225形成在源極接觸溝槽321的底 部部分處。體接觸部分225設置成與第一導電類型的阱區域150電接觸和物理接觸。圖8B示 出所得到的結構的水平橫截面視圖。
[0059]其后，導電材料可W填充在源極接觸溝槽321、漏極接觸溝槽322和襯底接觸溝槽 323的每一個中。例如，Ti/Ti啡且擋層可W形成在運些溝槽的任何一個中，之后是沉積鶴的 步驟。如顯然將理解的是，替換材料可W用于限定源電極、漏電極和襯底接觸的導電材料。 結果，獲得圖2A和2B中所示的結構。
[0060] 圖9A-11B示出開始于圖5A和5B中所示的結構的該工藝的修改。在執行熱處理步驟 W便將滲雜劑擴散到阱區域150中之后，將滲雜氧化物312的剩余部分從柵極溝槽212完全 去除并且執行清潔步驟。其后，柵極介電層211被形成為鄰近于柵極溝槽212的側壁和底側， 之后是將多晶娃填充到柵極溝槽212中的步驟。然后，多晶娃被圖案化W形成柵電極210。例 如，運可W使用光刻步驟、之后是刻蝕工藝來完成。可替換地，可W執行CMP步驟。
[0061] 圖9A和9B示出所得到的結構的示例的橫截面視圖。其后，一個或多個源極接觸溝 槽321、漏極接觸溝槽322和襯底接觸溝槽323可W W與已經參考圖7A和7B所討論的類似的 方式形成。
[0062] 圖IOA和IOB示出所得到的結構的橫截面視圖。其后，可W執行滲雜工藝W便完成 源極區域201、漏極區域205和襯底接觸291。而且，執行滲雜工藝W便限定體接觸225。可W W與已經參考圖8A和8B所討論的類似的方式執行滲雜工藝。
[0063] 結果，可W獲得圖IlA和IlB中所示的結構。如所示，源極區域201設置成鄰近于源 極溝槽321的側壁。此外，漏極區域205設置成鄰近于漏極接觸溝槽322的側壁。襯底接觸291 設置在襯底接觸溝槽323的側壁處。體接觸225設置成鄰近于源極接觸溝槽321的底側。其 后，導電材料可W W與上面已經討論的類似的方式填充在源極接觸溝槽321、漏極接觸溝槽 322和襯底接觸溝槽323中。結果，可W獲得圖2A和2B中所示的結構。
[0064] 圖12概括了根據實施例的用于制造半導體器件的方法。
[0065] 如所示，一種在具有第一主表面的半導體襯底中制造半導體器件的方法包括:形 成源極區域(S100)、形成漏極區域(S110)、形成體區域(S120)W及在體區域處形成柵電極 (S130)，柵電極被配置用于控制形成在體區域中的溝道的導電性，柵電極形成在柵極溝槽 中，體區域被形成為沿源極區域和漏極區域之間的第一方向設置，第一方向平行于第一主 表面，體區域具有沿第一方向延伸的第一脊形狀，體區域鄰近于源極區域和漏極區域。該方 法進一步包括形成源極接觸（SHO)W及形成體接觸（S150)，源極接觸電連接到源極端子， 體接觸被形成為電連接到源極接觸和體區域。即使圖12指示了不同的單個工藝的具體順 序，但顯然將理解的是可W通過重新排列所述單個工藝來修改該順序。另外的幾個工藝可 W通過聯合處理方法被同時執行。
[0066] 本文描述的半導體器件1包括可W并聯連接的多個單個場效應晶體管200。例如， 該多個并聯的晶體管200可W包括設置在源極接觸溝槽321中的公共源極接觸或電極202和 設置在漏極接觸溝槽322中的公共漏極接觸或電極206。單個晶體管的圖案可W沿第一和第 二方向被重復和鏡像。
[0067] 根據實施例的半導體器件可W適當地用作低電壓功率開關或晶體管，例如用作低 歐姆低電壓開關。例如，術語"低電壓"可W指的是約10至15V的源極-漏極電壓。根據具體應 用，用于切換陣列的單個元件的集成電路可W包括根據實施例的半導體器件。例如，可WW 可比較低的電壓相互獨立地驅動所述單個元件。
[0068] 圖13示出用于切換與電流調節器50串聯連接的LED("發光二極管"巧1的陣列的集 成電路的等效電路圖。例如，運種LED 51的正向電壓可W是約1.4 V至約6 V，并且電流可W 高達1.5A。單個LED 51可W通過開關52被相互獨立地驅動。開關52可W包括根據實施例的 半導體器件。
[0069] 盡管上面已經描述了本發明的實施例，但是顯然可W實施另外的實施例。例如，另 外的實施例可W包括權利要求中敘述的特征的任何子組合或上面給出的示例中描述的元 件的任何子組合。因此，所附權利要求的該精神和范圍不應局限于本文包含的實施例的描 述。
【主權項】
1. 一種半導體器件，包括在具有第一主表面（110)的半導體襯底（100)中的場效應晶體 管(200)的陣列，所述場效應晶體管(200)的陣列包括： 源極接觸溝槽(321)和漏極接觸溝槽（322)，其均在平行于第一表面的第二方向上伸 展，在所述源極接觸溝槽(321)中的導電材料形成源極接觸(202)并且在所述漏極接觸溝槽 (322)中的導電材料形成漏極接觸（206)，所述源極接觸溝槽（321)和所述漏極接觸溝槽 (322)形成在第一主表面(110)內； 在所述源極接觸溝槽(321)和所述漏極接觸溝槽(322)之間延伸的體區域(220)和柵電 極結構(210)，所述柵電極結構(210)和所述體區域(220)沿第二方向以交替方式布置， 電連接到所述源極接觸溝槽(321)中的導電材料并鄰近于所述體區域(220)的源極區 域(201)和直接鄰近于所述漏極接觸(206)并電連接到所述漏極接觸溝槽(322)中的導電材 料并且直接鄰近于所述體區域(220)的漏極區域(205)，和 鄰近于所述源極接觸溝槽(321)并電連接到所述源極接觸溝槽(321)中的所述導電材 料的體接觸(225)。2. 根據權利要求1所述的半導體器件（1)，其中所述體接觸（225)設置在所述源極接觸 溝槽(321)之下。3. 根據權利要求1或2所述的半導體器件，其中所述源極接觸（202)在深度方向上在半 導體襯底(100)中延伸到至少0.5X所述柵極溝槽(212)的深度。4. 根據權利要求1-3中的任一項所述的半導體器件，其中所述半導體襯底（100)包括第 一導電類型的第一層（130)、在所述第一層（130)上方成層的第二導電類型的第二層（140) 以及形成在所述第二層（140)中的第一導電類型的阱區域(150)。5. 根據權利要求4所述的半導體器件，其中所述場效應晶體管(200)形成在所述阱區域 (150 沖。6. 根據權利要求4或5所述的半導體器件，進一步包括設置在所述第一半導體層（130) 和第二半導體層（140)之間的第二導電類型的掩埋層。7. 根據前面權利要求中的任一項所述的半導體器件，其中脊的寬度dl滿足:dl > 2 X ld，其中Id表示形成在柵極介電層(211)和溝道區域(220)之間的界面處的耗盡區的長度。8. 根據前面權利要求中的任一項所述的半導體器件，其中所述源極區域(201)包括與 所述體部分(220)接觸的源極連接部分(201b)，所述源極連接部分(201)鄰近于所述柵極溝 槽（212)。9. 根據前面權利要求中的任一項所述的半導體器件，可操作為低電壓功率晶體管。10. -種包括根據前面權利要求中的任一項所述的半導體器件（1)的集成電路。11. 根據權利要求10所述的集成電路，被配置成獨立地切換元件陣列的單個元件。12. -種在具有第一主表面(110)的半導體襯底(100)中制造半導體器件的方法，包括： 形成源極區域(201); 形成漏極區域(205); 形成體區域(220); 以及在所述體區域（220)處形成柵電極(210)，所述柵電極（210)被配置用于控制形成 在所述體區域(220)中的溝道的導電性，所述柵電極(210)形成在所述柵極溝槽(212)中， 所述體區域(220)被形成為沿所述源極區域(201)和所述漏極區域(205)之間的第一方 向設置，所述第一方向平行于所述第一主表面，所述體區域(220)具有沿第一方向延伸的第 一脊形狀，所述體區域直接鄰近于所述源極區域(201)并直接鄰近于所述漏極區域(205)， 所述方法進一步包括形成源極接觸、漏極接觸(206)和體接觸，所述源極接觸電連接到 源極端子，所述體接觸被形成為電連接到所述源極接觸和所述體區域，所述漏極區域(205) 被形成為直接鄰近于所述漏極接觸。13. 根據權利要求12所述的方法，其中相對于所述柵極溝槽自對準執行形成所述源極 區域(201)和所述漏極區域(205)中的至少一個。14. 根據權利要求13所述的方法，其中形成所述源極區域(201)和所述漏極區域（205) 中的至少一個包括在所述柵極溝槽中形成摻雜材料、之后是熱處理。15. 根據權利要求12-14中的任一項所述的方法，進一步包括在所述第一主表面內形成 接觸溝槽(321，322, 323)，所述接觸溝槽(321，322, 323)在垂直于第一方向的第二方向 上延伸。16. 根據權利要求15所述的方法，進一步包括摻雜鄰近于所述接觸溝槽（321，322， 323)的所述襯底材料的側壁的步驟。17. 根據權利要求15或16所述的方法，進一步包括摻雜所述源極接觸溝槽(321)的底側 以便形成所述體接觸的步驟。18. -種半導體器件（1)，包括在具有第一主表面（110)的半導體襯底（100)中的場效應 晶體管(200)，其包括： 源極區域(201); 漏極區域(205); 體區域(220); 以及在所述體區域（220)處的柵電極(210)，所述柵電極（210)被配置用于控制形成在 所述體區域(220)中的溝道的導電性，所述柵電極(210)設置在所述柵極溝槽(212)中， 所述體區域(220)沿所述源極區域(201)和所述漏極區域（205)之間的第一方向設置， 所述第一方向平行于所述第一主表面，所述體區域(220)具有沿第一方向延伸的脊形狀，所 述體區域直接鄰近于所述源極區域(201)并直接鄰近于所述漏極區域(205)， 所述半導體器件（1)進一步包括源極接觸（202)、漏極接觸（206)和體接觸（225)，所述 源極接觸(20 2 )電連接到源極端子(271 )，所述體接觸(22 5 )與所述源極接觸(20 2 )接觸并電 連接到所述體區域(220)，所述漏極區域(205)直接鄰近于所述漏極接觸(206)。19. 根據權利要求18所述的半導體器件，其中所述源極接觸(202)設置在所述半導體襯 底中鄰近于所述源極區域(201)。20. 根據權利要求18或19所述的半導體器件（1)，其中所述體接觸（225)設置在所述源 極接觸(202)之下。
【文檔編號】H01L29/78GK106098774SQ201610275889
【公開日】2016年11月9日
【申請日】2016年4月29日 公開號201610275889.3, CN 106098774 A, CN 106098774A, CN 201610275889, CN-A-106098774, CN106098774 A, CN106098774A, CN201610275889, CN201610275889.3
【發明人】A.邁澤, T.施勒澤
【申請人】英飛凌科技股份有限公司