一種三維功率vdmos器件及其集成方法
【專利摘要】本發明公開了一種三維功率VDMOS器件及其集成方法，它包括功率單元和芯片層，所述芯片層有二個以上，每個芯片層上均勻分布有二個以上的功率單元，每個功率單元外圍設置有獨立的終端，每個功率單元外圍設置有層間導電互連的TSV通孔，各個芯片層堆疊在一起形成三維功率VDMOS器件；解決了VDMOS器件采用平面集成工藝存在的器件面積隨著電流容量增大而增大，嚴重影響功率系統的集成度，同時信號延遲時間及互連線功耗比重也將越來越大等技術問題。
【專利說明】
一種三維功率VDMOS器件及其集成方法
技術領域
[0001 ]本發明屬于VDMOS器件集成技術，尤其涉及一種三維功率VDMOS器件及其集成方法。
【背景技術】
[0002]功率VDMOS器件作為電力電子設備中的主要元件之一，主要是用來實現電能的變換。是八十年代迅速發展起來的新型功率器件，它比雙極型功率器件具有許多優良性能:高輸入阻抗、低驅動電流、高速高頻、負的電流溫度系數、沒有二次擊穿等。而且VDMOS的漏極從背面引出，集成度更高于功率LDM0S，廣泛地應用于各種高速開關電路、開關電源、高功率放大電路、射頻功放電路、電力轉換電路、電機變頻調速、電機驅動、控制電路與功率負載之間的接口電路等。
[0003]目前，功率VDMOS器件的制作工藝還是沿用傳統的平面集成工藝，器件有源層只存在于芯片表面幾十微米內，這會導致器件面積隨著電流容量增大而增大，嚴重影響功率系統的集成度，同時信號延遲時間及互連線功耗比重也將越來越大。隨著晶體管特征尺寸的縮小，自上世紀60年代起推動信息技術革命的原則——摩爾定律正走向終結。
【發明內容】
[0004]本發明要解決的技術問題:提供一種三維功率VDMOS器件及其集成方法，以解決現有技術的VDMOS器件采用平面集成工藝存在的器件面積隨著電流容量增大而增大，嚴重影響功率系統的集成度，同時信號延遲時間及互連線功耗比重也將越來越大等技術問題。
[0005]本發明技術方案:
一種三維功率VDMOS器件，它包括功率單元和芯片層，所述芯片層有二個以上，每個芯片層上均勻分布有二個以上的功率單元，每個功率單元外圍設置有獨立的終端，每個功率單元外圍設置有層間導電互連的TSV通孔，各個芯片層堆疊在一起形成三維功率VDMOS器件。
[0006]所述功率單元外圍設置有散熱的TSV通孔。
[0007]每個芯片層之間有絕緣介質層，所述絕緣介質層為二氧化硅。
[0008]各個芯片層間的空隙處有填充膠。
[0009]所述的各個功率單元外圍都設置有獨立的終端，所述終端為場限環結構。
[0010]TSV通孔上方設有凸點。
[0011 ] 所述三維功率VDMOS器件采用雙層金屬布線結構。
[0012]一種三維功率VDMOS器件的集成方法，它包括:
步驟1、將VDMOS器件的有源區制作在二個以上的芯片層上，每一芯片層上的元胞平均分成二個以上的功率單元；
步驟2、金屬布線:將VDMOS器件采用雙層金屬布線，第一層金屬布線將每個功率單元中元胞間的源極連接，將功率單元的柵極引出，第二層金屬布線將功率單元間的源極和柵極連接；
步驟3、芯片層表面平坦化處理:在完成金屬布線后的芯片層上淀積鈍化層，然后采用物理化學拋光工藝將芯片層表面平坦化處理；
步驟4、刻蝕TSV通孔:在芯片層的功率單元預留處刻蝕出二個以上的TSV通孔，TSV通孔的直徑按照芯片層從上至下的順序逐漸增大；
步驟5、TSV通孔填滿:采用低溫CVD工藝在TSV通孔中淀積絕緣介質層，深槽濺射生長阻擋層及種子層，然后電鍍Cu將TSV通孔填滿；
步驟6、芯片層表面銅拋光:采用物理化學拋光工藝將電鍍在芯片層表面的銅拋掉，并將芯片層表面平坦化；
步驟7、芯片層正表面氧化:采用低溫CVD工藝在平坦化處理后的芯片層正表面上淀積氧化層；
步驟8、芯片層背面氧化:對芯片層的背面進行減薄及拋光將TSV通孔底部露出，并用低溫CVD工藝在芯片層背面淀積氧化層；
步驟9、芯片層正面TSV通孔上方及柵、源極金屬上方的氧化層刻蝕接觸孔:將芯片層正表面TSV上方的氧化層及用于層間柵極和源極互連的TSV通孔周圍的金屬上方的氧化層刻蝕出接觸孔；
步驟10、TSV通孔電鍍金:濺射生長阻擋層及種子層，并勻膠保護不需要金屬互連的地方，然后電鍍金將TSV通孔上方接觸孔填滿、將層間柵極和源極互連的TSV通孔與周圍柵極及源極金屬連接，最后去膠并腐蝕掉生長阻擋層及種子層，同時形成芯片正表面鍵合的凸占.V，
步驟11、芯片層背面TSV通孔及周圍漏極上方刻蝕出接觸孔:將芯片層背面TSV上方的氧化層及用于層間漏極互連的TSV通孔周圍的漏極上方的氧化層刻蝕出接觸孔；
步驟12、將芯片層背面TSV通孔與芯片層背面漏極互連:濺射生長阻擋層及種子層，并勻膠保護不需要金屬互連的地方，然后電鍍金將TSV通孔與漏極互連，同時形成鍵合的凸點，最后去膠，腐蝕掉阻擋層及種子層；
步驟13、用膠保護刻蝕柵極和源極的壓焊點；
步驟14、將芯片層堆疊起來形成三維VDMOS器件。
[0013]步驟14所述將芯片層堆疊起來形成三維VDMOS器件，堆疊采用的方法為低溫共晶鍵合技術。
[0014]所述的低溫CVD工藝其溫度在400°C以下，所述絕緣介質層為二氧化硅，所述生長阻擋層為T1、Ta或TiN;所述種子層為銅。
[0015]本發明有益效果:
半導體行業路線圖將遵循“超越摩爾定律”的戰略，而本發明的三維集成技術將是“超越摩爾定律”應用的最好方法。三維集成是一種系統級的架構，它將多層平面芯片堆疊起來，然后通過鍵合引線或硅通孔(Through Silicon Via，TSV)來實現各層之間的互連，基于TSV的三維集成技術通過縮短全局互連長度，更大程度地改善信號傳輸速度和功耗特性。
[0016]本發明基于TSV的三維集成技術應用于功率VDMOS器件，更大程度地縮短全局互連線長度，縮短信號延遲時間；降低了功耗比重，同時將基于TSV的三維集成技術應用于包含功率VDMOS器件的功率系統，可利用三維集成的異質集成技術解決高、低壓兼容問題；由于功率VDMOS器件的工作電流越大，構成的元胞數量越多，故把VDMOS器件的有效器件層分割在多個平面層，然后在垂直方向上將它們堆疊起來，并用TSV通孔實現垂直互連，解決了現有VDMOS器件電流容量越大導致器件面積越大問題。又由于功率VDMOS器件在為負載提供盡可能大的輸出功率的同時，自身也消耗了很大的電能，消耗的電能將轉變為熱量使器件的管芯發熱，導致有源區溫度上升，故作為互連的TSV通孔也充當散熱通道;解決了器件發熱問題。本發明解決了現有技術的VDMOS器件采用平面集成工藝存在的器件面積隨著電流容量增大而增大，嚴重影響功率系統的集成度，同時信號延遲時間及互連線功耗比重也將越來越大等技術問題。
[0017]【附圖說明】:
圖1為本發明三維功率VDMOS器件結構示意圖。
[0018]【具體實施方式】:
一種三維功率VDMOS器件，它包括功率單元和芯片層，所述芯片層有二個以上，每個芯片層上均勻分布有二個以上的功率單元，每個功率單元外圍設置有獨立的終端，每個功率單元外圍設置有層間導電互連的TSV通孔，各個芯片層堆疊在一起形成三維功率VDMOS器件。
[0019]所述功率單元外圍設置有散熱的TSV通孔。在每個功率單元外圍嵌入散熱的TSV通孔，其個數與每個功率單元的功率損耗、TSV通孔的深寬比及TSV通孔中絕緣層的厚度相關；
由于各芯片層的VDMOS功率單元的漏極電流通過層間導電互連的TSV通孔最后聚集在最底層芯片的漏極壓焊點上，因此三維功率VDMOS器件堆疊層從上至下，嵌入在其中的TSV通孔的直徑逐漸增大。
[0020]層間導電互連的TSV通孔個數與其相連的功率單元的漏極電流之和相關。
[0021]同時層間導電互連的TSV通孔也作為散熱孔，作為散熱通道在使用。
[0022]每個芯片層之間有絕緣介質層，所述絕緣介質層為二氧化硅。
[0023]各個芯片層間的空隙處有填充膠，填充膠主要是增加導熱作用，否則芯片層與層之間有縫隙存在空氣，影響熱量的傳導。
[0024]所述的各個功率單元外圍都設置有獨立的終端，所述終端為場限環結構，本發明在各個功率單元外圍設置獨立的終端目的是防止器件被表面擊穿。
[0025]TSV通孔上方設有凸點，設立凸點可以有利于各個芯片層層間堆疊時的鍵合。
[0026]所述三維功率VDMOS器件采用雙層金屬布線結構。第一層金屬布線將每個功率單元中各元胞的源極連接，將功率單元的柵極引出，且第一層金屬布線不能跨越每個功率單元的終端;第二層金屬布線將各功率單元間的源極和柵極連接。本發明采用雙層金屬布線結構，主要是防止表面擊穿電壓降低。
[0027]一種三維功率VDMOS器件的集成方法，它包括:
步驟1、將VDMOS器件的有源區制作在二個以上的芯片層上，每一芯片層上的元胞平均分成二個以上的功率單元；
步驟2、金屬布線:將VDMOS器件采用雙層金屬布線，第一層金屬布線將每個功率單元中元胞間的源極連接，將功率單元的柵極引出，第二層金屬布線將功率單元間的源極和柵極連接；
步驟3、芯片層表面平坦化處理:在完成金屬布線后的芯片層上淀積鈍化層，然后采用物理化學拋光工藝將芯片層表面平坦化處理；
步驟4、刻蝕TSV通孔:在芯片層的功率單元預留處刻蝕出二個以上的TSV通孔，TSV通孔的直徑按照芯片層從上至下的順序逐漸增大；
步驟5、TSV通孔填滿:采用低溫CVD工藝在TSV通孔中淀積絕緣介質層，深槽濺射生長阻擋層及種子層，然后電鍍Cu將TSV通孔填滿；
步驟6、芯片層表面銅拋光:采用物理化學拋光工藝將電鍍在芯片層表面的銅拋掉，并將芯片層表面平坦化；
步驟7、芯片層正表面氧化:采用低溫CVD工藝在平坦化處理后的芯片層正表面上淀積氧化層；
步驟8、芯片層背面氧化:對芯片層的背面進行減薄及拋光將TSV通孔底部露出，并用低溫CVD工藝在芯片層背面淀積氧化層；
步驟9、芯片層正面TSV通孔上方及柵、源極金屬上方的氧化層刻蝕接觸孔:將芯片層正表面TSV上方的氧化層及用于層間柵極和源極互連的TSV通孔周圍的金屬上方的氧化層刻蝕出接觸孔；
步驟10、TSV通孔電鍍金:濺射生長阻擋層及種子層，并勻膠保護不需要金屬互連的地方，然后電鍍金將TSV通孔上方接觸孔填滿、將層間柵極和源極互連的TSV通孔與周圍柵極及源極金屬連接，最后去膠并腐蝕掉生長阻擋層及種子層，同時形成芯片正表面鍵合的凸占.V，
步驟11、芯片層背面TSV通孔及周圍漏極上方刻蝕出接觸孔:將芯片層背面TSV上方的氧化層及用于層間漏極互連的TSV通孔周圍的漏極上方的氧化層刻蝕出接觸孔；
步驟12、將芯片層背面TSV通孔與芯片層背面漏極互連:濺射生長阻擋層及種子層，并勻膠保護不需要金屬互連的地方，然后電鍍金將TSV通孔與漏極互連，同時形成鍵合的凸點，最后去膠，腐蝕掉阻擋層及種子層；
步驟13、用膠保護刻蝕柵極和源極的壓焊點；
步驟14、將芯片層堆疊起來形成三維VDMOS器件。
[0028]步驟14所述將芯片層堆疊起來形成三維VDMOS器件，堆疊采用的方法為低溫共晶鍵合技術。
[0029]所述的低溫CVD工藝其溫度在400°C以下，所述絕緣介質層為二氧化硅，所述生長阻擋層為T1、Ta或TiN;所述種子層為銅。
【主權項】
1.一種三維功率VDMOS器件，它包括功率單元和芯片層，其特征在于:所述芯片層有二個以上，每個芯片層上均勻分布有二個以上的功率單元，每個功率單元外圍設置有獨立的終端，每個功率單元外圍設置有層間導電互連的TSV通孔，各個芯片層堆疊在一起形成三維功率VDMOS器件。2.根據權利要求1所述的一種三維功率VDMOS器件，其特征在于:所述功率單元外圍設置有散熱的TSV通孔。3.根據權利要求1所述的一種三維功率VDMOS器件，其特征在于:每個芯片層之間有絕緣介質層，所述絕緣介質層為二氧化硅。4.根據權利要求1所述的一種三維功率VDMOS器件，其特征在于:各個芯片層間的空隙處有填充膠。5.根據權利要求1所述的一種三維功率VDMOS器件，其特征在于:所述的各個功率單元外圍都設置有獨立的終端，所述終端為場限環結構。6.根據權利要求1所述的一種三維功率VDMOS器件，其特征在于:TSV通孔上方設有凸點。7.根據權利要求1所述的一種三維功率VDMOS器件，其特征在于:所述三維功率VDMOS器件采用雙層金屬布線結構。8.一種三維功率VDMOS器件的集成方法，它包括: 步驟1、將VDMOS器件的有源區制作在二個以上的芯片層上，每一芯片層上的元胞平均分成二個以上的功率單元； 步驟2、金屬布線:將VDMOS器件采用雙層金屬布線，第一層金屬布線將每個功率單元中元胞間的源極連接，將功率單元的柵極引出，第二層金屬布線將功率單元間的源極和柵極連接； 步驟3、芯片層表面平坦化處理:在完成金屬布線后的芯片層上淀積鈍化層，然后采用物理化學拋光工藝將芯片層表面平坦化處理； 步驟4、刻蝕TSV通孔:在芯片層的功率單元預留處刻蝕出二個以上的TSV通孔，TSV通孔的直徑按照芯片層從上至下的順序逐漸增大； 步驟5、TSV通孔填滿:采用低溫CVD工藝在TSV通孔中淀積絕緣介質層，深槽濺射生長阻擋層及種子層，然后電鍍Cu將TSV通孔填滿； 步驟6、芯片層表面銅拋光:采用物理化學拋光工藝將電鍍在芯片層表面的銅拋掉，并將芯片層表面平坦化； 步驟7、芯片層正表面氧化:采用低溫CVD工藝在平坦化處理后的芯片層正表面上淀積氧化層； 步驟8、芯片層背面氧化:對芯片層的背面進行減薄及拋光將TSV通孔底部露出，并用低溫CVD工藝在芯片層背面淀積氧化層； 步驟9、芯片層正面TSV通孔上方及柵、源極金屬上方的氧化層刻蝕接觸孔:將芯片層正表面TSV上方的氧化層及用于層間柵極和源極互連的TSV通孔周圍的金屬上方的氧化層刻蝕出接觸孔； 步驟10、TSV通孔電鍍金:濺射生長阻擋層及種子層，并勻膠保護不需要金屬互連的地方，然后電鍍金將TSV通孔上方接觸孔填滿、將層間柵極和源極互連的TSV通孔與周圍柵極及源極金屬連接，最后去膠并腐蝕掉生長阻擋層及種子層，同時形成芯片正表面鍵合的凸占.V ， 步驟11、芯片層背面TSV通孔及周圍漏極上方刻蝕出接觸孔:將芯片層背面TSV上方的氧化層及用于層間漏極互連的TSV通孔周圍的漏極上方的氧化層刻蝕出接觸孔； 步驟12、將芯片層背面TSV通孔與芯片層背面漏極互連:濺射生長阻擋層及種子層，并勻膠保護不需要金屬互連的地方，然后電鍍金將TSV通孔與漏極互連，同時形成鍵合的凸點，最后去膠，腐蝕掉阻擋層及種子層； 步驟13、用膠保護刻蝕柵極和源極的壓焊點； 步驟14、將芯片層堆疊起來形成三維VDMOS器件。9.根據權利要求8所述的一種三維功率VDMOS器件的集成方法，其特征在于:步驟14所述將芯片層堆疊起來形成三維VDMOS器件，堆疊采用的方法為低溫共晶鍵合技術。10.根據權利要求8所述的一種三維功率VDMOS器件的集成方法，其特征在于:所述的低溫CVD工藝其溫度在400°C以下，所述絕緣介質層為二氧化硅，所述生長阻擋層為T1、Ta或TiN;所述種子層為銅。
【文檔編號】H01L23/538GK106098687SQ201610624812
【公開日】2016年11月9日
【申請日】2016年8月3日 公開號201610624812.2, CN 106098687 A, CN 106098687A, CN 201610624812, CN-A-106098687, CN106098687 A, CN106098687A, CN201610624812, CN201610624812.2
【發明人】林潔馨, 傅興華, 馬奎, 楊發順
【申請人】貴州大學