互連結構、封裝的半導體器件和半導體器件的封裝方法

互連結構、封裝的半導體器件和半導體器件的封裝方法
【專利摘要】本發明公開了互連結構、封裝的半導體器件和半導體器件的封裝方法。在一些實施例中，互連結構包括第一后鈍化互連(PPI)層。第一PPI層包括接合焊盤和靠近接合焊盤的陰影焊盤材料。聚合物層位于第一PPI層上方，并且第二PPI層位于聚合物層上方。第二PPI層包括PPI焊盤。PPI焊盤通過聚合物層中的通孔耦合至接合焊盤。陰影焊盤材料靠近PPI焊盤并且包括比PPI焊盤的尺寸更大的尺寸。陰影焊盤材料設置為橫向圍繞PPI焊盤。
【專利說明】
互連結構、封裝的半導體器件和半導體器件的封裝方法
技術領域
[0001]本發明的實施例一般地涉及半導體技術領域，更具體地涉及半導體器件的封裝件及其封裝方法。
【背景技術】
[0002]半導體器件用于多種電子應用，諸如個人計算機、手機、數碼相機和其他的電子設備。通常通過以下步驟來制造半導體器件:在半導體襯底上方順序沉積絕緣或介電層、導電層和半導體材料層；以及使用光刻圖案化該多個材料層，以在該半導體襯底上形成電路組件和元件。通常在單個半導體晶圓上制造數十或數百集成電路。通過沿著劃線鋸切集成電路來切割單獨的管芯。然后，以多芯片模塊或以其他的封裝類型將單獨的管芯分別進行封裝。
[0003]半導體工業通過不斷減小最小部件尺寸來繼續提高各種電子組件(例如，晶體管、二極管、電阻器、電容器等)的集成密度，從而允許更多的部件集成到給定區域中。在一些應用中，這些更小的電子部件還需要使用比過去的封裝件更小面積的更小的封裝件。
[0004]用于已經開發的半導體器件的一種更小的封裝件是晶圓級封裝件(WLP)，其中集成電路被封裝到通常包括再分布層(RDL)或后鈍化互連件(PPI)的封裝件中，該再分布層或后鈍化互連件用作封裝件的接觸焊盤的多輸出引線，使得可以將電接觸件制造為比集成電路的接觸焊盤具有更大的間距。例如，WLP通常用于封裝要求高速度、高密度和更多的引腳數的集成電路(1C)。

【發明內容】

[0005]為了解決現有技術中所存在的缺陷，根據本發明的一方面，提供了一種互連結構，包括:第一后鈍化互連(PPI)層，包括接合焊盤和靠近所述接合焊盤設置的陰影焊盤材料；聚合物層，設置在所述第一PPI層上方；以及第二PPI層，設置在所述聚合物層上方，所述第二PPI層包括PPI焊盤，其中，所述PPI焊盤通過所述聚合物層中的通孔耦合至所述接合焊盤，所述陰影焊盤材料設置為靠近所述PPI焊盤并且包括比所述PPI焊盤的尺寸更大的尺寸，并且所述陰影焊盤材料設置為橫向圍繞所述PPI焊盤。
[0006]根據本發明的另一方面，提供了一種封裝的半導體器件，包括:集成電路管芯;第一后鈍化互連(PPI)層，設置在所述集成電路管芯上方，所述第一 PPI層包括接合焊盤、耦合至所述接合焊盤的PPI線以及靠近所述接合焊盤設置的陰影焊盤材料;聚合物層，設置在所述第一PPI層上方；以及第二PPI層，設置在所述聚合物層上方，所述第二PPI層包括PPI焊盤，其中，所述PPI焊盤通過所述聚合物層中的通孔耦合至所述接合焊盤，靠近所述PPI焊盤設置所述陰影焊盤材料，所述陰影焊盤材料包括的尺寸大于所述PPI焊盤的尺寸，并且所述陰影焊盤材料設置為橫向圍繞所述PPI焊盤并且橫向延伸越過所述PPI焊盤的橫向邊界。
[0007]根據本發明的又一方面，提供了一種封裝半導體器件的方法，所述方法包括:在集成電路管芯上方形成第一 PPI層，所述第一 PPI層包括接合焊盤、耦合至所述接合焊盤的PPI線以及靠近所述接合焊盤設置的陰影焊盤材料;在所述第一PPI層上方形成聚合物層；以及在所述聚合物層上方形成第二 PPI層，所述第二 PPI層包括PPI焊盤，其中，形成所述第二 PPI層包括通過所述聚合物層中的通孔將所述PPI焊盤耦合至所述第一 PPI層中的接合焊盤，所述陰影焊盤材料包括的尺寸大于所述PPI焊盤的尺寸，并且所述陰影焊盤材料設置為橫向圍繞所述PPI焊盤。
【附圖說明】
[0008]當結合附圖進行閱讀時，根據下面詳細的描述可以更好地理解本發明的各個方面。應該注意的是，根據工業中的標準實踐，各種部件沒有按比例繪制。實際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
[0009]圖1示出了根據本發明的一些實施例的用于封裝的半導體器件的互連結構的設計的截面圖。
[0010]圖2示出了根據一些實施例的圖1所示的互連結構的設計的后鈍化互連(PPI)焊盤、接合焊盤和PPI線的俯視圖。
[0011]圖3示出了根據本發明的一些實施例的用于封裝的半導體器件的互連結構的設計的截面圖，其中靠近互連結構的接合焊盤并且靠近PPI焊盤設置陰影(shadow)焊盤材料。
[0012]圖4示出了根據一些實施例的圖3所示的互連結構的設計的PPI焊盤、接合焊盤、PPI線和陰影焊盤材料的俯視圖。
[0013]圖5至圖11示出了根據一些實施例的封裝的半導體器件的互連結構的PPI焊盤、接合焊盤、PPI線和陰影焊盤材料的俯視圖。
[0014]圖12是根據一些實施例的在互連結構或多個互連結構中包括陰影焊盤材料的封裝的半導體器件的截面圖。
[0015]圖13是根據一些實施例的疊層封裝件(POP)器件的截面圖，其中POP器件的封裝的半導體器件包括陰影焊盤材料。
[0016]圖14是根據本發明的一些實施例的封裝半導體器件的方法的流程圖。
[0017]圖15是根據一些實施例的封裝半導體器件的方法的流程圖。
【具體實施方式】
[0018]以下公開內容提供了許多不同實施例或實例，用于實現所提供主題的不同特征。以下描述組件和布置的特定實例以簡化本發明。當然，這些僅是實例并且不意欲限制本發明。例如，在以下描述中，在第二部件上方或上形成第一部件可以包括第一部件和第二部件形成為直接接觸的實施例，也可以包括形成在第一部件和第二部件之間的附加部件使得第一部件和第二部件不直接接觸的實施例。另外，本發明可以在多個實例中重復參考標號和/或字符。這種重復是為了簡化和清楚的目的，并且其本身不指示所討論的各個實施例和/或配置之間的關系。
[0019]此外，為了便于描述，本文中可以使用諸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等空間關系術語以描述如圖所示的一個元件或部件與另一元件或部件的關系。除圖所示的方位之外，空間關系術語意欲包括使用或操作過程中的器件的不同的方位。裝置可以以其它方式進行定位(旋轉90度或在其他方位)，并且在本文中使用的空間關系描述符可同樣地作相應地解釋。
[0020]本發明公開了互連結構、封裝的半導體器件和封裝半導體器件的方法。本文中將描述包括陰影焊盤材料的封裝器件，該陰影焊盤材料設置為靠近互連結構的接合焊盤并且位于后鈍化互連(PPI)焊盤下方以及靠近該后鈍化互連焊盤。陰影焊盤材料可以降低互連結構的應力、提高信號設計靈活性、改善芯片-封裝件相互作用(CPI)窗口并且還提供其他的優勢。公開了包括位于PPI焊盤下方并且靠近該焊盤以及耦合至接合焊盤的陰影焊盤材料的一些實施例，為了將一個襯底附接于另一個襯底的目的而在互連結構和封裝件中實施該接合焊盤，其中每一個襯底都可以是管芯、晶圓、印刷電路板、封裝襯底等，從而允許管芯-管芯、晶圓-管芯、晶圓-晶圓、管芯或晶圓-印刷電路板或封裝襯底型的封裝等。在通篇的多個示圖和示例性實施例中，類似的參考數字用于表示類似的元件。
[0021]首先參考圖1，示出了根據本發明的一些實施例的用于封裝的半導體器件的部分100的互連結構126的設計的截面圖。圖2示出了根據一些實施例的圖1所示的互連結構的設計的后鈍化互連(PPI)焊盤128、接合焊盤132和PPI線130的俯視圖。
[0022]在一些實施例中，封裝的半導體器件的部分100包括耦合至用于封裝工藝的載體103a(以虛線示出，如，圖1中的虛線)的集成電路管芯101。集成電路管芯101包括具有電路112的襯底102并且具有形成在該襯底上的絕緣材料104。在一些實施例中，在絕緣材料104內或上方形成接觸焊盤110，并且接觸焊盤116耦合至接觸焊盤110。鈍化層118設置在接觸焊盤116的一部分和襯底102上方。第一聚合物層120a形成在鈍化層118上方，并且第一 PPI層124a形成在第一聚合物層120a上方。第一 PPI層124a包括耦合至接合焊盤132的PPI線130IPI線130包括延伸進第一聚合物層120a和鈍化層118的開口中的通孔部分，以建立與接觸焊盤116的電接觸。第二聚合物層120b形成在PPI線130、接合焊盤132的一部分和第一聚合物層120a的一部分上方。第二 PPI層124b形成在第二聚合物層120b上方。第二 PPI層124b包括形成在第二聚合物層120b上方的PPI焊盤128 JPI焊盤128通過第二聚合物層120b中的通孔129耦合至第一 PPI層124a中的接合焊盤132。在一些實施例中，連接件136耦合至或可耦合至PPI焊盤128。
[0023]圖2所示的俯視圖示出了圖1所示的互連結構126的設計的PPI線130、接合焊盤132、通孔129和PPI焊盤128的一些形狀、尺寸和相對尺寸。在一些實施例中，接合焊盤132在通孔129的側部比通孔129大尺寸do，其中尺寸do包括大約20μπι或更小，大約2μπι至大約15μπι，或大約5μηι至大約ΙΟμπι。尺寸do還可以包括其他值，諸如約大于20μηι。例如，尺寸do包括從通孔129的邊緣至接合焊盤132的邊緣的距離。互連結構126的設計的接合焊盤132的直徑或寬度小于PPI焊盤128的直徑或寬度。在圖1和圖2中未標注出PPI焊盤128的直徑或寬度:參見圖3和圖4中的尺寸d3，本文中將對其進行進一步描述。
[0024]根據本發明的一些實施例，改變或修改圖1和圖2所示的互連結構126的設計，以包括第一 PPI層124a中的附加材料，其中在一些實施例中，本文中還將附加材料稱為陰影焊盤材料(參見圖3和圖4所示的陰影焊盤材料134)。陰影焊盤材料134形成在第一 PPI層124a內。陰影焊盤材料134還形成為靠近第二PPI層124b中的PPI焊盤128。例如，陰影焊盤材料134包括在第一PPI層124a中并靠近覆蓋陰影焊盤材料134的一部分PPI焊盤128。陰影焊盤材料134的一些部分形成在PPI焊盤128下方，并且陰影焊盤材料134的其他部分形成為以延伸越過PPI焊盤128的邊緣，以在PPI焊盤128的下方形成PPI焊盤128的加長的陰影形狀。在一些實施例中，例如，改變互連結構包括:陰影焊盤材料134的設置在PPI焊盤128下方的第一部分和陰影焊盤材料134延伸過PPI焊盤128的邊緣的第二部分。
[0025]在一些實施例中，例如，陰影焊盤材料134的至少一部分設置為橫向圍繞PPI焊盤128的至少一部分。作為另一實例，在一些實施例中，陰影焊盤材料134的至少一部分橫向延伸越過PPI焊盤128的橫向邊界。
[0026]陰影焊盤材料134設置為圍繞接合焊盤132的一部分，以增大第一PPI層124a的位于PPI焊盤128下面并且靠近該PPI焊盤的導電材料的總量。陰影焊盤材料134還設置為靠近耦合至接合焊盤132的PPI線130。在一些實施例中，陰影焊盤材料134與接合焊盤132、PPI線130和設置在第一PPI層124a內的其他元件相結合，其中，該其他元件位于PPI焊盤128下方且靠近該PPI焊盤，與PPI焊盤128相比，具有加長的尺寸的陰影焊盤材料134包括與PPI焊盤128基本相同或類似的形狀。因此，在一些實施例中，例如，陰影焊盤材料134和在第一PPI層124a內設置的其他元件具有PPI焊盤128的陰影的外形，其中，該其他元件位于PPI焊盤128下方且靠近該PPI焊盤。
[0027]在一些實施例中，選擇陰影焊盤材料或材料134的形狀作為第一PPI層124a內的其他元件的功能件(funct1n)，以實現第一PPI層124a中的設置在PPI焊盤128下方并且靠近該PPI焊盤的導電材料的期望的整體PPI焊盤陰影形狀，其中，該其他元件位于PPI焊盤128下方并且靠近該PPI焊盤。因此，在一些實施例中，對于互連結構126中的每一個PPI焊盤128來說，基于位于每一個PPI焊盤128下方并且靠近該每一個PPI焊盤128的其他元件(諸如接合焊盤132和PPI線130)的形狀和存在，陰影焊盤材料或材料134的形狀可以變化。
[0028]圖3示出了根據一些實施例的封裝的半導體器件(參見圖12和圖13所示的封裝的半導體器件140)的部分100的互連結構126的設計截面圖，其中陰影焊盤材料134設置為靠近互連結構126的第一 PPI層124a內的接合焊盤132并且靠近第二 PPI層124b內的上面的PPI焊盤128。圖4示出了根據一些實施例的圖3所示的互連結構126的設計的PPI焊盤128、接合焊盤132、PPI線130和陰影焊盤材料134的俯視圖。圖4所示的俯視圖示出了根據一些實施例的互連結構126的設計的PPI線130、接合焊盤132、陰影焊盤材料134、通孔129和PPI焊盤128的一些形狀、尺寸和相對尺寸。
[0029]在圖4所示的一些實施例中，陰影焊盤材料134耦合至接合焊盤132。在一些實施例中，例如，陰影焊盤材料134形成為與接合焊盤132直接對接和相鄰。陰影焊盤材料134還設置為靠近PPI線130的一部分。在圖4所示的實施例中，例如，陰影焊盤材料134形成為與位于PPI焊盤128下方并且靠近該PPI焊盤的PPI線130的一部分直接對接和相鄰。
[0030]在一些實施例中，接合焊盤132、陰影焊盤材料134以及PPI線130的一部分在通孔129的側部上比通孔129大尺寸cU，其中尺寸Cl1包括大約ΙΟμπι至大約ΙΟΟμπι，或大約12μπι至大約80μπι。例如，尺寸CU包括從通孔129的邊緣至陰影焊盤材料134的邊緣的距離。在一些實施例中，通孔129的直徑可以為大約20μπι至約150μπι。尺寸CU和通孔129的直徑還可以包括其他值。
[0031]在一些實施例中，PPI焊盤128的直徑或寬度包括尺寸d3，其中尺寸d3包括大約220μm或更小，大約150μηι至大約210μηι，大約160μηι至大約200μηι，或大約170μηι至大約190μηι。尺寸d3還可以包括其他值，諸如約大于220μπι或更大。
[0032]陰影焊盤材料134的直徑或寬度包括尺寸d4，其中尺寸d4大于包括尺寸d3的PPI焊盤128的直徑或寬度。在圖4所示的實施例中，尺寸d4包括陰影焊盤材料134的外徑或外部寬度。例如，在俯視圖中，尺寸d4包括陰影焊盤材料134的一個邊緣至陰影焊盤材料134的相對邊緣之間的距離。在一些實施例中，尺寸d4的陰影焊盤材料134的直徑或寬度在PPI焊盤128的側部上比包括尺寸d3的PPI焊盤128的直徑或寬度大包括尺寸d2的量。在一些實施例中，尺寸d2包括大約5μπι至約20μπι。在一些實施例中，例如，尺寸d2包括足以釋放上面的PPI焊盤128的應力的量。在一些實施例中，沿著PPI焊盤128的整個側部或多個側部的尺寸出基本相同，使得均勻地釋放PPI焊盤128的應力。在一些實施例中，接合焊盤132和陰影焊盤材料134的圖案或形狀相對于PPI焊盤128的位置對稱。例如，在一些實施例中，陰影焊盤材料134和PPI焊盤128問心ο
[0033]陰影焊盤材料134設置為橫向圍繞PPI焊盤128的一部分，并且陰影焊盤材料134的一部分橫向延伸越過PPI焊盤128的橫向邊界。例如，如圖4的俯視圖所示，陰影焊盤材料134的一部分橫向延伸穿過PPI焊盤128的邊緣。陰影焊盤材料134的另一部分在PPI焊盤128下方設置在PPI焊盤128的邊緣內。
[0034]在一些實施例中，陰影焊盤材料134在形成接合焊盤132和PPI線130的相同材料層中設置在接合焊盤132的一部分周圍，并且陰影焊盤材料134包括與接合焊盤132和PPI線130相同的材料。陰影焊盤材料134設置為靠近接合焊盤132并且靠近PPI線130的一部分。在圖4所示的實施例中，陰影焊盤材料134設置為與PPI線130的一部分相鄰;因此，陰影焊盤材料134電耦合至PPI線130。陰影焊盤材料134耦合至與PPI線130、接合焊盤132和PPI焊盤128耦合的相同的元件或互連結構126中的其他位置處的電功能件。例如，陰影焊盤材料134可以耦合至信號線、地線、電源線或其他類型的電連接件或功能件。
[0035]在圖4所示的實施例中，陰影焊盤材料134和接合焊盤132包括連續的材料部分。例如，陰影焊盤材料134與PPI焊盤132連接。在一些實施例中，陰影焊盤材料134耦合至接合焊盤132。在其他實施例中，陰影焊盤材料134和接合焊盤132的材料可以不連續并且可以是不連接的，本文中將進一步對其進行描述。
[0036]在圖4所示的實施例中，陰影焊盤材料134的形狀基本包括部分圓形或部分環形。例如，陰影焊盤材料134的形狀包括設置在接合焊盤132周圍并且靠近PPI線130的一部分的部分圓形或部分環形。根據一些實施例，陰影焊盤材料134還可以包括其他的形狀，本文中將參考圖5至圖11進一步對其進行描述，這些附圖示出了封裝的半導體器件140的互連結構126的PPI焊盤128、接合焊盤132、PPI線130和陰影焊盤材料134的俯視圖。
[0037]在圖5中，耦合至接合焊盤132的PPI線130從接合焊盤132的第一側部遠離接合焊盤132延伸。PPI線130還從接合焊盤132的第二側部遠離接合焊盤132延伸經過接合焊盤132。例如，在圖5中，PPI線130從附圖的頂部延伸至接合焊盤132，并且PPI線130還朝向附圖的底部延伸經過接合焊盤132WPI線130還可以從附圖的其他位置和/或接合焊盤132延伸或延伸至該附圖的其他位置和/或該接合焊盤。陰影焊盤材料134的形狀基本包括設置為靠近接合焊盤132以及PPI線130的一部分的圓形的兩個部分或環形的兩個部分。在圖5所示的實施例中，陰影焊盤材料134不耦合或不連接至接合焊盤132或PPI線130;而是，陰影焊盤材料134設置為靠近接合焊盤132和PPI線130。例如，陰影焊盤材料134可以與接合焊盤132和PPI線130間隔開預定的距離，諸如大約5μπι至大約ΙΟμπι。介于陰影焊盤材料134與接合焊盤132和PPI線130之間的間隔還可以包括其他值。在一些實施例中，陰影焊盤材料134包括設置為靠近接合焊盤132以及設置在PPI焊盤128下方并且靠近該PPI焊盤128的偽導電材料，該偽導電材料沒有電耦合或連接至互連結構126的其他導電部件或元件。
[0038]因此，在一些實施例中，PPI線130可以完全延伸通過陰影焊盤材料134，以從接合焊盤132和PPI焊盤128的另一側部或另一位置離開。圖5所示的實施例還可以包括PPI線130，該PPI線終止于如圖4所示的接合焊盤132。
[0039]請注意，圖4所示的實施例還可以包括如圖5所示的PPI線130，該PPI線朝向接合焊盤132和陰影焊盤材料134延伸并且還遠離接合焊盤132和陰影焊盤材料134延伸。例如，在圖4中，PPI線130從接合焊盤132的第一側部遠離接合焊盤132延伸，該PPI線可以從接合焊盤132的第二側部遠離接合焊盤132延伸經過接合焊盤132或沿著PPI焊盤128的側部的其他位置處延伸經過該接合焊盤132。
[0040]圖6示出了陰影焊盤材料134包括PPI線130’的一部分的本發明的一些實施例。陰影焊盤材料134設置為靠近接合焊盤132和PPI線130并且該陰影焊盤材料的形狀基本包括設置為靠近或圍繞接合焊盤132并且靠近PPI線130的一部分的部分圓形或部分環形。PPI線130’從接合焊盤132的第一側部遠離接合焊盤132延伸并且從接合焊盤132的第二側部遠離接合焊盤132延伸。陰影焊盤材料134的一部分耦合至PPI線130’，以將靠近接合焊盤132的第一側部和第二側部的PPI線130’加寬或加長到圓形或環形形狀之外(如，在圖6所示的實施例中，位于附圖的右側)。陰影焊盤材料134的另一部分在接合焊盤132的周圍向上彎曲為圓形或環形形狀(如，在圖6所示的實施例中，位于附圖的左側)。在一些實施例中，PPI線130包括第一 PPI線130，并且PPI線130’包括靠近接合焊盤132、第一 PPI線130和/或陰影焊盤材料134的第二PPI線130’( S卩，在一些實施例中，PPI線130’包括陰影焊盤材料134)。例如，在圖6所示的實施例中，PPI線130’耦合至陰影焊盤材料134。陰影焊盤材料134電耦合至相同的信號線、地線、電源線或與PPI線130’耦合的其他類型的電連接件或功能件。
[0041]請注意，在圖6所示的實施例中，第二PPI線130’可以沿著陰影焊盤材料134在一個位置處遠離接合焊盤132延伸。同樣，第一 PPI線130可以在兩個位置處遠離接合焊盤132延伸。例如，在一些實施例中，第一PPI線130和/或第二PPI線130’可以在一個、兩個或三個或更多位置處遠離接合焊盤132延伸。
[0042]圖7示出了PPI線130、130’和130”設置為靠近接合焊盤132和PPI焊盤128的一些實施例。如圖7所示的實施例所示的，第一PPI線130耦合至接合焊盤132。陰影焊盤材料134的第一部分包括第二PPI線130’的一部分。例如，如圖7所示的實施例所描述的，陰影焊盤材料134的第一部分基本包括PPI線130’的加長或加寬的部分。第三PPI線130”設置為靠近接合焊盤132、PPI線130和包括陰影焊盤材料的第一部分134的PPI線130’。陰影焊盤材料的第二部分(圖7中標注為134”)設置靠近第三PPI線130”并且靠近接合焊盤132。陰影焊盤材料的第二部分134”基本包括部分圓形或部分環形的形狀。陰影焊盤材料134和134”的從陰影焊盤材料的第一部分134的外部邊緣至陰影焊盤材料的第二部分134”的外部邊緣的直徑或寬度包括尺寸ck，該尺寸d4大于PPI焊盤128的包括d3的直徑或寬度。
[0043]例如，PPI線130、130’和130”與陰影焊盤材料134和134”可以相互間隔開預定的量，諸如大約5μπι至大約1ymt3PPI線130、130’、130”與陰影焊盤材料134和134”也可以間隔開其他的尺寸。
[0044]圖8示出了陰影焊盤材料134基本包括部分正方形的形狀的一些實施例。陰影焊盤材料134設置在接合焊盤132周圍，該接合焊盤位于PPI焊盤128下方并且靠近該PPI焊盤。圖8還示出了 PPI焊盤可以包括如128’處的虛線所示的正方形形狀。例如，在圖8所示的實施例中，尺寸山在陰影焊盤材料134的側部的所有部分上不相等。在PPI焊盤128是圓形的一些實施例中，正方形形狀的陰影焊盤材料134的角部的尺寸d2’大于正方形形狀的陰影焊盤材料134延伸經過PPI焊盤128的其他區域處的尺寸d2。
[0045]圖5至圖7所示的其他實施例也可以包括在圖8所示的實施例中，諸如包括:如圖5所示的完全在PPI焊盤128下面延伸的PPI線130;如圖6所示的包括PPI線130’的一部分的陰影焊盤材料134;如圖7所示的設置在PPI焊盤128下方的第三PPI線130”以及陰影焊盤材料134、134”的兩個或更多部分;和/或如圖5、圖6、圖7所示的設置為靠近但未耦合至接合焊盤132和PPI線130的陰影焊盤材料134。
[0046]圖9示出了陰影焊盤材料134的形狀基本包括網狀或部分網狀的一些實施例，并且圖10示出了陰影焊盤材料134的形狀基本包括諸如八邊形的部分多邊形的一些實施例。陰影焊盤材料134也可以包括其他幾何形狀或幾何形狀的多部分。也可以在圖8、圖9和圖10所示的一些實施例中實施圖5所示的實施例。例如，在圖5中，陰影焊盤材料134的形狀基本包括部分圓形或部分環形。圖5所示的陰影焊盤材料134的形狀也可以包括分別如圖8、圖9和圖10所示的部分正方形、部分網形或部分多邊形。同樣地，圖6和圖7所示的實施例包括的陰影焊盤材料134和134”的形狀可以為部分正方形、部分網形或部分多邊形。
[0047]在其他實施例中，如圖11所示，陰影焊盤材料134可以包括多個圓形。在一些實施例中，例如，陰影焊盤材料134可以包括具有基本為圓形形狀的材料塞的陣列(如，交錯或非交錯)。在其他實施例中，陰影焊盤材料134的形狀還可以基本包括多個正方形、多個多邊形或多個其他形狀。也可以通過圖6至圖10所示的實施例來實施圖11所示的實施例。
[0048]因此，在一些實施例中，在封裝的半導體器件140的俯視圖中，陰影焊盤材料134的形狀基本包括部分圓形、部分環形、部分正方形、部分多邊形(即，多邊形的一部分)、網形、部分網形、多個圓形、多個正方形、多個多邊形和/或它們的組合。陰影焊盤材料134也可以包括其他形狀。
[0049]在一些實施例中，設置在PPI焊盤128下方的材料的形狀基本包括PPI焊盤128的加長陰影。例如，在圖4至圖6以及圖9和圖10所示的實施例中，設置在PPI焊盤128下方的材料包括接合焊盤132、PPI線130的一部分和陰影焊盤材料134。設置在PPI焊盤128下方并且靠近該PPI焊盤的接合焊盤132、PPI線130的一部分以及陰影焊盤材料134的形狀可以基本包括上面的PPI焊盤128的加長陰影。同樣地，在圖7所示的實施例中，設置在PPI焊盤128下方并且靠近該PPI焊盤的接合焊盤132、PPI線130、130’和130”的一部分以及陰影焊盤材料134和134”的形狀可以基本包括上面的PPI焊盤128的加長陰影。在圖8所示的PPI焊盤128’的形狀基本包括正方形的一些實施例中，作為另一實例，包括接合焊盤132、PPI線130的一部分和陰影焊盤材料134的下面的材料的形狀基本包括上面的PPI焊盤128’的加長陰影。
[0050]再次參考圖3，接下來將更加詳細地描述根據本發明的一些實施例的處于各個階段的封裝半導體器件的方法。在一些實施例中，首先，提供載體103a，并且集成電路管芯101耦合至載體103a。載體103a包括晶圓或用于封裝工藝的其他類型的襯底作為封裝一個或更多集成電路管芯101的平臺。在一些實施例中，例如，在封裝多個集成電路管芯101之后，稍后去除載體103a。
[0051]根據實施例，示出了包括襯底102的集成電路管芯101，該襯底具有形成在其上的電路112。例如，襯底102可以包括摻雜或未摻雜的塊狀硅、或絕緣體上半導體(SOI)襯底的有源層。通常，SOI襯底包括形成在絕緣層上的半導體材料層，諸如硅。例如，絕緣層可以是掩埋氧化物(BOX)層或氧化硅層。絕緣層設置在襯底102上，該襯底通常包括硅、其他的半導體材料或玻璃襯底。也可以使用諸如多層或梯度襯底的其他襯底。
[0052]襯底102的電路112可以是適合于特定應用的任何類型的電路。在實施例中，電路112包括形成在襯底102上的電器件以及包括覆蓋電器件的一個或多個介電層的絕緣材料104。金屬層形成可以在絕緣材料104內、上和/或之間以傳送電器件之間的電信號，諸如導線和通孔(未示出)。電器件可以形成在絕緣材料104的一個或多個介電層中。作為其他的實例，形成在襯底102內或上的電路112可以包括多個N型金屬氧化物半導體(NMOS)和/或P型金屬氧化物半導體(PMOS)器件，諸如晶體管、電容器、電阻器、二極管、光電二極管、熔絲等，將這些器件互連以執行一種或多種功能。該功能可以包括存儲結構、邏輯結構、處理結構、傳感器、放大器、電源布線、輸入/輸出電路等。本領域的普通技術人員將理解，為了示例性目的提供以上實例，以進一步解釋一些示例性實施例的應用并且不意味著以任何方式限制本發明。其他電路可以適當地用于給定應用。
[0053]在一些實施例中，絕緣材料104或其部分包括層間介電(ILD)層，例如，該層間介電(ILD)層可以通過本領域內已知的任何合適的方法(諸如，旋涂、化學汽相沉積(CVD)和等離子體增強的CVD(PECVD)、高密度等離子體CVD(HDPCVD)等)由低介電常數(低K)介電材料(諸如，磷硅酸鹽玻璃(PSG)、硼磷硅酸鹽玻璃(BPSG)、氟硅酸鹽玻璃(FSG)、Si0xCy、旋涂玻璃(S0G)、旋涂聚合物、娃碳材料、它們的化合物、它們的組合物、它們的組合等)形成。在一些實施例中，絕緣材料104可以包括多個介電層。
[0054]在絕緣材料104內、上和/或穿過該絕緣材料形成接觸焊盤(諸如圖3所示的接觸焊盤110)，以提供與襯底102的電路112的電接觸。例如，可以通過如下方法來形成接觸焊盤110:使用光刻技術來沉積并且圖案化形成在絕緣材料104上方的光刻膠材料以暴露絕緣材料104的要形成接觸焊盤110的部分。蝕刻工藝(諸如各向異性干蝕刻工藝)可以用于在絕緣材料104中創建開口。開口可以內襯有擴散阻擋層和/或附接層(未示出)，并且使用鑲嵌工藝填充有導電材料。在一些實施例中，擴散阻擋層包括以下材料的一層或多層:TaN、Ta、TiN、T1、CoW等，并且導電材料包括銅、鎢、鋁、銀和它們的組合等，從而形成圖3所示的接觸焊盤110。也可以通過在絕緣材料104上方沉積導電材料，并且使用光刻圖案化導電材料以形成接觸焊盤110，使用減去法(subtractive process)來形成接觸焊盤110。
[0055]絕緣材料104或其部分還可以包括具有導線和通孔的一個或多個金屬間介電(MD)層。在一些實施例中，絕緣材料104包括設置在ILD層上方的MD層。通常，集成電路管芯101的絕緣材料104可以包括一個或多個MD和/或ILD層以及用于將襯底102的電路彼此互連并且還用于為集成電路管芯101提供外部電連接的相關金屬化層。
[0056]應該注意，一個或多個蝕刻停止層(未示出)可以位于絕緣材料104的介電層中的相鄰介電層之間，例如，介于絕緣材料104的ILD層和/或IMD層的介電層之間。通常，當形成通孔和/或接觸件(未示出)時，蝕刻停止層提供停止蝕刻工藝的機制。蝕刻停止層由具有與相鄰層(諸如下面的半導體襯底102以及上面和下面的絕緣材料104的絕緣層)不同的蝕刻選擇性的介電材料形成。在一些實施例中，絕緣材料104的蝕刻停止層可以由通過CVD、PECVD或其他方法所沉積S iN、S i CN、S i CO、CN、它們的組合等形成。
[0057]在一些實施例中，接觸焊盤110設置在絕緣材料104的最上部的頂D層中，以提供與襯底102的電路112的外部電連接。在一些實施例中，接觸焊盤116可以形成在接觸焊盤110上方。接觸焊盤116可以包括鋁焊盤或鋁銅焊盤，但是可以使用其他金屬材料。在一些實施例中，不包括接觸焊盤116。
[0058]在一些實施例中，鈍化層118形成在集成電路管芯101的絕緣材料104上方。鈍化層可以由諸如SiN、等離子體增強的氧化物(PEOX)、等離子體增強的SiN(PE-SiN)、等離子體增強的未摻雜的硅酸鹽玻璃(PE-USG)等的介電材料形成。形成鈍化層118使得暴露接觸焊盤110或接觸焊盤116的至少一部分。通過毯式沉積形成鈍化層118并且使用光刻工藝來圖案化該鈍化層，以提供接觸焊盤110或116上方的開口并且保護下面的層防止各種環境的污染。在一些實施例中，不包括鈍化層118。
[0059]在包括鈍化層118的實施例中，第一聚合物層120a形成在襯底102上方，如，位于絕緣材料104和接觸焊盤110或116上方，或位于鈍化層118和接觸焊盤110或116上方。第一聚合物層120a可以由聚合物形成，諸如聚苯并惡唑(PBO)、聚酰亞胺(PI)、環氧樹脂、苯并環丁烯(BCB)、模塑料等或它們的組合。例如，第一聚合物層120a的厚度可以包括大約3μπι至約30μπι。在一些實施例中，第一聚合物層120a的厚度可以大于30μηι。例如，用于第一聚合物層120a的形成方法可以包括旋涂、涂布(dispensing)、熱壓縮、CVD、物理汽相沉積(PVD)或其他的方法。可以執行固化步驟以固化第一聚合物層120a。第一聚合物層120a還可以包括其他的材料、尺寸和形成方法。
[0060]通過在第一聚合物層120a上方形成光刻膠層(未示出)以及將光刻膠曝光于從其上具有期望的圖案的光刻掩模(未示出)所反射的或穿過該光刻掩模的能量，使用光刻工藝圖案化第一聚合物層120a。然后顯影光刻膠，并且灰化和/或蝕刻掉光刻膠的曝光(或未曝光，取決于光刻膠包括正性光刻膠還是負性光刻膠)部分。然后在用于第一聚合物層120a的蝕刻工藝期間將光刻膠的圖案化層用作蝕刻掩模。然后使用灰化和/或蝕刻工藝去除光刻膠的層。
[0061]圖案化的第一聚合物層120a包括接觸焊盤110和/或接觸焊盤116上方的開口，使得通過互連結構126來建立與接觸焊盤110和/或116的電連接。
[0062]接下來，互連結構126形成在第一聚合物層120a和接觸焊盤110和/或116上方。在一些實施例中，例如，互連結構126包括再分布層(RDL)，該再分布線為封裝的半導體器件提供水平方向上的電連接。為了形成互連結構126，導電材料形成在圖案化的第一聚合物層120a上方。在一些實施例中，導電材料包括銅、銅合金、其他金屬或其他導電材料。在一些實施例中，導電材料可以包括:使用濺射工藝形成的鈦或其他的晶種材料的薄層，如包括大約2μπι至大約3μπι或更小的厚度;和電鍍在鈦層上方的銅、銅合金或其他金屬的層。例如，導電材料的總厚度包括大約3μπι至大約30μπι。在其他實施例中，導電材料可以是多層結構，諸如涂覆有化學鍍鎳鈀浸金(ENEPIG)的銅層，該化學鍍鎳鈀浸金包括鎳層、鎳層上的鈀層和鈀層上的金層。可以使用浸鍍形成金層。導電材料還可以包括其他的材料、尺寸和形成方法。
[0063]然后圖案化導電材料以形成PPI線130、接合焊盤132和陰影焊盤材料134。在一些實施例中，利用適合于導電材料的蝕刻化學劑，使用光刻工藝來圖案化導電材料，該光刻工藝與關于第一聚合物層120a所描述的光刻工藝類似。例如，也可以通過形成在第一聚合物層120a上方的圖案化的掩模材料(未示出)鍍導電材料來形成PPI線130、接合焊盤132和陰影焊盤材料134。例如，在導電材料包括銅或銅合金的一些實施例中，鍍工藝可以用于形成導電材料。然后在鍍工藝之后去除掩模材料。在一些實施例中，PPI線130、接合焊盤132和陰影焊盤材料134包括在第一PPI層124a中。
[0064]第二聚合物層120b形成在第一PPI層124a和第一聚合物層120a上方。第二聚合物層120b可以包括與第一聚合物層120a類似的材料、尺寸和形成方法。使用光刻工藝來圖案化第二聚合物層120b，以在接合焊盤132上方的第二聚合物層120b中形成用于通孔129的開
□ O
[0065]然后使用沉積和光刻工藝或鍍工藝在圖案化的第二聚合物層120b上方形成導電材料，以形成PPI焊盤128和通孔129。例如，用于PPI焊盤128和通孔129的導電材料和其形成工藝包括與關于用于PPI線130、接合焊盤132和陰影焊盤材料134的導電材料所述類似的材料、尺寸和形成方法。在一些實施例中，PPI焊盤128包括在第二 PPI層124b中。
[0066]第一 PPI層124a和第二 PPI層124b包括具有PP1、RDL的互連結構126或其他類型的互連結構。互連結構126包括設置在第二聚合物層120b上方的PPI焊盤128，其中，該PPI焊盤通過通孔129、接合焊盤132和PPI線130耦合至集成電路管芯101的接觸焊盤110和/或116。設置在第二聚合物層120b上方的PPI焊盤128提供電連接，可以在該PPI焊盤上放置諸如焊球或凸塊的電連接件136。還可以在用于PPI線130、接合焊盤132、陰影焊盤材料134、通孔129和/或PPI焊盤128的導電材料的形成工藝期間形成其他導電跡線或PPI線。
[0067]PPI線130、接合焊盤132和陰影焊盤材料134由相同的導電材料層形成。在一些實施例中，PPI線130、接合焊盤132和陰影焊盤材料134彼此是構成整體所必須的并且在諸如圖4、圖8和圖10所示的實施例的一些實施例中，包括導電材料的連續部分。在一些附圖中僅示出了一個PPI焊盤128、PPI線130、接合焊盤132、通孔129和陰影焊盤材料134;然而，根據一些實施例，多個PPI焊盤128、PPI線130、接合焊盤132、通孔129和陰影焊盤材料134形成在封裝器件的表面上并且用于建立外部電連接。在一些實施例中，例如，PPI焊盤128、PPI線130、接合焊盤132、通孔129和陰影焊盤材料134包括再分布層(RDL)或封裝器件的部分100的其他的互連布線結構。
[0068]通常，通孔129、接合焊盤132和PPI線130提供從集成電路管芯101的接觸焊盤110和/或116至PPI焊盤128的電連接。PPI焊盤128是設置在第二聚合物層120b上方的加長區域，該PPI焊盤被設計為通過諸如焊球的連接件136來供應外部電連接。圖4至圖11所示的PPI焊盤128是圓形的并且圖8所示的PPI焊盤128’是正方形的，但是可以使用其他形狀。
[0069]PPI線130可以具有窄、寬或楔形形狀。PPI線130可以包括基本恒定的厚度和寬度。在一些附圖中，PPI線130示出為直線;然而，在一些實施例中，PPI線130可以包括彎曲形狀。PPI線130包括第一端131a和與第一端131a相對的第二端131b。在一些實施例中，PPI線130的第一端131a耦合至PPI焊盤128，并且PPI線130的第二端131b耦合至集成電路管芯101的接觸焊盤110或116。
[0070]此外，在圖3示出一些實施例中，連接件136然后耦合至PPI焊盤128 JPI焊盤128用于連接至連接件136，以通過PPI線130、接合焊盤132、通孔129和PPI焊盤128的方式在接觸焊盤110和/或116與連接件136之間形成連接。連接件136可以具有比PPI焊盤128的直徑或寬度大的直徑或小的直徑。
[0071]在一些實施例中，例如，連接件136包括共晶材料并且可以包括焊料凸塊或焊球。本文中使用的詞語“焊料”包括鉛基焊料和無鉛焊料兩者，諸如:用于鉛基焊料的Pb-Sn組分;包括InSb的無鉛焊料;錫、銀和銅(“SAC")組分；以及具有公共熔點并且在電應用中形成導電焊料連接的其他共晶材料。例如，對于無鉛焊料來說，可以使用具有不同組分的SAC焊料，諸如SAC 105(Sn 98.5%、Ag 1.0%、Cu 0.5%)、SAC 305和SAC 405。諸如焊球的無鉛導電材料也可以由SnCu化合物形成，而不使用銀(Ag)。可選地，無鉛焊料連接件可以包括錫和銀、Sn-Ag，而不使用銅。連接件136可以是作為柵的連接件136的陣列中的一個，該陣列被稱為“球柵陣列”或“BGA”。連接件136可以可選地布置為其他形狀。在一些實施例中，連接件136包括具有球體形狀的導電球。可選地，連接件136可以包括其他形狀。例如，連接件136也可以包括非球形導電連接件。
[0072]在一些實施例中，使用落焊球工藝使連接件136附接于PPI焊盤128。在連接件136安裝工藝期間，或在連接件136安裝工藝之后，可以使連接件136的共晶材料回流。在一些實施例中，例如，連接件136的材料包括適用于在預定溫度下熔化的諸如焊料的共晶材料。在一些實施例中，例如，連接件136可以包括焊球或焊料凸塊。連接件136也可以包括其他類型的連接器件，諸如導電凸塊、導電球、導電柱、非球形連接件或其他連接件。當連接件136的共晶材料冷卻時，連接件136可以用于將封裝的半導體器件140電耦合或機械耦合至其他的器件或目標。
[0073]在一些實施例中，如圖3中的虛線所示，然后模制材料(molding material)138形成在第二聚合物層120b的暴露部分上方并且圍繞連接件136和PPI焊盤128。可以使模制材料138的頂部進行凹進，使得暴露連接件136的頂部。也可以控制應用的模制材料138的量，使得暴露連接件136的頂部。在一些實施例中，例如，可以在模制材料138的固化工藝和等離子體處理工藝期間應用模塑料夾具。
[0074]例如，模制材料138包括由絕緣材料(諸如環氧樹脂、填充材料、應力釋放劑(SRA)、附著力促進劑、其他的材料或它們的組合)組成的模塑料。在一些實施例中，模制材料138包括液體或膠體(當應用時)使得該模制材料在流入連接件136之間并且圍繞該連接件流動。然后模制材料138被固化或允許被干燥，使得該模制材料形成固體。
[0075]在一些實施例中，封裝的半導體器件140的部分100的互連結構126包括沒有焊球底部金屬(UBM)的多輸入(UFI)互連結構，其具有兩個再分布層(RDL):第一PPI層124a和第二 PPI層124b WFI互連結構126有利地不需要UBM結構，提供了時間和成本的節省。
[0076]圖12是根據一些實施例的封裝的半導體器件140的截面圖，其可以包括本文的參考圖3至圖11所示和所描述的封裝的半導體器件的部分100。在圖12所示的視圖中，翻轉參考圖1至圖11所描述的封裝的半導體器件的部分100。還示出了封裝的半導體器件140的附加的元件和部件。
[0077]在圖12中，集成電路管芯101包括具有底側的第一側部。在圖12中，集成電路管芯101還包括與第一側部相對的第二側部，其中第二側部包括頂側。關于圖3至圖11所示的實施例所示和所述的聚合物層120a和120b、PPI焊盤128、通孔129、接合焊盤132、陰影焊盤材料134以及PPI線130包括靠近集成電路管芯101的第一側部設置的第一互連結構126。封裝的半導體器件140還包括靠近集成電路管芯101的第二側部設置的第二互連結構126’。在一些實施例中，分別如128’、129’、132’、134’和130’處所示，第二互連結構126’可以(或可以不)包括本文所述的PPI焊盤128、通孔129、接合焊盤132、陰影焊盤材料134和PPI線130。同樣地，如136’處所示，連接件136可以(可以不)耦合至PPI焊盤128’，并且如138’處所示，模制材料138可以(可以不)形成在第二互連結構126’上方并且圍繞連接件136’。在其他的實施例中，僅第二互連結構126’包括本文中所述的PPI焊盤128’、通孔129’、接合焊盤132’、PPI線130 ’、陰影焊盤材料134’、連接件136’、模制材料138 ’。因此，根據本發明的一些實施例，第一互連結構126或第二互連結構126 ’或者第一互連結構126和第二互連結構126 ’這兩者可以包括設置為靠近PPI焊盤128或128’和接合焊盤132或132’的陰影焊盤材料134或134，。
[0078]在一些實施例中，為了封裝包括集成電路管芯101的半導體器件，首先，如圖3虛線所示，提供載體103a。在多個集成電路管芯101耦合至載體103a之前或之后，可以通過鍍、光刻或其他的方法將多個貫通孔142(參見圖12)形成在載體103a上方。可以通過在載體103a上方沉積晶種層(未示出)以及在晶種層上方形成具有用于貫通孔142的期望圖案的圖案化的掩模(未示出)，使用電鍍工藝形成多個貫通孔142。穿過圖案化的掩模在載體103a上鍍貫通孔142，然后去除圖案化的掩模。還去除晶種層的暴露部分。貫通孔142可以包括銅、銅合金或其他的金屬或導電材料。例如，數十或數百個貫通孔142可以包括在封裝件中，其中，該封裝件用于封裝在一起的集成電路管芯101或集成電路管芯101的組中每一個。在一些實施例中，多個貫通孔142為封裝的半導體器件140提供垂直方向上的電連接。例如，可以放置多個貫通孔142中的每一個，使得這些貫通孔耦合至隨后將形成的互連結構126的導電部分。
[0079]在一些實施例中，多個集成電路管芯101通過其間的多個貫通孔142中的一些貫通孔耦合至載體103a。圖12中僅示出了一個集成電路管芯101;在一些實施例中，多個集成電路管芯101耦合至載體103a并且同時被封裝。稍后沿著劃線(S卩，封裝件或互連結構126的劃線)切割集成電路管芯101或兩個或更多集成電路管芯101，以形成多個封裝的半導體器件140。使用設置在集成電路管芯101的底面上的管芯附接膜(DAF)將多個集成電路管芯101耦合至載體103a。例如，多個集成電路管芯101可以包括邏輯器件、處理器或其他器件。在一些實施例中，集成電路管芯101形成在晶圓(未示出)上，并且沿著劃線切割集成電路管芯101，以形成多個集成電路管芯101。例如，可以使用拾取和放置裝置或手動地將多個集成電路管芯101放置在載體103a上。
[0080]模制材料144設置在載體103a、多個集成電路管芯101和多個貫通孔142上方。在兩個或更多集成電路管芯101封裝在一起的一些實施例中，模制材料144設置在貫通孔142與集成電路管芯101之間、在多個貫通孔142中的相鄰貫通孔之間和/或在多個集成電路管芯101的相鄰集成電路管芯之間。例如，模制材料144可以包括與關于圖3所示的模制材料138所述的類似材料和應用方法。在一些實施例中，例如，隨著沉積，模制材料144在多個集成電路管芯101和多個貫通孔142的頂面上方延伸，并且在應用模制材料144之后，使用諸如CMP工藝、研磨工藝、蝕刻工藝或它們的組合的平坦化工藝來去除模制材料144的頂部。也可以使用其他方法來平坦化模制材料144。也可以在用于模制材料144的平坦化工藝期間去除集成電路管芯101和/或貫通孔142的頂部。
[0081]然后在模制材料144、貫通孔142和集成電路管芯101上方形成本文所述的包括陰影焊盤材料134和/或134”的互連結構126。如本文先前所述，在一些實施例中，連接件136耦合至互連結構126的PPI焊盤128，并且應用模制材料138。在一些實施例中，然后切割多個封裝的半導體器件140，以形成包括單個互連結構126的完成的封裝的半導體器件140。在一些實施例中，例如，可以使用鋸(未示出)來切割封裝的半導體器件140，該鋸包括具有金剛石或其他材料的刀片。
[0082]在其他實施例中，在切割多個封裝的半導體器件140之前，形成第二互連結構126’。然后，在一些實施例中，圖12中的虛線所示的第二載體103b包括晶圓或載帶，該第二載體耦合至連接件136，并且去除如圖3所示的第一載體103a。還如圖12所示，然后翻轉封裝的半導體器件140。
[0083]然后第二互連結構126’形成在集成電路管芯101、模制材料144和貫通孔142的底面上方。連接件136’耦合至互連結構126’，并且模制材料138’形成在連接件136’周圍并且位于第二互連結構126’上方。然后去除第二載體103b。在一些實施例中，例如，第二互連結構126 ’為多個封裝的半導體器件140提供水平方向上的電連接。在一些實施例中如，相對于封裝的半導體器件140的集成電路管芯101，第二互連結構126’包括背側布線，并且第一互連結構126包括前側布線。
[0084]圖12中僅示出了一個封裝的半導體器件140設置在第二載體103b上方；然而，數十、數百或更多的封裝的半導體器件140可以同時在第一載體103a和/或第二載體103b上方形成為具有行和列的陣列。每一個封裝的半導體器件140都包括集成電路管芯101或多個集成電路管芯101。例如，兩個或更多的集成電路管芯101可以一起封裝在單個封裝的半導體器件140中。
[0085]在一些實施例中，在封裝的半導體器件140上不包括多個連接件136或136’。在其他實施例中，在封裝的半導體器件140上僅包括分別地包括陰影焊盤材料134/134”或134’的第一互連結構126或第二互連結構126’。
[0086]使用載體103a和/或103b封裝半導體器件的方法僅是實例:可以使用封裝工藝的不同方法或順序來封裝集成電路管芯101。例如，僅使用圖3中的虛線示出的第一載體103a，并且第二互連結構126’可以形成在第一載體103a上。貫通孔142可以形成在第二互連結構126’上方，集成電路管芯101可以附接于第二互連結構126’，并且然后應用模制材料144。平坦化模制材料144，然后去除第一載體103a，并且連接件136’和模制材料138’可以形成在第二互連結構126’上方。
[0087]在一些實施例中，封裝的半導體器件140包括多輸出結構。例如，第一和第二互連結構126和126’中的導線間隔距離大于集成電路管芯101的導線間隔。同樣地，第一和第二互連結構126和126 ’中或上的接觸焊盤占位面積比集成電路管芯1I的接觸焊盤110和/或116占位面積大。
[0088]圖13是根據一些實施例的疊層封裝件(POP)器件170的截面圖。例如，封裝的集成電路可以耦合至封裝的半導體器件140的第一互連結構126或第二互連結構126’，以形成POP器件170。在圖13中，封裝的半導體器件140包括每一個都包括集成電路管芯101的第一封裝的半導體器件140。將每一個第一封裝的半導體器件140與第二封裝的半導體器件150進行封裝，以形成POP器件170。例如，本文中還將第二封裝半導體器件150稱為封裝的集成電路(1C)。
[0089]在切割封裝的半導體器件140之前，并且在形成第二互連結構126’之后，提供多個第二封裝的半導體器件150，并且使用耦合至第一封裝的半導體器件140的第二互連結構126’的連接件136’將多個第二封裝的半導體器件150中的每一個都耦合至一個第一封裝的半導體器件140、耦合至第二封裝的半導體器件150或耦合至第一封裝的半導體器件140和第二封裝的半導體器件150這兩者。通過諸如由操作人員或技術人員手動、使用諸如拾取和放置裝置的自動化機器的方法或其他方法將多個第二封裝的半導體器件150耦合至未切割的多個第一封裝的半導體器件140。然后切割多個第一封裝的半導體器件140，以形成POP器件 170。
[0090]多個第二封裝的半導體器件150中的每一個都可以包括襯底151，該襯底包括設置在其上的多個接觸焊盤152a和152b。在一些實施例中，襯底151可以包括形成在其上的一個或多個互連結構(未示出)，該一個或多個互連結構為多個第二封裝的半導體器件150提供水平連接。襯底151還可以包括形成在其中的多個貫通孔(未示出)。一個或更多集成電路管芯1lb可以耦合至襯底151的頂面。在圖13所示的實施例中，例如，多個第二封裝的半導體器件150中的每一個都包括兩個垂直堆疊的集成電路管芯101b。在一些實施例中，未示出，兩個或更多的集成電路管芯1lb還可以水平地一起封裝在第二封裝的半導體器件150中。
[0091]在所示出的一些實施例中，集成電路管芯1lb通過接合引線154耦合至設置在襯底151的頂面上的接觸焊盤152b。在一些實施例中，接合引線154和襯底151中的貫通孔為多個第二封裝的半導體器件150提供垂直電連接。模制材料156設置在集成電路管芯101b、接合引線154和襯底151上方。例如，模制材料156可以包括與關于多個第一封裝的半導體器件140的模制材料138或144所述類似的材料。
[0092]在一些實施例中，例如，集成電路管芯或管芯1lb包括DRAM器件。集成電路管芯1lb還可以包括其他類型的器件。一個或多個集成電路管芯1lb可以包括在第二封裝的半導體器件150中。集成電路管芯1lb可以如所示出的垂直地封裝在一起或水平地封裝在一起。如圖13所示，集成電路管芯1lb可以封裝在引線接合類型的封裝件中，或集成電路管芯1lb可以封裝在其他類型的封裝件中并且使用其他類型的封裝技術。
[0093]在一些實施例中，諸如共晶材料的多個連接件136’耦合至第二封裝的半導體器件150的襯底151的底面。例如，多個連接件136 ’可以耦合至設置在襯底151的底面上的接觸焊盤152a。在一些實施例中，如在多個第一封裝的半導體器件140包括設置在其頂面上的多個連接件136 ’的實施例中，多個第二封裝的半導體器件150不包括多個連接件136 ’。在其他實施例中，多個連接件136’包括在第一封裝的半導體器件140和第二封裝的半導體器件150這兩者上。
[0094]如圖13所示，在使用多個連接件136’將第二封裝的半導體器件150耦合至第一封裝的半導體器件140之后，然后使連接件136’的共晶材料回流，從而將第二封裝的半導體器件150機械耦合并且電耦合至第一封裝的半導體器件140。例如，使用多個連接件136’中的一些將多個第二封裝的半導體器件150中的每一個都耦合至多個第一封裝的半導體器件140中的一個。在一些實施例中，多個第一封裝的半導體器件140和多個第二封裝的半導體器件150布置為具有行和列的陣列。在一些實施例中，多條劃線在X方向和y方向上設置在多個第一封裝的半導體器件140和多個第二封裝的半導體器件150之間。然后沿著劃線切割POP 器件 170。
[0095]然后可以使用設置在POP器件170的底面上的多個連接件136，如使用表面貼裝技術(SMT)工藝將POP器件170耦合至另一器件或目標。在一些實施例中，POP器件170可以耦合至圖13中的虛線所示的襯底172，以形成襯底上的晶圓上芯片(CoWoS)器件。POP器件170包括具有本文中所述的靠近接合焊盤和PPI焊盤的陰影焊盤材料的封裝的半導體器件140。
[0096]圖14是根據本發明的一些實施例的封裝半導體器件的方法的流程圖180。在步驟182中，(再次參見圖1和圖2)確定用于半導體器件封裝的第一互連結構設計，第一互連結構設計包括:第一PPI層124a，包括接合焊盤132;聚合物層120b，位于第一PPI層124a上方；以及第二 PPI層124b，位于聚合物層120b上方，第二 PPI層124b包括PPI焊盤128，通過聚合物層120b中的通孔129將該PPI焊盤128耦合至接合焊盤132 JPI焊盤128具有第一尺寸d3(再次參見圖3)。在步驟184中，改變第一互連結構設計以包括靠近第一PPI層124a中的接合焊盤132的陰影焊盤材料134，其中陰影焊盤材料134設置為橫向圍繞PPI焊盤128，其中陰影焊盤材料134包括第二尺寸d4，第二尺寸d4大于第一尺寸d3，這也在圖3中示出。改變的第一互連結構設計包括第二互連結構設計。在步驟186中，還如圖4所示，將集成電路管芯101與包括第二互連結構設計的互連結構126進行封裝。
[0097]圖15是根據本發明的其他實施例的封裝半導體器件的方法的流程圖190。在步驟192中，還如圖3所示，第一 PPI層124a形成在集成電路管芯101上方，該第一 PPI層124a包括接合焊盤132，耦合至接合焊盤132的PPI線130，以及設置為靠近接合焊盤132的陰影焊盤材料134。在步驟194中，聚合物層120b形成在第一PPI層124a上方。在步驟196中，第二PPI層124b形成在聚合物層120b上方，該第二 PPI層124b包括PPI焊盤128。形成第二 PPI層124b包括通過聚合物層120b中的通孔129將PPI焊盤128耦合至第一 PPI層124a中的接合焊盤132。還如圖3和圖4所示，陰影焊盤材料134包括的尺寸d4大于PPI焊盤128的尺寸d3。陰影焊盤材料134設置為橫向圍繞PPI焊盤128。
[0098]在一些應用中可以有利地實施本發明的一些實施例，并且當用于POP器件時，本發明的一些實施例尤其具有益處。在一些實施例中，例如，封裝的半導體器件可以包括POP器件170、芯片上系統(SOC)器件、襯底上的晶圓上芯片(CoWoS)器件或其他類型的3DIC。作為其他實例，對于包括互連結構和多輸出結構的其他類型的器件或晶圓級封裝來說，本發明的實施例也具有益處，并且可以在包括互連結構和多輸出結構的其他類型的器件或晶圓級封裝中實施本發明的實施例。
[0099]在一些實施例中，如在集成多輸出(InFO)POP器件170中實施本文所述的陰影焊盤材料134、134’和134”的實施例中，集成電路管芯101包括具有邏輯器件或處理器的第一集成電路管芯101a，并且第一封裝的半導體器件140包括多輸出引線，以及第二集成電路管芯1lb包括諸如DRAM器件的存儲器件。在一些實施例中，例如，第二封裝的半導體器件150包括具有DRAM器件的多個堆疊的集成電路管芯101b。第一集成電路管芯101a、第二集成電路管芯101b、第一封裝的半導體器件140和第二封裝的半導體器件150還可以包括其他類型的器件，并且可以在其他類型的應用中實施本文所述的陰影焊盤材料134、134”或134’。
[0100]本發明的一些實施例包括具有靠近PPI焊盤128的陰影焊盤材料134或134”的封裝的半導體器件140和POP器件170。一些實施例包括具有靠近PPI焊盤128的陰影焊盤材料134或134”的互連結構126和封裝的半導體器件140。其他的實施例包括封裝半導體器件的方法。
[0101]本發明的一些實施例的優勢可以包括提供封裝方法和結構，用于晶圓級封裝件(WLP)、P0P器件、其他類型的3DIC以及包括本文所述的靠近PPI焊盤和接合焊盤的陰影焊盤材料的其他類型的封裝件。陰影焊盤材料可以降低互連結構的應力、提高信號設計靈活性以及改善CPI窗口。在一些實施例中，可以提高信號完整性，并且需要更小的布線間隔或面積，這可以導致降低的成本。在一些實施例中，例如，可以通過減小封裝件的互連結構內的應力來提高封裝的半導體器件的穩定性和性能。陰影焊盤材料形狀在與PPI線和接合焊盤相同的材料層中；因此，不需要附加的工藝步驟或成本來實施一些實施例。可以在UFI互連結構中實施陰影焊盤材料，這有利地不需要UBM結構，從而提供了時間和成本的節省。此外，容易在現有的封裝工藝流程和結構中實施本文中所述的封裝方法和結構。
[0102]在一些實施例中，互連結構包括具有接合焊盤和靠近接合焊盤設置的陰影焊盤材料的第一 PPI層，以及設置在PPI層上方的聚合物層。第二 PPI層設置在聚合物層上方，第二PPI層包括PPI焊盤。通過聚合物層中的通孔將PPI焊盤耦合至接合焊盤。陰影焊盤材料設置為靠近PPI焊盤并且包括的尺寸大于PPI焊盤的尺寸。陰影焊盤材料設置為橫向圍繞PPI焊盤。
[0103]優選地，所述接合焊盤耦合至PPI線，并且所述陰影焊盤材料設置為靠近所述PPI線的一部分。
[0104]優選地，所述PPI線包括第一 PPI線，并且所述第一 PPI層還包括:第二 PPI線，靠近所述接合焊盤、所述第一 PPI線或所述陰影焊盤材料。
[0105]優選地，所述陰影焊盤材料耦合至所述接合焊盤。
[0106]優選地，所述陰影焊盤材料不耦合至所述接合焊盤。
[0107]優選地，所述陰影焊盤材料包括PPI線的加長部分。
[0108]優選地，所述陰影焊盤材料的一部分包括靠近所述接合焊盤設置的偽導電材料，并且所述偽導電材料不耦合至所述互連結構的導電元件。
[0109]在其他的實施例中，封裝的半導體器件包括集成電路管芯和設置在集成電路管芯上方的第一 PPI層。第一 PPI層包括接合焊盤、耦合至接合焊盤的PPI線和靠近接合焊盤設置的陰影焊盤材料。聚合物層設置在第一 PPI層上方。第二 PPI層設置在聚合物層上方。第二PPI層包括PPI焊盤，其中通過聚合物層中的通孔將PPI焊盤耦合至接合焊盤。陰影焊盤材料設置為靠近PPI焊盤并且包括比PPI焊盤的尺寸大的尺寸。陰影焊盤材料設置為橫向圍繞PPI焊盤并且橫向延伸越過PPI焊盤的橫向邊界。
[0110]優選地，所述陰影焊盤材料的尺寸包括所述陰影焊盤材料的直徑或寬度，所述PPI焊盤的尺寸包括所述PPI焊盤的直徑或尺寸，并且所述陰影焊盤材料的直徑或寬度在所述PPI焊盤的側部上比所述PPI焊盤的直徑或寬度大大約5μπι至大約20μπι。
[0111]優選地，從上往下看所述封裝的半導體器件時，所述陰影焊盤材料基本包括主要選自由以下形狀所形成的組的形狀:部分圓形、部分環形、部分正方形、部分多邊形、網形、部分網形、多個圓形、多個正方形、多個多邊形和它們的組合。
[0112]優選地，設置在所述PPI焊盤下方的材料的形狀基本包括所述PPI焊盤的加長陰影，并且所述材料包括所述接合焊盤、所述PPI線的一部分和所述陰影焊盤材料。
[0113]優選地，所述集成電路管芯包括第一側部和與所述第一側部相對的第二側部，所述第一 PPI層、所述聚合物層和所述第二 PPI層包括靠近所述集成電路管芯的第一側部設置的第一互連結構，并且所述封裝的半導體器件包括靠近所述集成電路管芯的第二側部設置的第二互連結構。
[0114]優選地，封裝的半導體器件還包括:封裝的集成電路，耦合至所述第一互連結構或所述第二互連結構。
[0115]優選地，所述封裝的半導體器件包括多輸出結構，并且所述封裝的集成電路包括設置在襯底上方的動態隨機存取存儲(DRAM)器件和設置在所述DRAM器件和所述襯底上方的模制材料。
[0116]在又一實施例中，封裝半導體器件的方法包括:在集成電路管芯上方形成第一PPI層，第一 PPI層包括接合焊盤;耦合至接合焊盤的PPI線；以及靠近接合焊盤設置的陰影焊盤材料。方法包括:在第一 PPI層上方形成聚合物層;并且在聚合物層上方形成第二 PPI層，第二 PPI層包括PPI焊盤。形成第二 PPI層包括通過聚合物層中的通孔將PPI焊盤耦合至第一PPI層中的接合焊盤。陰影焊盤材料包括的尺寸大于PPI焊盤的尺寸。陰影焊盤材料設置為橫向圍繞PPI焊盤。
[0117]優選地，形成所述第一PPI層包括形成所述陰影焊盤材料的位于所述PPI焊盤下方的第一部分以及形成所述陰影焊盤材料的橫向延伸經過所述PPI焊盤的邊緣的第二部分。
[0118]優選地，方法還包括:將信號線、地線或電源線耦合至所述陰影焊盤材料。
[0119]優選地，方法還包括:將連接件耦合至所述PPI焊盤，以及將模制材料形成在所述聚合物層上方并且圍繞所述連接件和所述PPI焊盤。
[0120]優選地，方法還包括:在形成所述第一PPI層之前，在所述集成電路管芯上方形成第二聚合物層。
[0121 ]優選地，方法還包括:在形成所述第二聚合物層之前，在所述集成電路管芯上方形成鈍化層，并且形成第一 PPI層包括將PPI線耦合至所述接合焊盤，其中，所述PPI線包括第一端和與所述第一端相對的第二端，所述PPI線的第一端耦合至所述接合焊盤，并且所述PPI線的第二端通過所述第二聚合物層中的開口和所述鈍化層中的開口耦合至所述集成電路管芯的接觸焊盤。
[0122]上面論述了了若干實施例的部件，使得本領域的技術人員可以更好地理解本發明的各個方面。本領域技術人員應該理解，他們可以容易地使用本發明作為基礎來設計或修改用于實現與本文所介紹實施例相同的目的和/或實現相同優勢的其他工藝和結構。本領域的技術人員也應該意識到，這種等效構造并不背離本發明的精神和范圍，并且在不背離本發明的精神和范圍的情況下，可以進行多種變化、更換以及改變。
【主權項】
1.一種互連結構，包括: 第一后鈍化互連(PPI)層，包括接合焊盤和靠近所述接合焊盤設置的陰影焊盤材料； 聚合物層，設置在所述第一 PPI層上方；以及 第二 PPI層，設置在所述聚合物層上方，所述第二 PPI層包括PPI焊盤，其中，所述PPI焊盤通過所述聚合物層中的通孔耦合至所述接合焊盤，所述陰影焊盤材料設置為靠近所述PPI焊盤并且包括比所述PPI焊盤的尺寸更大的尺寸，并且所述陰影焊盤材料設置為橫向圍繞所述PPI焊盤。2.根據權利要求1所述的互連結構，其中，所述接合焊盤耦合至PPI線，并且所述陰影焊盤材料設置為靠近所述PPI線的一部分。3.根據權利要求2所述的互連結構，其中，所述PPI線包括第一PPI線，并且所述第一PPI層還包括:第二 PPI線，靠近所述接合焊盤、所述第一 PPI線或所述陰影焊盤材料。4.根據權利要求1所述的互連結構，其中，所述陰影焊盤材料耦合至所述接合焊盤。5.根據權利要求1所述的互連結構，其中，所述陰影焊盤材料不耦合至所述接合焊盤。6.根據權利要求1所述的互連結構，其中，所述陰影焊盤材料包括PPI線的加長部分。7.根據權利要求1所述的互連結構，其中，所述陰影焊盤材料的一部分包括靠近所述接合焊盤設置的偽導電材料，并且所述偽導電材料不耦合至所述互連結構的導電元件。8.一種封裝的半導體器件，包括: 集成電路管芯； 第一后鈍化互連(PPI)層，設置在所述集成電路管芯上方，所述第一 PPI層包括接合焊盤、耦合至所述接合焊盤的PPI線以及靠近所述接合焊盤設置的陰影焊盤材料； 聚合物層，設置在所述第一 PPI層上方；以及 第二 PPI層，設置在所述聚合物層上方，所述第二 PPI層包括PPI焊盤，其中，所述PPI焊盤通過所述聚合物層中的通孔耦合至所述接合焊盤，靠近所述PPI焊盤設置所述陰影焊盤材料，所述陰影焊盤材料包括的尺寸大于所述PPI焊盤的尺寸，并且所述陰影焊盤材料設置為橫向圍繞所述PPI焊盤并且橫向延伸越過所述PPI焊盤的橫向邊界。9.根據權利要求8所述的封裝的半導體器件，其中，所述陰影焊盤材料的尺寸包括所述陰影焊盤材料的直徑或寬度，所述PPI焊盤的尺寸包括所述PPI焊盤的直徑或尺寸，并且所述陰影焊盤材料的直徑或寬度在所述PPI焊盤的側部上比所述PPI焊盤的直徑或寬度大大約5μηι至大約20ym。10.一種封裝半導體器件的方法，所述方法包括: 在集成電路管芯上方形成第一 PPI層，所述第一 PPI層包括接合焊盤、耦合至所述接合焊盤的PPI線以及靠近所述接合焊盤設置的陰影焊盤材料； 在所述第一 PPI層上方形成聚合物層；以及 在所述聚合物層上方形成第二 PPI層，所述第二 PPI層包括PPI焊盤，其中，形成所述第二 PPI層包括通過所述聚合物層中的通孔將所述PPI焊盤耦合至所述第一 PPI層中的接合焊盤，所述陰影焊盤材料包括的尺寸大于所述PPI焊盤的尺寸，并且所述陰影焊盤材料設置為橫向圍繞所述PPI焊盤。
【文檔編號】H01L23/488GK106098665SQ201510801245
【公開日】2016年11月9日
【申請日】2015年11月19日
【發明人】梁世緯, 蘇柏榮, 黃章斌, 邱建嘉, 杜賢明, 林俊宏, 賴昱嘉
【申請人】臺灣積體電路制造股份有限公司