一種埋入式半導體芯片扇出型封裝結構及其制作方法
【專利摘要】本發明公開了一種埋入式半導體芯片扇出型封裝結構及其制作方法。該封裝結構包括半導體基板、芯片。芯片的正面設置有若干導電墊，半導體基板開設有容納槽，芯片收容在容納槽內且正面朝外。每個導電墊上長有金屬柱，且金屬柱高于半導體基板的上表面。容納槽與芯片之間的間隙、上表面及金屬柱的四周由絕緣層填充或包覆。所有金屬柱頂面均連接一條金屬重布線，至少有一條金屬重布線延伸至芯片的表面之外。本發明通過在芯片上長金屬柱，并用聚合物材料覆蓋住芯片及金屬柱，再使用平坦化工藝，將芯片的金屬柱露出，保證封裝體表面的平整度；同時凹槽的尺寸范圍可擴大。本發明還公開了該埋入式半導體芯片扇出型封裝結構的制作方法。
【專利說明】
一種埋入式半導體芯片扇出型封裝結構及其制作方法
技術領域
[0001]本發明涉及半導體封裝技術領域的一種芯片扇出型封裝結構及其制作方法，尤其涉及一種埋入式半導體芯片扇出型封裝結構及其制作方法。
【背景技術】
[0002]本公司一直注重芯片封裝技術的研究，如發明專利申請號為201510486674.1、申請日為2015年08月11號、公開號為CN105023900A、【公開日】為2015年11月04號的《埋入硅基板扇出型封裝結構及其制造方法》。然而，芯片埋入硅基板時，由于工藝或設計原因，芯片可能低于或高出基板表面，難以保證所有芯片表面與基板表面保持一致。如高度差較大，會導致其上絕緣層上金屬線路不平整，增加金屬線路上的應力，存在金屬線路被拉斷的隱患。并且后續長錫球時，芯片上的錫球與扇出到基板上的錫球存在高度差，芯片焊接到外電路板時也會有可靠性問題。
【發明內容】
[0003]為解決上述技術問題，本發明提供一種埋入式半導體芯片扇出型封裝結構及其制作方法。
[0004]本發明的解決方案是:一種埋入式半導體芯片扇出型封裝結構，其包括半導體基板、至少一個芯片；芯片的正面設置有若干導電墊，半導體基板開設有至少一個容納槽，至少一芯片收容在容納槽內且正面朝外;每個導電墊上連接一金屬柱，且金屬柱高于半導體基板的上表面;容納槽與芯片之間的間隙、上表面及金屬柱的四周由絕緣層填充或包覆;所有金屬柱頂面均連接一條金屬重布線，至少有一條金屬重布線延伸至芯片的表面之外。
[0005]作為上述方案的進一步改進，半導體基板為硅基板。
[0006]作為上述方案的進一步改進，芯片的背面采用粘結劑層固定在容納槽的底部。
[0007]作為上述方案的進一步改進，絕緣層采用模塑料、環氧樹脂、聚合物基樹脂薄膜、硅酮或硅酮基材料、感光材料中的至少一種材料制成。
[0008]作為上述方案的進一步改進，金屬重布線和金屬柱的材質均包括鋁、鈦、鉻、鎢、銅、鎳、金、銀、錫中的至少一種。
[0009]作為上述方案的進一步改進，金屬柱(110)直接長在導電墊上，或通過一層導電線路連接導電墊。
[0010]作為上述方案的進一步改進，該導電墊上鋪有一層絕緣緩沖層，金屬柱形成于該絕緣緩沖層在該導電墊位置的開口處。
[0011]作為上述方案的進一步改進，絕緣層上鋪有覆蓋金屬重布線的防焊層。
[0012]優選地，每個金屬重布線預設一個導電體，防焊層在金屬重布線預設導電體的位置開口并在開口處制備相應導電體。
[0013]本發明還提供上述任意埋入式半導體芯片扇出型封裝結構的制作方法，其包括以下步驟:
[0014]步驟一、提供一包含若干芯片的晶圓，在晶圓正面導電墊上長金屬柱，分離單顆芯片；
[0015]步驟二、提供一半導體基板，在半導體基板的上表面挖若干容納槽，每個容納槽中將至少一芯片背面朝下貼于相應容納槽的槽底；
[0016]步驟三、在半導體基板的上表面上覆蓋絕緣層，絕緣層包裹芯片的金屬柱；
[0017]步驟四、平坦化絕緣層，并暴露出金屬柱；
[0018]步驟五、在絕緣層上設置若干金屬重布線，且布線范圍超出芯片的面積區域；
[0019]步驟六、在每個金屬重布線上制作一個導電體，并切割半導體基板，形成單顆封裝體。
[0020]本發明的有益效果為:通過在芯片上長金屬柱，并用聚合物材料覆蓋住芯片及金屬柱，再使用平坦化工藝，將芯片的金屬柱露出，這樣保證了封裝體表面的平整度；同時凹槽的尺寸范圍可擴大。通過調節不同芯片金屬柱的高度，可實現不同厚度的芯片同時埋入至容納槽中實現扇出封裝，擴大埋入硅基板扇出封裝的應用范圍。
【附圖說明】
[0021]圖1是本發明實施例1的埋入式半導體芯片扇出型封裝結構的剖面示意圖。
[0022]圖2是圖1中芯片導電墊與金屬柱直接連接的剖面示意圖。
[0023]圖3是圖1中芯片導電墊與金屬柱通過導電線路連接的剖面示意圖。
[0024]圖4是圖1中埋入式半導體芯片扇出型封裝結構的制作方法的流程圖。
[0025]圖5是圖4中制作方法的步驟示意圖:提供一長有金屬柱的芯片晶圓。
[0026]圖6是圖4中制作方法的步驟示意圖:切割形成單顆芯片。
[0027]圖7是圖4中制作方法的步驟示意圖:提供一基板晶圓，在基板上表面挖若干容納槽。
[0028]圖8是圖7的部分剖視圖。
[0029]圖9是圖4中制作方法的步驟示意圖:將芯片非金屬柱面朝下貼于容納槽底部。
[0030]圖10是圖4中制作方法的步驟示意圖:在基板上表面覆蓋絕緣層，絕緣層包裹芯片的金屬柱。
[0031]圖11是圖4中制作方法的步驟示意圖:研磨去除部分絕緣層，暴露出金屬柱。
[0032]圖12是圖4中制作方法的步驟示意圖:在絕緣層上重布線，至少一條線路超出芯片的投影區域。
[0033]圖13是圖4中制作方法的步驟示意圖:在金屬線路合適位置制作導電體.
[0034]圖14是本發明實施例2的埋入式半導體芯片扇出型封裝結構的剖面示意圖，其中，容納槽內放入兩個尺寸相同芯片。
[0035]圖15是本發明實施例3的埋入式半導體芯片扇出型封裝結構的剖面示意圖，其中，容納槽內放入兩個尺寸不同芯片。
[0036]圖16是本發明實施例4的埋入式半導體芯片扇出型封裝結構的剖面示意圖，其中，封裝體背部研磨。
【具體實施方式】
[0037]下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地描述，顯然，所描述的實施例僅僅是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0038]圖1繪示根據本發明一實施方式的埋入式半導體芯片扇出型封裝結構的剖面圖。如圖1、圖2、圖3所示，埋入式半導體芯片扇出型封裝結構包含至少一個芯片100(在本實施例中以I個為例)、半導體基板200。芯片100的正面設置有若干導電墊，每個導電墊上長有金屬柱110，使得芯片100表面具有金屬柱110，金屬柱110高于半導體基板200的上表面202。半導體基板200開設有至少一個容納槽201 (在本實施例中以I個為例)，芯片100收容在容納槽201內且正面朝外，故半導體基板200表面具有埋入芯片100的容納槽201，帶金屬柱110的芯片100，非金屬柱面朝下放置于半導體基板200的容納槽201內。在其他實施例中，容納槽201還可以收容多個芯片100，每個芯片100的形狀、大小等尺寸均可不同。半導體基板200優選為硅基板。芯片100的背面可采用粘結劑層120固定在容納槽201的底部，故芯片100的非金屬柱面可用粘結劑固定在半導體基板200的容納槽201的底部。
[0039]容納槽201與芯片100之間的間隙、上表面202及金屬柱110的四周由絕緣層301填充或包覆，故絕緣層301覆蓋芯片100的表面、半導體基板200額表面及金屬柱110的側壁。所有金屬柱110頂面均連接一條金屬重布線400，至少有一條金屬重布線400延伸至芯片100的正面的投影面積之外，故金屬線路即金屬重布線400鋪于絕緣層301上，且至少一條金屬線路從金屬柱110末端延伸到超出芯片100正投影區域的部分。
[0040]絕緣層301可以為一種材料，也可以有多層材料組成，材料不限于模塑料、環氧樹月旨、聚合物基樹脂薄膜、硅酮或硅酮基材料、感光材料。金屬線路和金屬柱110材質均可包括招、欽、絡、媽、銅、銀、金、銀、錫中的一種或幾種。
[0041 ] 在本實施方式中，芯片100可為多I/O端口的IC芯片，I/O端口為位于芯片100表面的導電墊111，導電墊111表面上形成有金屬柱110，金屬柱110電性連接芯片100的導電墊111，如圖2所示。本實施方式中，芯片100導電墊面上可以鋪一絕緣緩沖層，金屬柱110形成于該絕緣緩沖層在導電墊位置的開口處。優選的，金屬柱110的高度范圍為5μπι?150μπι。其他實施例中，金屬柱110可以通過一層導電線路112連接導電墊111，金屬柱110通過導電線路112重新分布導電墊111的導電位置，如圖3所示。
[0042]本實施例金屬線路上覆蓋有防焊層500，每個金屬重布線400預設一個導電體410，防焊層500在金屬線路預設導電體410的位置開口，并在開口處制備導電體410。該導電體410可以是焊球(solder ball)、焊料凸點(solder bump)或金屬柱凸點(pillar)，其材質包括鈦、鉻、鎢、銅、鎳、金、銀、錫中的一種或幾種。如圖1所示的導電體以錫球為例。
[0043]請參閱圖4，本發明的埋入式半導體芯片扇出型封裝結構的制作方法包括以下步驟:
[0044]步驟一、提供一包含若干芯片100的晶圓，在晶圓正面導電墊111上長金屬柱110(如圖5所示)，分離單顆芯片100(如圖6所示)；
[0045]步驟二、提供一半導體基板200，在半導體基板200的上表面202挖若干凹槽即容納槽201(如圖7及圖8所示)，每個容納槽201中將一芯片100背面朝下貼于相應容納槽201的槽底(如圖9所示)；
[0046]步驟三、在半導體基板200的上表面202上覆蓋絕緣層301，絕緣層301包裹芯片100的金屬柱110(如圖10所示)；
[0047 ] 步驟四、平坦化絕緣層301，并暴露出金屬柱110(如圖11所示)；
[0048]步驟五、在絕緣層301上設置若干金屬重布線400，且布線范圍超出芯片100的表面積區域(如圖12所示)；
[0049]步驟六、在每個金屬重布線400上制作一個導電體410(如圖13所示)，并切割半導體基板200，形成單顆封裝體。
[0050]在步驟一中，金屬柱110可以以電鍍或化鍍方式形成，金屬柱110為一種金屬，或多種金屬沉積而成，如從導電墊111接觸位置到遠離導電墊111位置，分別為鈦、銅、錫銀，各層金屬沉積厚度相同或不同。分離芯片前可減薄晶圓到設定厚度，分離芯片方式包括切割，刻蝕或激光燒蝕等。
[0051 ]在步驟二中，保證芯片100黏貼到容納槽201后，金屬柱110頂部高出硅基板表面。
[0052]在步驟三中，絕緣層301形成方法不限于(真空)涂布絕緣膠、(真空)貼干膜、塑封等。
[0053]在步驟四中，平坦化絕緣層301的方法不限于研磨、拋光等。步驟四過后，金屬柱110的四周依舊被絕緣層301包覆。
[0054]在步驟五中，絕緣層301上的金屬重布線400中的線路，至少一條延伸到芯片100投影面積之外。
[0055]在步驟六中，在重布線合適位置制作導電體410之前，還可在重布線上覆蓋一層保護層或防焊層500，并打開預設導電體410位置，以便導電體410與保護層或防焊層500下的金屬重布線路400連接。
[0056]其他實施例中，容納槽201中可以放置多顆芯片100，多顆芯片100可以為相同芯片(如圖14所示的實施例2)，也可為不同芯片，各芯片尺寸可相同或不同(如圖15所示的實施例3)。
[0057]其他實施例中，完成的封裝體背部可研磨暴露出芯片基材(如圖16所示的實施例
4)，增加散熱效果。并可以在該面設一保護膜，保護芯片100不受損傷。
[0058]顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。
【主權項】
1.一種埋入式半導體芯片扇出型封裝結構，其包括半導體基板(200)、至少一個芯片(100);芯片(100)的正面設置有若干導電墊，半導體基板(200)開設有至少一個容納槽(201)，至少一個芯片(100)收容在容納槽(201)內且正面朝外；其特征在于，每個導電墊上連接一金屬柱(110)，且金屬柱(110)高于半導體基板(200)的上表面(202);容納槽(201)與芯片(100)之間的間隙、上表面(202)及金屬柱(110)的四周由絕緣層(301)填充或包覆;所有金屬柱(110)頂面均連接一條金屬重布線(400)，至少有一條金屬重布線(400)延伸至芯片(100)的表面之外。2.如權利要求1所述的埋入式半導體芯片扇出型封裝結構，其特征在于:半導體基板(200)為硅基板。3.如權利要求1所述的埋入式半導體芯片扇出型封裝結構，其特征在于:芯片(100)的背面采用粘結劑層(120)固定在容納槽(201)的底部。4.如權利要求1所述的埋入式半導體芯片扇出型封裝結構，其特征在于:絕緣層(301)采用模塑料、環氧樹脂、聚合物基樹脂薄膜、硅酮或硅酮基材料、感光材料中的至少一種材料制成。5.如權利要求1所述的埋入式半導體芯片扇出型封裝結構，其特征在于:金屬重布線(400)和金屬柱(110)的材質均包括鋁、鈦、鉻、鎢、銅、鎳、金、銀、錫中的至少一種。6.如權利要求1所述的埋入式半導體芯片扇出型封裝結構，其特征在于:金屬柱(110)直接長在導電墊上，或通過一層導電線路連接導電墊。7.如權利要求1所述的埋入式半導體芯片扇出型封裝結構，其特征在于:該導電墊上鋪有一層絕緣緩沖層，金屬柱(110)形成于該絕緣緩沖層在該導電墊位置的開口處。8.如權利要求1所述的埋入式半導體芯片扇出型封裝結構，其特征在于:絕緣層(301)上鋪有覆蓋金屬重布線(400)的防焊層(500)。9.如權利要求8所述的埋入式半導體芯片扇出型封裝結構，其特征在于:每個金屬重布線(400)預設一個導電體(410)，防焊層(500)在金屬重布線(400)預設導電體(410)的位置開口并在開口處制備相應導電體(410)。10.—種如權利要求1至9中任意一項所述的埋入式半導體芯片扇出型封裝結構的制作方法，其特征在于:其包括以下步驟: 步驟一、提供一包含若干芯片(100)的晶圓，在晶圓正面導電墊上長金屬柱(110)，分離單顆芯片(100); 步驟二、提供一半導體基板(200)，在半導體基板(200)的上表面(202)挖若干容納槽(201)，每個容納槽(201)中將至少一芯片(100)背面朝下貼于相應容納槽(201)的槽底； 步驟三、在半導體基板(200)的上表面(202)上覆蓋絕緣層(301)，絕緣層(301)包裹芯片(100)的金屬柱(110); 步驟四、平坦化絕緣層(301 )，并暴露出金屬柱(110); 步驟五、在絕緣層(301)上設置若干金屬重布線(400)，且布線范圍超出芯片(100)的面積區域； 步驟六、在每個金屬重布線(400)上制作一個導電體(410)，并切割半導體基板(200)，形成單顆封裝體。
【文檔編號】H01L21/60GK106098664SQ201610408852
【公開日】2016年11月9日
【申請日】2016年6月12日
【發明人】翟玲玲, 于大全
【申請人】華天科技（昆山）電子有限公司