一種多芯片疊堆式集成電路封裝的制作方法
【專利摘要】本發明公開了一種多芯片疊堆式集成電路封裝，其基板上成型有矩形的框體，框體的內壁上成型有若干道臺階，臺階安置有IC芯片，IC芯片和若干觸點電連接，觸點固定在基板左、右兩側的臺階上，觸點通過導線和針腳電連接在一起，針腳固定在基板上，IC芯片之間臺階側壁上成型有若干貫穿框體外壁的插孔，基板的臺階上插接有散熱管，所述框體的頂端上固定有封蓋。本發明在多IC芯片的封裝結構設置新的散熱結構，提高散熱效率，同時不會影響封裝結構的密封性，防止灰塵顆粒進入封裝結構內。
【專利說明】
一種多芯片疊堆式集成電路封裝
技術領域
:
[0001]本發明涉及集成電路的技術領域，更具體地說涉及一種多芯片疊堆式集成電路封裝。
【背景技術】
:
[0002]電子產業不斷縮小電子元件的尺寸，并在電子元件在持續增加功能，使得集成電路的功能及復雜度不斷提升。而此一趨勢亦驅使集成電路元件的封裝技術朝向小尺寸、高腳數且高電/熱效能的方向發展，并符合預定的工業標準。由于高效能集成電路元件產生更高的熱量，且現行的小型封裝技術僅提供設計人員少許的散熱機制，因此需要在其小型的封裝結構上設計散熱結構以便于實現高效散熱，延長集成電路的使用壽命，尤其是一些多IC芯片的封裝結構，尤其需要高效的散熱結構。
【發明內容】
:
[0003]本發明的目的就是針對現有技術之不足，而提供了一種多芯片疊堆式集成電路封裝，其在多IC芯片的封裝結構設置新的散熱結構，提高散熱效率。
[0004]為實現上述目的，本發明的技術方案如下:
[0005]—種多芯片疊堆式集成電路封裝，包括基板，基板上成型有矩形的框體，框體的內壁上成型有若干道臺階，臺階安置有IC芯片，IC芯片和若干觸點電連接，觸點固定在基板左、右兩側的臺階上，觸點通過導線和針腳電連接在一起，針腳固定在基板上，IC芯片之間臺階側壁上成型有若干貫穿框體外壁的插孔，基板的臺階上插接有散熱管，所述框體的頂端上固定有封蓋。
[0006]所述的散熱管上均勻分布在基板的臺階上，IC芯片抵靠在散熱管上。
[0007]所述基板臺階上的插孔分布在框體前、后兩側的側壁上。
[0008]所述觸點和針腳之間的導線鑲嵌在框體內。
[0009]所述封蓋下底面的兩側成型有卡塊，卡塊卡置在框體的內壁上。
[0010]本發明的有益效果在于:其在多IC芯片的封裝結構設置新的散熱結構，提高散熱效率，同時不會影響封裝結構的密封性，防止灰塵顆粒進入封裝結構內。
【附圖說明】
:
[0011]圖1為發明立體的結構示意圖；
[0012]圖2為發明剖視的結構示意圖；
[0013]圖3為發明封裝殼體立體的結構示意圖；
[0014]圖4為發明封裝殼體俯視的結構示意圖。
[0015]圖中:1、基板；11、框體；12、臺階;2、封蓋;21、卡塊;3、針腳;4、散熱管;5、觸點；6、IC芯片；7、導線。【具體實施方式】:
[0016]實施例:見圖1至4所示，一種多芯片疊堆式集成電路封裝，包括基板I，基板I上成型有矩形的框體11，框體11的內壁上成型有若干道臺階12，臺階12安置有IC芯片6，IC芯片6和若干觸點5電連接，觸點5固定在基板I左、右兩側的臺階12上，觸點5通過導線7和針腳3電連接在一起，針腳3固定在基板I上，IC芯片6之間臺階12側壁上成型有若干貫穿框體11外壁的插孔，基板I的臺階12上插接有散熱管4，所述框體11的頂端上固定有封蓋2。
[0017]所述的散熱管4上均勻分布在基板I的臺階12上，IC芯片6抵靠在散熱管4上。
[0018]所述基板I臺階12上的插孔分布在框體11前、后兩側的側壁上。
[0019]所述觸點5和針腳3之間的導線7鑲嵌在框體11內。
[0020]所述封蓋2下底面的兩側成型有卡塊21，卡塊21卡置在框體11的內壁上。
[0021]工作原理:本發明為多個IC芯片6集成封裝的結構，其特點在于封裝外殼，封裝外殼包括基板1、框體11和封蓋2，框體11上成型有臺階12可以安置IC芯片6，并設置散熱管4在不影響密封性的狀況下加速散熱，同時散熱管4又能支撐IC芯片6。
【主權項】
1.一種多芯片疊堆式集成電路封裝，包括基板(I)，基板(I)上成型有矩形的框體(11)，其特征在于:框體(11)的內壁上成型有若干道臺階(12)，臺階(12)安置有IC芯片(6)，IC芯片(6)和若干觸點(5)電連接，觸點(5)固定在基板(I)左、右兩側的臺階(12)上，觸點(5)通過導線(7)和針腳(3)電連接在一起，針腳(3)固定在基板(I)上，IC芯片(6)之間臺階(12)側壁上成型有若干貫穿框體(11)外壁的插孔，基板(I)的臺階(12)上插接有散熱管(4)，所述框體(11)的頂端上固定有封蓋(2)。2.根據權利要求1所述的一種多芯片疊堆式集成電路封裝，其特征在于:所述的散熱管(4)上均勻分布在基板(I)的臺階(12)上，IC芯片(6)抵靠在散熱管(4)上。3.根據權利要求1所述的一種多芯片疊堆式集成電路封裝，其特征在于:所述基板(I)臺階(12)上的插孔分布在框體(11)前、后兩側的側壁上。4.根據權利要求1所述的一種多芯片疊堆式集成電路封裝，其特征在于:所述觸點(5)和針腳(3)之間的導線(7)鑲嵌在框體(11)內。5.根據權利要求1所述的一種多芯片疊堆式集成電路封裝，其特征在于:所述封蓋(2)下底面的兩側成型有卡塊(21)，卡塊(21)卡置在框體(11)的內壁上。
【文檔編號】H01L23/367GK106098647SQ201610462454
【公開日】2016年11月9日
【申請日】2016年6月20日
【發明人】王文慶
【申請人】東莞市聯洲知識產權運營管理有限公司