半導體裝置的制造方法

半導體裝置的制造方法
【專利摘要】本發明提供一種具有高散熱性且能夠對以熱應力為起因的翹曲進行抑制的半導體裝置。第1導體層(4)設置在絕緣板(12)的第1面(S1)之上，具有第1體積。第2導體層(2)設置在絕緣板(12)的第2面(S2)之上，具有第2體積。第3導體層(3)設置在絕緣板(12)的第2面(S2)之上，具有第3體積。第3導體層具有比第2導體層厚的安裝區域(3M)。第2體積及第3體積之和大于或等于第1體積的70％且小于或等于130％。半導體芯片(1)設置在安裝區域(3M)之上。封裝部(10)由絕緣體制成，在殼體(9)內將半導體芯片(1)封裝。
【專利說明】
半導體裝置
技術領域
[0001]本發明涉及一種半導體裝置，特別涉及具有在電路基板之上設置的半導體芯片的半導體裝置。
【背景技術】
[0002]為了實現低碳社會，在半導體裝置的領域，對能夠有助于能量效率的提高的功率設備的期待提高。功率設備領域所使用的半導體芯片不斷地高集成化，另外，變得以更高速進行動作。因此，半導體芯片的功率密度變高，另外，其發熱量也變大。與之相對應地，對半導體裝置要求高的散熱性能。散熱性能大幅依賴于安裝半導體芯片的電路基板。
[0003]根據日本特開2007-134563號公報(專利文獻I)，公開了一種電路基板，其具有陶瓷基板和利用蝕刻形成的金屬電路圖案。在陶瓷基板的背面接合金屬層。該金屬層用于在該金屬層之上接合散熱板。另外，在該公報中，鑒于在功率模塊的功率部和控制部流過元件的電流量不同這一點，指出了需要在I個基板之上形成金屬電路厚的部分和薄的部分。
[0004]根據日本特開2007-201346號公報(專利文獻2)，指出了金屬化層(金屬層)與散熱器(散熱板)經由焊料接合的情況下的問題。具體地說，指出了由于焊料層的存在而不能充分地發揮散熱器的散熱性。因此，在該公報記載的技術中，在陶瓷基板的表面形成由金屬顆粒成分的燒結體構成的厚膜的散熱性導體電路。
[0005]專利文獻I:日本特開2007-134563號公報
[0006]專利文獻2:日本特開2007-201346號公報
[0007]關于電路基板，電路圖案與支撐該電路圖案的絕緣板由不同的材料制成。因此，如果半導體裝置的溫度變化，則以不同材料間的熱膨脹系數的差異為起因，電路基板發生翹曲。在上述各公報記載的技術中，未考慮抑制電路基板的翅曲。

【發明內容】

[0008]本發明就是為了解決如上述的課題而提出的，其目的在于提供一種具有高散熱性且能夠對以熱應力為起因的翹曲進行抑制的半導體裝置。
[0009]本發明的半導體裝置具有:殼體、外部端子、絕緣板、第I導體層、第2導體層、第3導體層、半導體芯片、封裝部、以及配線部。外部端子安裝于殼體。絕緣板具有第I面和與第I面相反的被殼體包圍的第2面。第I導體層設置在絕緣板的第I面之上，由一種導體材料制成，具有第I體積。第2導體層設置在絕緣板的第2面之上，由一種導體材料制成，具有第2體積。第3導體層與第2導體層分離地設置在絕緣板的第2面之上，由一種導體材料制成，具有第3體積。第3導體層具有比第2導體層厚的安裝區域。第2體積及第3體積之和大于或等于第I體積的70%且小于或等于130%。半導體芯片設置在第3導體層之上。封裝部由絕緣體制成，在殼體內將半導體芯片封裝。配線部穿過封裝部內，將外部端子及第2導體層中的至少某個與半導體芯片短接。
[0010]發明的效果
[0011]根據本發明，半導體芯片配置在比第2導體層厚的安裝區域之上，從而相比于安裝區域具有與第2導體層的厚度相同的厚度的情況，能夠提高散熱性，特別是能夠抑制瞬態熱阻。另外，在絕緣板的第2面之上設置的第2及第3導體層的體積之和大于或等于在絕緣板的第I面之上設置的第I導體層的體積的70%且小于或等于130%，從而絕緣板的第I面側的熱應力與第2面側的熱應力之間的差異變小。由此，能夠抑制絕緣板的翹曲。綜上所述，得到具有高散熱性且能夠對以熱應力為起因的翹曲進行抑制的半導體裝置。
【附圖說明】
[0012]圖1是示意性地表示本發明的實施方式I中的半導體裝置的結構的剖視圖。
[0013]圖2表示圖1的半導體裝置所具有的電路基板的結構，是沿圖3的線II一II的示意剖視圖。
[0014]圖3是示意性地表示圖1的半導體裝置所具有的電路基板的結構的俯視圖。
[0015]圖4是表示對比例的半導體裝置的結構的剖視圖。
[0016]圖5是表示圖4的半導體裝置的瞬態熱阻的例子的曲線圖。
[0017]圖6是表示圖1的半導體裝置的瞬態熱阻的例子的曲線圖。
[0018]圖7是表示體積V2及V3之和相對于體積VI的比率、與絕緣板的翹曲量之間的關系的例子的曲線圖。
[0019]圖8是示意性地表示本發明的實施方式2中的半導體裝置所具有的電路基板的結構的剖視圖。
[0020]圖9是示意性地表示本發明的實施方式3中的半導體裝置所具有的電路基板的結構的俯視圖。
[0021]圖10是圖9的虛線部X的放大圖。
[0022]圖11是沿圖10的線XI— XI的示意局部剖視圖。
[0023]圖12是示意性地表示本發明的實施方式4中的半導體裝置所具有的電路基板的結構的俯視圖。
[0024]圖13是示意性地表示本發明的實施方式5中的半導體裝置所具有的電路基板的結構的俯視圖。
[0025]圖14是圖13的虛線部XIV的放大圖。
[0026]圖15是沿圖14的線XV—XV的示意局部剖視圖。
[0027]圖16是沿圖14的線XVI— XVI的示意局部剖視圖。
[0028]標號的說明
[0029]SI下表面(第I面)，S2上表面(第2面)，V1?V3第I?第3體積，I半導體芯片，2電路圖案(第2導體層)，3電路圖案(第3導體層)，4電路圖案(第I導體層)，3M安裝區域，3S臺階，5a、5b凹坑部，6導線，7信號端子(外部端子)，8主端子(外部端子)，9殼體，10封裝部，11焊料部，12絕緣板，13a、13b狹縫部，101?105電路基板，501半導體裝置。
【具體實施方式】
[0030]下面，基于附圖對本發明的實施方式進行說明。
[0031]〈實施方式1>
[0032](結構)
[0033]參照圖1，本實施方式的半導體裝置501具有:殼體9、信號端子7(外部端子)、主端子8(外部端子)、半導體芯片1、焊料部11、封裝部10、導線6(配線部)、以及電路基板101。進一步參照圖2及圖3，電路基板101具有:絕緣板12、電路圖案4(第I導體層)、電路圖案2(第2導體層)、以及電路圖案3(第3導體層)。此外，在圖3中，除了電路基板101的形狀，還以虛線示出了電路圖案3的安裝區域3M，另外，以雙點劃線示出了半導體芯片I。
[0034]絕緣板12由例如氧化鋁、氮化硅或者氮化鋁陶瓷制成。絕緣板12具有下表面SI(第I面)和與下表面SI相反的被殼體9包圍的上表面S2(第2面)。
[0035]電路圖案4設置在絕緣板12的下表面SI之上。也可以在電路圖案4之上安裝冷卻鰭片等冷卻器(未圖示)。冷卻器例如可以通過導熱脂進行安裝。電路圖案2設置在絕緣板12的上表面S2之上。電路圖案2成為半導體裝置501的電路的一部分。電路圖案3與電路圖案2分離地設置在絕緣板12的上表面S2之上。電路圖案3具有比電路圖案2厚的安裝區域3M。優選安裝區域3M具有大于或等于0.6_的厚度。電路圖案2?4由一種導體材料制成，例如利用銅或者鋁制成。此外，在本實施方式中，如圖2所示，電路圖案3具有平坦的表面，因此不存在沿表示安裝區域3M的虛線(圖3)的特殊形狀。
[0036]電路圖案4具有體積Vl(第I體積)，電路圖案2具有體積V2(第2體積)，電路圖案3具有體積V3(第3體積)。體積V2及體積V3之和大于或等于體積Vl的70%且小于或等于130%。
[0037]半導體芯片I設置在電路圖案3的安裝區域3M之上。具體地說，半導體芯片I通過焊料部11接合在安裝區域3M之上。關于半導體芯片I，典型的是如圖3所示，具有擁有4個角的四邊形狀。
[0038]殼體9由絕緣體制成，優選由樹脂制成，例如由PPS(Poly Phenylene Sulfide:聚苯硫醚)或者PBT(Polybutylene Terephthalate:聚對苯二甲酸丁二酯)制成。
[0039]信號端子7及主端子8安裝于殼體9。信號端子7及主端子8用于半導體裝置501的與外部的電連接。具體地說，信號端子7用于半導體芯片I的控制信號的輸入，主端子8用于半導體芯片I的主電壓或主電流的輸入輸出。
[0040]封裝部10在殼體9內將半導體芯片1、電路圖案2及3封裝。封裝部10由具有比絕緣板12的線膨脹系數大的線膨脹系數的絕緣體制成，例如由硅凝膠(線膨脹系數200?350ppm/K左右)或者環氧樹脂制成。優選封裝部10由具有大于或等于9ppm/K且小于或等于12ppm/K的線膨脹系數的熱硬化性環氧樹脂制成。
[0041]導線6穿過封裝部10內。導線6將信號端子7、主端子8以及電路圖案2中的至少某個與半導體芯片I短接。
[0042](對比例)
[0043]參照圖4，在對比例的半導體裝置500的電路基板100，代替上述電路圖案3而設置有電路圖案3Z。電路圖案3Z及2是通過對利用釬焊劑粘合于絕緣板12的均勻厚度的金屬板進行蝕刻而形成的。因此，電路圖案3Z具有與電路圖案2的厚度相同的厚度。另外，為了使該蝕刻變得容易，該厚度設為小于或等于0.5mm。
[0044]圖5表示從在電路圖案3Z(電路基板100的上表面)之上安裝有半導體芯片I的部位向在電路圖案4(電路基板100的下表面)之上安裝有冷卻鰭片(未圖示)的部位的散熱路徑的瞬態熱阻、與半導體芯片I的散熱時間之間的關系的實驗結果。例如0.1秒的瞬態熱阻為3.5K/W。作為降低該值的方法，通常將具有作為散熱器的功能的其他部件經由焊料搭載至電路圖案3之上，或者，在電路圖案4之上經由焊料而設置銅基座板。
[0045]另外，電路基板通常具有下述結構，S卩，利用銅(線膨脹系數18ppm/K左右)等的電路圖案夾著氮化鋁(線膨脹系數4.5ppm/K左右)或氮化硅(線膨脹系數:2.5ppm/K左右)等的絕緣板。即，絕緣板與電路圖案之間存在線膨脹系數的失配。因此，可能發生以溫度變化為起因的應力即熱應力。如果在電路基板100的上表面與下表面之間發生熱應力的失衡，則電路基板100發生翹曲。關于包含電路圖案2及3Z在內的圖案，由于是與半導體裝置500所要求的電路相對應地進行圖案化，因此并不是存在于絕緣板12的上表面的大部分。另一方面，電路圖案4具有單純地將絕緣板12的背面的大致整體覆蓋那樣的圖案(滿鋪圖案)。如此，由于絕緣板12的下表面之上的電路圖案4的面積與絕緣板12的上表面之上的電路圖案2及3Z的面積之間的差異大，因此容易在電路基板100發生以熱應力為起因的翹曲。
[0046](實施例)
[0047]圖6表示針對半導體裝置501(圖1)的、從在電路圖案3(電路基板101的上表面)之上安裝有半導體芯片I的部位向在電路圖案4(電路基板101的下表面)之上安裝有冷卻鰭片(未圖示)的部位的散熱路徑的瞬態熱阻、與半導體芯片I的散熱時間之間的關系的實驗結果。半導體裝置501與半導體裝置500相比具有較低的瞬態熱阻。例如在0.1秒處，半導體裝置500具有瞬態熱阻3.5K/ff(圖5)，而半導體裝置501具有瞬態熱阻3.0K/W(圖6)。
[0048]圖7表示電路圖案2的體積V2及電路圖案3的體積V3之和相對于電路圖案4的體積Vl的比率、與發生由半導體芯片I引起的升溫時的絕緣板12的翹曲量之間的關系的實驗結果。在這里，正的翹曲表示向絕緣板12的下表面側(電路圖案4側)的翹曲，負的翹曲表示向絕緣板12的上表面側(電路圖案2及3側)的翹曲。可知通過將比率設為大于或等于70%能夠顯著地抑制正的翹曲。另外，可知通過將比率設為小于或等于130%能夠顯著地抑制負的翹曲。
[0049](效果的總結)
[0050]根據本實施方式，半導體芯片I配置在比電路圖案2厚的安裝區域3M之上，從而相比于安裝區域3M具有與電路圖案2的厚度相同的厚度的情況，能夠提高散熱性，特別是能夠抑制瞬態熱阻。另外，在絕緣板12的上表面S2之上設置的電路圖案2及電路圖案3的體積之和V2+V3大于或等于在絕緣板12的下表面SI之上設置的電路圖案4的體積Vl的70%且小于或等于130%，從而絕緣板12的下表面SI側的熱應力與上表面S2側的熱應力之間的差異變小。由此，能夠抑制絕緣板12的翹曲。綜上所述，得到具有高散熱性且能夠對以熱應力為起因的翹曲進行抑制的半導體裝置501。
[0051]特別地，在電路圖案4之上安裝有冷卻鰭片的情況下，如果由于電路基板101的翹曲而在電路圖案4與冷卻鰭片之間產生間隙，則由冷卻鰭片實現的冷卻效果降低。因此，通過如上所述地抑制翹曲，能夠抑制冷卻鰭片的冷卻效果的降低。
[0052]電路圖案2比安裝區域3M薄。由此，相比于電路圖案2也具有與安裝區域3M的厚度相同的厚度的情況，能夠抑制制造成本。
[0053]在電路圖案3的安裝區域3M具有大于或等于0.6mm的厚度的情況下，電路基板101的散熱性更充分地得到提高。
[0054]在封裝部10由具有大于或等于9ppm/K且小于或等于12ppm/K的線膨脹系數的熱硬化性環氧樹脂制成的情況下，能夠使封裝部10的線膨脹系數更接近于具有電路圖案4、電路圖案2、電路圖案3以及絕緣板12的電路基板101的線膨脹系數。由此，能夠抑制以溫度變化為起因的半導體裝置501的翹曲。
[0055]關于導線6，由于其整體被約束在封裝部10中，因此在熱膨脹收縮時與封裝部10—起進行伸縮。另一方面，導線6具有與電路基板101接合的端部。因此，在發生以半導體芯片I的發熱或者半導體裝置501的保存溫度的變動為起因的熱膨脹收縮時，以電路基板101及封裝部10之間的線膨脹系數的差異為起因，有可能對導線6的端部施加大的應力。如上所述，在封裝部10由具有大于或等于9ppm/K且小于或等于12ppm/K的線膨脹系數的熱硬化性環氧樹脂制成的情況下，由于上述的線膨脹系數的差異受到抑制，因此能夠對施加于導線6的端部的應力的大小進彳丁抑制。從而，導線6的接合部的壽命提尚。
[0056]〈實施方式2>
[0057]參照圖8，關于本實施方式的半導體裝置的電路基板102，電路圖案3在安裝區域3M的外側具有臺階3S。優選如圖所示，通過臺階3S，使電路圖案3的表面高度從安裝區域3M的外側朝向安裝區域3M變高。換言之，關于電路圖案3，優選與位于安裝區域3M的外側的外周部相比，安裝區域3M更厚。此外，由于上述以外的結構與上述的實施方式I的結構大致相同，因此對相同或相應的要素標注相同的標號，省略重復的說明。
[0058]根據本實施方式，在利用焊料部11(圖1)進行接合的半導體芯片I的焊接時，能夠在臺階3S的部位阻止焊料的流動。由此，在安裝區域3M的周圍防止焊料不必要地擴展。由此，能夠對由焊料部11和封裝部10形成的密接性低的界面的面積進行抑制。從而，抑制封裝部10從電路圖案3的剝離。
[0059]〈實施方式3>
[0060]參照圖9?圖11，關于本實施方式的半導體裝置的電路基板103，電路圖案3在安裝區域3M的外側具有凹部。具體地說，電路圖案3在安裝區域3M的外側具有凹坑部5a。優選凹坑部5a在深度方向具有倒錐形狀(參照圖11中的凹坑部5a的下部)。封裝部10(圖1)進入至凹坑部5a內。此外，由于上述以外的結構與上述的實施方式I的結構大致相同，因此對相同或相應的要素標注相同的標號，省略重復的說明。
[0061 ]根據本實施方式，在形成封裝部10時，具體地說，在為了形成封裝部10而使樹脂流入至電路基板103之上時，封裝部10進入至凹坑部5a內。由此，抑制封裝部10從電路圖案3的剝離。在凹坑部5a具有倒錐形狀的情況下，利用其錨固效果，更可靠地抑制剝離。
[0062]另外，以半導體芯片I的發熱或者半導體裝置的保存溫度的變動為起因的、電路圖案3的邊緣附近處的熱應力，因為在安裝區域3M周圍設置的凹坑部5a而得到緩和。由此，緩和對電路圖案3的邊緣施加的應力。因此，能夠抑制以反復施加這樣的應力為起因的電路圖案3的剝離的發生。
[0063]關于導線6(圖1)，由于其整體被約束在封裝部10(圖1)中，因此在熱膨脹收縮時與封裝部10—起進行伸縮。另一方面，導線6具有與電路基板103(圖9)接合的端部。因此，在發生以半導體芯片I的發熱或者半導體裝置的保存溫度的變動為起因的熱膨脹收縮時，以電路基板103及封裝部10之間的線膨脹系數的差異為起因，有可能對導線6的端部施加大的應力。如上所述，利用凹坑部5a，封裝部10與電路基板103相互得到約束，從而在由于半導體裝置的溫度變化而引起的熱膨脹收縮時，抑制封裝部10的伸縮與電路基板103的伸縮之間的差異。由此，能夠對施加于導線6的端部的應力的大小進行抑制。從而，導線6的接合部的壽命提尚。
[0064]〈實施方式4>
[0065]參照圖12，關于本實施方式的半導體裝置的電路基板104，電路圖案3的凹部除了包含所述的凹坑部5a，還包含分別沿半導體芯片I的4個角延伸的4個狹縫部13a。此外，也可以在俯視觀察時(圖12)，在半導體芯片I與狹縫部13a之間設置有間隔。
[0066]此外，由于上述以外的結構與所述的實施方式3的結構大致相同，因此對相同或相應的要素標注相同的標號，省略重復的說明。
[0067]根據本實施方式，在利用焊料部11(圖1)進行接合的半導體芯片I的焊接時，能夠在半導體芯片I的4個角的附近處利用狹縫部13a(圖12)阻止焊料的流動。由此，抑制電路圖案3之上的半導體芯片I的安裝位置的偏離。另外，利用狹縫部13a緩和安裝區域3M周圍的應力。由此，能夠緩和對電路圖案3的圖案的邊緣施加的應力。
[0068]此外，這些效果即使沒有凹坑部5a也能夠得到。
[0069]〈實施方式5>
[0070]參照圖13?圖16，關于本實施方式的半導體裝置的電路基板105，電路圖案3的凹部具有狹縫部13b和多個凹坑部5b。多個凹坑部5b是與電路圖案3的緣部分離而設置的。狹縫部13b將多個凹坑部5b相互連接，且延伸至電路圖案3的緣部。此外，由于上述以外的結構與上述的實施方式I的結構大致相同，因此對相同或相應的要素標注相同的標號，省略重復的說明。
[0071]根據本實施方式，在形成封裝部10(圖1)時，具體地說，在為了形成封裝部10而使樹脂流入至電路基板105之上時，凹坑部5b內的空氣容易穿過狹縫部13b排出。由此，封裝部10更充分地進入至凹坑部5b內。從而，更充分地抑制封裝部10從電路圖案3的剝離。在封裝部10由環氧樹脂制成的情況下，此效果特別大。
[0072]此外，本發明可以在其發明的范圍內，將各實施方式自由地進行組合，或對各實施方式進行適當變形、省略。
【主權項】
1.一種半導體裝置，其具有: 殼體； 外部端子，其安裝于所述殼體； 絕緣板，其具有第I面和與所述第I面相反的被所述殼體包圍的第2面； 第I導體層，其設置在所述絕緣板的所述第I面之上，由一種導體材料制成，具有第I體積； 第2導體層，其設置在所述絕緣板的所述第2面之上，由所述一種導體材料制成，具有第2體積；以及 第3導體層，其與所述第2導體層分離地設置在所述絕緣板的所述第2面之上，由所述一種導體材料制成，具有第3體積，所述第3導體層具有比所述第2導體層厚的安裝區域，所述第2體積及所述第3體積之和大于或等于所述第I體積的70%且小于或等于130%， 所述半導體裝置還具有: 半導體芯片，其設置在所述第3導體層的所述安裝區域之上； 封裝部，其由絕緣體制成，在所述殼體內將所述半導體芯片封裝；以及配線部，其穿過所述封裝部內，將所述外部端子及所述第2導體層中的至少某個與所述半導體芯片短接。2.根據權利要求1所述的半導體裝置，其中， 所述第3導體層的所述安裝區域具有大于或等于0.6_的厚度。3.根據權利要求1或2所述的半導體裝置，其中， 所述第3導體層在所述安裝區域的外側具有臺階。4.根據權利要求1至3中任一項所述的半導體裝置，其中， 所述第3導體層在所述安裝區域的外側具有凹部。5.根據權利要求4所述的半導體裝置，其中， 所述凹部包含在深度方向具有倒錐形狀的部分。6.根據權利要求4或5所述的半導體裝置，其中， 所述半導體芯片具有擁有4個角的四邊形狀， 所述第3導體層的所述凹部包含分別沿所述4個角延伸的4個狹縫部。7.根據權利要求4或5所述的半導體裝置，其中， 所述第3導體層的所述凹部包含狹縫部和多個凹坑部，該多個凹坑部是與所述第3導體層的緣部分離而設置的，該狹縫部將所述多個凹坑部相互連接且延伸至所述第3導體層的緣部。8.根據權利要求1至7中任一項所述的半導體裝置，其中， 所述封裝部由具有大于或等于9ppm/K且小于或等于12ppm/K的線膨脹系數的熱硬化性環氧樹脂制成。
【文檔編號】H01L23/367GK106098646SQ201610268559
【公開日】2016年11月9日
【申請日】2016年4月27日 公開號201610268559.1, CN 106098646 A, CN 106098646A, CN 201610268559, CN-A-106098646, CN106098646 A, CN106098646A, CN201610268559, CN201610268559.1
【發明人】吉田博, 大坪義貴, 石橋秀俊, 中原賢太
【申請人】三菱電機株式會社