一種鈍化層制造方法及高壓半導體功率器件的制作方法
【專利摘要】本發明提供了一種鈍化層制造方法及高壓半導體功率器件，所述方法包括通過絲網印刷在高壓半導體功率器件上涂覆聚酰亞胺膠；對聚酰亞胺膠進行前烘和固化形成聚酰亞胺保護層；高壓半導體功率器件采用上述方法制造。與現有技術相比，本發明提供的一種鈍化層制造方法及高壓半導體功率器件，不僅提高了半導體功率器件鈍化層制造的工作效率并降低了工作成本，還提高了高壓半導體功率器件的工作穩定性。
【專利說明】
一種鈍化層制造方法及高壓半導體功率器件
技術領域
[0001]本發明涉及高壓半導體功率器件制備工藝技術領域，具體涉及一種鈍化層制造方法及高壓半導體功率器件。
【背景技術】
[0002]為了避免半導體功率器件被雜質離子污染或與周圍環境中某些成分發生化學反應而導致其表面電學性能發生變化，需要在半導體功率器件中設置鈍化層，以屏蔽來自外界的影響，保證其能夠穩定和可靠的工作。但是這些雜質離子尤其是鈉離子在鈍化層中移動會引起電子積累，影響半導體功率器件表面的電場和分布，進而導致半導體功率器件工作時漏電流增大和擊穿特性退化。
[0003]高壓半導體功率器件工作在高溫高壓環境下時其鈍化層中的雜質離子會變得更加活躍，通過電場作用進行再分布使得高壓半導體功率器件的表面電場發生變化，擊穿電壓不穩定出現蠕變，漏電流持續增加最終導致器件失效。因此，對高壓半導體功率器件的鈍化層需要進行更加完善的鈍化處理，使其具備較強的抗外界雜質離子污染能力和在高溫高壓環境下保持穩定的擊穿電壓和漏電流。
[0004]目前，高壓半導體功率器件的鈍化層工藝主要采用下述步驟:
[0005]1、在硅襯底表面生長二氧化硅層，并在其表面淀積介質層；
[000?] 2、在介質層表面淀積氮化娃層；
[0007]3、在氮化硅層上加工聚酰亞胺。
[0008]其中，聚酰亞胺的加工工藝與光刻膠工藝類似，包括涂膠、前烘、光刻、顯影和固化等工序，步驟繁瑣且具有較大的不可控因素概率。同時，采用上述工藝制造的聚酰亞胺還具有下述缺點:易發生脫落，影響金屬電極質量和器件的電性能;每次加工過程僅能實現單片晶圓的加工作業，生產效率低，成本高;常規光刻機性能較低對聚酰亞胺加工后的厚度小于15um，不能滿足高壓半導體功率器件應用于高溫高壓環境時的性能要求。
【發明內容】
[0009]為了克服現有技術的缺陷，本發明提供了一種鈍化層制造方法及高壓半導體功率器件。
[0010]第一方面，本發明中一種鈍化層制造方法的技術方案是:
[0011]所述方法包括:
[0012]通過絲網印刷在高壓半導體功率器件上涂覆聚酰亞胺膠；
[0013]對所述聚酰亞胺膠進行前烘和固化形成聚酰亞胺保護層。
[0014]本發明進一步提供的優選技術方案為:所述在高壓半導體功率器件上涂覆聚酰亞胺膠包括:
[0015]通過絲網印刷在所述高壓半導體功率器件的金屬電極及其所在平面上涂覆聚酰亞胺膠，且在所述金屬電極的表面形成焊接窗口。
[0016]本發明進一步提供的優選技術方案為:所述在高壓半導體功率器件上涂覆聚酰亞胺膠包括:
[0017]在所述高壓半導體功率器件的金屬電極及其所在平面上淀積氮化硅薄膜層，并對所述氮化硅薄膜層進行光刻和刻蝕形成焊接窗口；
[0018]通過絲網印刷在所述氮化硅薄膜層上涂覆聚酰亞胺膠。
[0019]本發明進一步提供的優選技術方案為:所述在高壓半導體功率器件上涂覆聚酰亞胺膠之前包括:
[0020]在所述高壓半導體功率器件的硅襯底上生長氧化硅薄膜層，并對所述氧化硅薄膜層進行光刻和刻蝕形成有源區窗口；
[0021]在所述氧化硅薄膜層的表面上淀積介質層，并對所述介質層進行光刻和刻蝕形成接觸孔；
[0022]在所述介質層上淀積金屬層，所述金屬層向下填入所述接觸孔且與所述硅襯底的有源區接觸;對所述金屬層進行光刻和刻蝕形成所述金屬電極。
[0023]本發明進一步提供的優選技術方案為:所述通過絲網印刷涂覆聚酰亞胺膠包括:
[0024]在絲網上設置多個對位標記，所述對位標記與待加工晶圓一一對應；
[0025]將所述絲網按照對位標記布置在所述待加工晶圓的上方；
[0026]在所述絲網上涂覆聚酰亞胺膠，所述聚酰亞胺膠透過絲網淀積在金屬電極及其所在平面上或者氮化硅薄膜層上。
[0027]本發明進一步提供的優選技術方案為:所述將絲網按照對位標記布置在待加工晶圓的上方之前包括:
[0028]調整所述絲網與待加工晶圓的間距；
[0029]所述間距范圍為5?lOOum。
[0030]本發明進一步提供的優選技術方案為:
[0031]所述前烘的溫度為70?130°C，所述前烘的時間為I?5min。
[0032]本發明進一步提供的優選技術方案為:
[0033]所述固化的溫度為250?450°C，所述固化的時間為30?lOOmin。
[0034]第二方面，本發明中一種高壓半導體功率器件的技術方案為:
[0035]硅襯底；
[0036]氧化娃薄膜層，所述氧化娃薄膜層淀積在所述娃襯底上；
[0037]介質層，所述介質層淀積在所述氧化硅薄膜層上，所述介質層包括接觸孔；
[0038]金屬層，所述金屬層淀積在所述介質層上，并向下填入所述接觸孔且與所述硅襯底的有源區接觸；
[0039]聚酰亞胺保護層，所述聚酰亞胺保護層通過絲網印刷淀積在所述金屬層上并在其表面形成焊接窗口。
[0040]第三方面，本發明中另一種高壓半導體功率器件的技術方案為:
[0041 ]所述高壓半導體功率器件包括:
[0042]硅襯底；
[0043]氧化硅薄膜層，所述氧化硅薄膜層淀積在所述硅襯底上；
[0044]介質層，所述介質層淀積在所述氧化硅薄膜層上，所述介質層包括接觸孔；
[0045]金屬層，所述金屬層淀積在所述介質層上，并向下填入所述接觸孔且與所述硅襯底的有源區接觸；
[0046]氮化硅薄膜層，所述氮化硅薄膜層淀積在所述金屬層及其所在平面上，所述氮化硅薄膜層包括焊接窗口；
[0047]聚酰亞胺保護層，所述聚酰亞胺保護層通過絲網印刷淀積在所述氮化硅薄膜層上。
[0048]與最接近的現有技術相比，本發明的有益效果是:
[0049]1、本發明提供的一種鈍化層制造方法，采用絲網印刷方法淀積聚酰亞胺保護層，進而對其進行前烘和固化形成聚酰亞胺保護層，加工流程較少且能夠防止聚酰亞胺保護層脫落提高半導體功率器件的工作可靠性；同時，通過絲網印刷方法可以調整聚酰亞胺保護層的厚度，使其滿足半導體功率器件應用于高壓高溫環境時的性能要求;通過絲網印刷方法還可以同時對多晶圓進行聚酰亞胺保護層加工，提高了半導體功率器件鈍化層制造的工作效率并降低了工作成本；
[0050]2、本發明提供的一種高壓半導體功率器件，可以包含由氧化硅薄膜層、介質層和聚酰亞胺保護層組成的復合結構或者由氧化硅薄膜層、介質層、氮化硅薄膜層和聚酰亞胺保護層組成的復合結構，其中聚酰亞胺保護層作為高壓半導體功率器件鈍化層的保護薄膜層，提高了高壓半導體功率器件的可靠性，使其應用于高溫高壓環境時也可以保持穩定的擊穿電壓和漏電流。
【附圖說明】
[0051]圖1:本發明實施例中一種鈍化層制造方法實施流程示意圖；
[0052]圖2:本發明實施例中硅襯底有源區示意圖；
[0053]圖3:本發明實施例中介質層示意圖；
[0054]圖4:本發明實施例中接觸孔示意圖；
[0055]圖5:本發明實施例中金屬電極示意圖；
[0056]圖6:本發明實施例中氮化硅薄膜層示意圖；
[0057]圖7:本發明實施例中一種聚酰亞胺保護層示意圖；
[0058]圖8:本發明實施例中另一種聚酰亞胺保護層示意圖；
[0059]圖9:本發明實施例中單個器件中氮化硅薄膜層俯視示意圖；
[0060]圖10:本發明實施例中與單個器件對應的絲網俯視圖示意圖；
[0061 ]圖11:本發明實施例中局部晶圓中氮化硅薄膜層俯視示意圖；
[0062]圖12:本發明實施例中與局部晶圓對應的絲網俯視圖示意圖；
[0063]其中，11:硅襯底N-層；12:硅襯底N+層；13:P+區；21:氧化硅薄膜層；22:介質層；23:金屬層;24:氮化硅薄膜層;25:聚酰亞胺保護層;31:擋板;32:絲網。
【具體實施方式】
[0064]為使本發明實施例的目的、技術方案和優點更加清楚，下面將結合本發明實施例中的附圖，對本發明實施例中的技術方案進行清楚、完整地說明，顯然，所描述的實施例是本發明一部分實施例，而不是全部的實施例。基于本發明中的實施例，本領域普通技術人員在沒有做出創造性勞動前提下所獲得的所有其他實施例，都屬于本發明保護的范圍。
[0065]下面結合附圖，對本發明實施例提供的一種鈍化層制造方法進行說明。
[0066]圖1為本發明實施例中一種鈍化層制造方法實施流程示意圖，如圖所示，本實施例中鈍化層制造方法包括下述步驟:
[0067]步驟SlOl:通過絲網印刷在高壓半導體功率器件上涂覆聚酰亞胺膠。
[0068]本實施例中可以采用下述兩種實施方案對高壓半導體功率器件涂覆聚酰亞胺膠，具體是:
[0069]第一實施方案
[0070]通過絲網印刷在高壓半導體功率器件的金屬電極及其所在平面上涂覆聚酰亞胺膠，且在金屬電極的表面形成焊接窗口。
[0071]第二實施方案
[0072]在金屬電極及其所在平面上淀積氮化硅薄膜層，并對氮化硅薄膜層進行光刻和刻蝕形成焊接窗口。
[0073]圖6為本發明實施例中氮化硅薄膜層示意圖，如圖所示，本實施例中金屬電極23淀積在介質層22上并向下填入接觸孔與有源區接觸。在金屬電極23及其所在平面即金屬電極23和介質層22上淀積氮化硅薄膜層24，對氮化硅薄膜層24進行光刻和刻蝕形成焊接窗口，金屬電極24的一部分通過焊接窗口暴露出來。
[0074]步驟S102:并對聚酰亞胺膠進行前烘和固化形成聚酰亞胺保護層。
[0075]圖7為本發明實施例中一種聚酰亞胺保護層示意圖，如圖所示，本實施例中聚酰亞胺保護層25淀積在氮化硅薄膜層24上。
[0076]圖8為本發明實施例中另一種聚酰亞胺保護層示意圖，如圖所示，本實施例中聚酰亞胺保護層25淀積在金屬電極23上。
[0077]本實施例中采用絲網印刷方法涂覆聚酰亞胺保護層，進而對其進行前烘和固化形成聚酰亞胺保護層，加工流程較少且能夠防止聚酰亞胺保護層脫落提高半導體功率器件的工作可靠性。同時，通過絲網印刷方法還可以調整聚酰亞胺保護層的厚度，使其滿足半導體功率器件應用于高壓高溫環境時的性能要求;通過絲網印刷方法還可以同時對多個晶圓進行聚酰亞胺保護層加工，提高了半導體功率器件鈍化層制造的工作效率并降低了工作成本。
[0078]進一步地，本實施例中在高壓半導體功率器件上涂覆聚酰亞胺膠之前還包括下述實施步驟，具體是:
[0079]1、在硅襯底上生長氧化硅薄膜層，并對氧化硅薄膜層進行光刻和刻蝕形成有源區窗P O
[0080]圖2為本發明實施例中硅襯底有源區示意圖，如圖所示，本實施例中硅襯底包括硅襯底N-層11、硅襯底N+層12和P+區13 ο氧化硅薄膜層21淀積在硅襯底上，有源區窗口為硅襯底的有源區的窗口，便于金屬電極淀積在有源區上。
[0081]2、在氧化硅薄膜層的表面上淀積介質層，并對介質層進行光刻和刻蝕形成接觸孔。
[0082]圖3為本發明實施例中介質層示意圖，如圖所示，本實施例中介質層22淀積在氧化硅薄膜層21和有源區組成的組合結構的表面上。
[0083]圖4為本發明實施例中接觸孔示意圖，如圖所示，本實施例中對介質層22進行光刻和刻蝕形成一個或多個接觸孔，有源區通過該接觸孔暴露出來，便于電極金屬淀積。
[0084]3、在介質層上淀積金屬層，金屬層向下填入接觸孔且與硅襯底的有源區接觸;對金屬層進行光刻和刻蝕形成金屬電極。
[0085]圖5為本發明實施例中金屬電極示意圖，如圖所示，本實施例中金屬層淀積在介質層22上，其中一部分金屬層也向下填入接觸孔內與有源區接觸。最后對金屬層進行光刻和刻蝕形成金屬電極23。
[0086]本實施例中氧化硅薄膜層作為半導體功率器件鈍化層，可以防止硅襯底被雜質離子污染或與周圍環境中某些成分發生化學反應而導致其表面電學性能發生變化。
[0087]進一步地，本實施例中通過絲網印刷涂覆聚酰亞胺膠可以采用下述實施步驟:
[0088]1、在絲網上設置多個對位標記，對位標記與待加工晶圓--對應。本實施例中在絲網上設置對位標記可以保證在加工單個或多個半導體功率器件的鈍化層時，準確地在每個待加工晶圓上淀積聚酰亞胺層，提高鈍化層加工的準確性和可靠性。
[0089]圖9為本發明實施例中單個器件中氮化硅薄膜層俯視示意圖，圖10為本發明實施例中與單個器件對應的絲網俯視圖示意圖，如圖所示，擋板31與金屬電極23對應，絲網32中未被擋板31遮蔽的部分與氮化娃薄膜層24對應。同時，擋板31與焊接窗口暴露出的金屬電極23對應，絲網32中未被擋板31遮蔽的部分與焊接窗口未暴露出的金屬電極及其平面部分對應。
[0090]圖11為本發明實施例中局部晶圓中氮化硅薄膜層俯視示意圖，圖12為本發明實施例中與局部晶圓對應的絲網俯視圖示意圖，如圖所示，擋板31與金屬電極23—一對應，絲網32中未被擋板31遮蔽的部分與氮化硅薄膜層24—一對應。同時，擋板31與焊接窗口暴露出的金屬電極23 對應，絲網32中未被擋板31遮蔽的部分與焊接窗口未暴露出的金屬電極及其平面部分對應。
[0091]2、將絲網按照對位標記布置在待加工晶圓的上方。本實施例中絲網按照對位標記布置在待加工晶圓的上方后，每個待加工晶圓與絲網的間距應該保持相同，從而使得聚酰亞胺層準確地淀積在所有的待加工晶圓上。
[0092]3、在絲網上涂覆聚酰亞胺膠，聚酰亞胺膠透過絲網淀積在氮化硅薄膜層上。
[0093]本實施例中在實施步驟2之前還需要依據半導體功率器件的實際性能要求調整絲網與待加工晶圓的間距，該間距范圍可以為5?1 O um。
[0094]本實施例中在實施步驟3后可以對聚酰亞胺膠進行前烘和固化形成聚酰亞胺保護層，其中前烘的溫度可以為70?130°C，前烘的時間可以為I?5min;固化的溫度可以為250?450°C，固化的時間可以為30?lOOmin。本實施例中采用前烘和固化兩個工序即可形成聚酰亞胺保護層，省略了傳統工藝中涂膠、前烘、光刻、顯影和固化等工序，減小加工風險。
[0095]本發明提供了一種高壓半導體功率器件并給出具體實施例。
[0096]本實施例中高壓半導體功率器件包括硅襯底、氧化硅薄膜層、介質層、金屬層和聚酰亞胺保護層。其中，
[0097]硅襯底可以為P型襯底，氧化硅薄膜層淀積在硅襯底上。
[0098]介質層淀積在氧化硅薄膜層上，介質層包括接觸孔。
[0099]金屬層淀積在介質層上，并向下填入接觸孔且與硅襯底的有源區接觸。
[0100]聚酰亞胺保護層通過絲網印刷淀積在金屬層上并在其表面形成焊接窗口，本實施例中絲網印刷采用上述鈍化層制造方法公開的方案實施。
[0101]本實施例中氧化硅薄膜層、介質層和聚酰亞胺保護層組成的復合結構，其中聚酰亞胺保護層作為高壓半導體功率器件鈍化層的保護薄膜層，提高了高壓半導體功率器件的可靠性，使其應用于高溫高壓環境時也可以保持穩定的擊穿電壓和漏電流。
[0102]本發明還提供了一種高壓半導體功率器件并給出具體實施例。
[0103]本實施例中高壓半導體功率器件包括硅襯底、氧化硅薄膜層、介質層、金屬層、氮化硅薄膜層和聚酰亞胺保護層。其中，
[0104]硅襯底可以為P型襯底，氧化硅薄膜層淀積在硅襯底上。
[0105]介質層淀積在氧化硅薄膜層上，介質層包括接觸孔。
[0106]金屬層淀積在介質層上，并向下填入接觸孔且與硅襯底的有源區接觸。
[0107]氮化硅薄膜層淀積在金屬層及其所在平面上，氮化硅薄膜層包括焊接窗口。
[0108]聚酰亞胺保護層通過絲網印刷淀積在氮化硅薄膜層上，本實施例中絲網印刷采用上述鈍化層制造方法公開的方案實施。
[0109]本實施例中氧化硅薄膜層、介質層、氮化硅薄膜層和聚酰亞胺保護層組成的復合結構，其中聚酰亞胺保護層作為高壓半導體功率器件鈍化層的保護薄膜層，提高了高壓半導體功率器件的可靠性，使其應用于高溫高壓環境時也可以保持穩定的擊穿電壓和漏電流。
[0110]顯然，本領域的技術人員可以對本發明進行各種改動和變型而不脫離本發明的精神和范圍。這樣，倘若本發明的這些修改和變型屬于本發明權利要求及其等同技術的范圍之內，則本發明也意圖包含這些改動和變型在內。
【主權項】
1.一種鈍化層制造方法，其特征在于，所述方法包括: 通過絲網印刷在高壓半導體功率器件上涂覆聚酰亞胺膠； 對所述聚酰亞胺膠進行前烘和固化形成聚酰亞胺保護層。2.如權利要求1所述的一種鈍化層制造方法，其特征在于，所述在高壓半導體功率器件上涂覆聚酰亞胺膠包括: 通過絲網印刷在所述高壓半導體功率器件的金屬電極及其所在平面上涂覆聚酰亞胺膠，且在所述金屬電極的表面形成焊接窗口。3.如權利要求1所述的一種鈍化層制造方法，其特征在于，所述在高壓半導體功率器件上涂覆聚酰亞胺膠包括: 在所述高壓半導體功率器件的金屬電極及其所在平面上淀積氮化硅薄膜層，并對所述氮化硅薄膜層進行光刻和刻蝕形成焊接窗口； 通過絲網印刷在所述氮化硅薄膜層上涂覆聚酰亞胺膠。4.如權利要求1所述的一種鈍化層制造方法，其特征在于，所述在高壓半導體功率器件上涂覆聚酰亞胺膠之前包括: 在所述高壓半導體功率器件的硅襯底上生長氧化硅薄膜層，并對所述氧化硅薄膜層進行光刻和刻蝕形成有源區窗口； 在所述氧化硅薄膜層的表面上淀積介質層，并對所述介質層進行光刻和刻蝕形成接觸孔； 在所述介質層上淀積金屬層，所述金屬層向下填入所述接觸孔且與所述硅襯底的有源區接觸;對所述金屬層進行光刻和刻蝕形成所述金屬電極。5.如權利要求1-3任一項所述的一種鈍化層制造方法，其特征在于，所述通過絲網印刷涂覆聚酰亞胺膠包括: 在絲網上設置多個對位標記，所述對位標記與待加工晶圓一一對應； 將所述絲網按照對位標記布置在所述待加工晶圓的上方； 在所述絲網上涂覆聚酰亞胺膠，所述聚酰亞胺膠透過絲網淀積在金屬電極及其所在平面上或者氮化硅薄膜層上。6.如權利要求5所述的一種鈍化層制造方法，其特征在于，所述將絲網按照對位標記布置在待加工晶圓的上方之前包括: 調整所述絲網與待加工晶圓的間距； 所述間距范圍為5?lOOum。7.如權利要求1所述的一種鈍化層制造方法，其特征在于， 所述前烘的溫度為70?130 °C，所述前烘的時間為I?5min。8.如權利要求1所述的一種鈍化層制造方法，其特征在于， 所述固化的溫度為250?4500C，所述固化的時間為30?10min。9.一種高壓半導體功率器件，其特征在于，所述高壓半導體功率器件包括: 硅襯底； 氧化娃薄膜層，所述氧化娃薄膜層淀積在所述娃襯底上； 介質層，所述介質層淀積在所述氧化硅薄膜層上，所述介質層包括接觸孔； 金屬層，所述金屬層淀積在所述介質層上，并向下填入所述接觸孔且與所述硅襯底的有源區接觸； 聚酰亞胺保護層，所述聚酰亞胺保護層通過絲網印刷淀積在所述金屬層上并在其表面形成焊接窗口。10.一種高壓半導體功率器件，其特征在于，所述高壓半導體功率器件包括: 硅襯底； 氧化娃薄膜層，所述氧化娃薄膜層淀積在所述娃襯底上； 介質層，所述介質層淀積在所述氧化硅薄膜層上，所述介質層包括接觸孔； 金屬層，所述金屬層淀積在所述介質層上，并向下填入所述接觸孔且與所述硅襯底的有源區接觸； 氮化硅薄膜層，所述氮化硅薄膜層淀積在所述金屬層及其所在平面上，所述氮化硅薄膜層包括焊接窗口； 聚酰亞胺保護層，所述聚酰亞胺保護層通過絲網印刷淀積在所述氮化硅薄膜層上。
【文檔編號】H01L23/29GK106098572SQ201610704091
【公開日】2016年11月9日
【申請日】2016年8月23日
【發明人】何延強, 吳迪, 劉鉞楊, 和峰, 徐哲, 金銳, 溫家良, 潘艷
【申請人】全球能源互聯網研究院, 國家電網公司, 國網河北省電力公司