薄膜晶體管陣列基底的制作方法

薄膜晶體管陣列基底的制作方法
【專利摘要】提供了一種薄膜晶體管(TFT)陣列基底，該薄膜晶體管(TFT)陣列基底包括：基底；柵極下臺階層，設置在基底上；柵電極，設置在柵極下臺階層上；半導體層，形成在柵電極之上；蝕刻停止件，設置在半導體層上。柵極下臺階層形成在柵電極下方并具有比柵電極的寬度大的寬度。
【專利說明】薄膜晶體管陣列基底
[0001 ] 本申請要求于2015年4月20日提交的第10-2015-0055346號韓國專利申請的優先權，通過引用將該韓國專利申請的公開內容全部包含于此。
技術領域
[0002]發明構思的示例性實施例涉及一種薄膜晶體管(TFT)陣列基底和一種包括該薄膜晶體管(TFT)陣列基底的有機發光顯示器。
【背景技術】
[0003]有機發光顯示器包括空穴注入電極、電子注入電極和形成在空穴注入電極與電子注入電極之間的包括有機發射層的有機發光器件(OLED)。有機發光顯示器是自發射顯示器，當從空穴注入電極注入的空穴和從電子注入電極注入的電子在有機發射層中彼此結合時產生的激子從激發態改變至基態時，該顯示器產生光。
[0004]自發射有機發光顯示器不需要另外的光源，因此可以用低電壓運行并可以具有輕薄的設計。此外，有機發光顯示器具有諸如寬視角、高對比度和快響應時間的優異的特性。

【發明內容】

[0005]根據發明構思的示例性實施例，薄膜晶體管(TFT)陣列基底包括:基底;柵極下臺階層，設置在基底上;柵電極，設置在柵極下臺階層上；半導體層，形成在柵電極之上;蝕刻停止件，設置在半導體層上。柵極下臺階層形成在柵電極下方并具有比柵電極的寬度大的寬度。
[0006]在示例性實施例中，蝕刻停止件具有大約等于或大于柵極下臺階層的寬度的寬度。
[0007]在示例性實施例中，蝕刻停止件的端部形成在與柵極下臺階層的端部對應的位置，蝕刻停止件的端部覆蓋柵電極和柵極下臺階層的臺階部。
[0008]在示例性實施例中，TFT陣列基底還包括設置在蝕刻停止件之上的源電極和漏電極。源電極和漏電極形成在與柵極下臺階層的端部對應的位置。
[0009]在示例性實施例中，TFT陣列基底還包括形成在源電極和漏電極之上并覆蓋基底的整個表面的通路層。
[0010]在示例性實施例中，通路層包括至少部分地暴露源電極和漏電極的接觸孔。通路層和接觸孔是使用一個掩模形成的。
[0011]在示例性實施例中，TFT陣列基底還包括設置在蝕刻停止件之上的源電極和漏電極。源電極與漏電極之間的距離與柵極下臺階層的寬度對應。
[0012]在示例性實施例中，TFT陣列基底還包括形成在源電極和漏電極之上并覆蓋基底的整個表面的通路層。
[0013]在示例性實施例中，通路層還包括至少部分地暴露源電極和漏電極的接觸孔。通路層和接觸孔是使用一個掩模形成的。
[0014]在示例性實施例中，TFT陣列基底還包括設置在柵電極與半導體層之間的柵極絕緣膜。
[0015]根據發明構思的示例性實施例，薄膜晶體管(TFT)陣列基底包括:基底;柵極下臺階層，設置在基底上；柵電極，設置在柵極下臺階層上;氧化物半導體層，形成在柵電極之上;蝕刻停止件，設置在氧化物半導體層上。蝕刻停止件具有大約等于或大于柵極下臺階層的寬度的寬度。
[0016]在示例性實施例中，柵極下臺階層設置在柵電極下方，柵極下臺階層的寬度大約等于或大于柵電極的寬度。
[0017]在示例性實施例中，TFT陣列基底還包括設置在蝕刻停止件之上的源電極和漏電極以及形成在源電極和漏電極之上并覆蓋基底的整個表面的通路層。
[0018]在示例性實施例中，通路層包括至少部分地暴露源電極和漏電極的接觸孔，通路層和接觸孔是使用一個掩模形成的。
[0019]在示例性實施例中，TFT陣列基底還包括設置在蝕刻停止件之上的源電極和漏電極。源電極和漏電極形成在與柵極下臺階層的端部對應的位置。
[0020]在示例性實施例中，TFT陣列基底還包括形成在源電極和漏電極之上并覆蓋基底的整個表面的通路層。
[0021]在示例性實施例中，通路層包括至少部分地暴露源電極和漏電極的接觸孔，通路層和接觸孔是使用一個掩模形成的。
[0022]在示例性實施例中，TFT陣列基底還包括設置在蝕刻停止件之上的源電極和漏電極。源電極與漏電極之間的距離與柵極下臺階層的寬度對應。
[0023]根據發明構思的示例性實施例，薄膜晶體管(TFT)陣列基底包括:基底;柵極下臺階層，設置在基底上；柵電極，設置在柵極下臺階層上;氧化物半導體層，形成在柵電極之上;蝕刻停止件，設置在氧化物半導體層上。蝕刻停止件的端部形成在與柵極下臺階層的端部對應的位置，蝕刻停止件的端部覆蓋柵極下臺階層和柵電極的臺階部。
【附圖說明】
[0024]通過參照附圖詳細地描述其示例性實施例，上述和其他的特征將變得更清楚，其中:
[0025]圖1是根據發明構思的示例性實施例的薄膜晶體管(TFT)陣列基底的剖視圖。
[0026]圖2A至圖2D是示出形成根據發明構思的示例性實施例的TFT陣列基底中的通路層和接觸孔的工藝的剖視圖。
[0027]圖3是根據發明構思的示例性實施例的有機發光顯示器的平面圖。
[0028]圖4是圖3的根據發明構思的示例性實施例的有機發光顯示器的剖視圖。
【具體實施方式】
[0029]在下文中將參照附圖更充分地描述本發明構思的示例性實施例。在圖中，為了清晰起見，可夸大層和區域的尺寸和相對尺寸。同樣的附圖標記可以在附圖中始終表示同樣的元件。
[0030]將理解的是，雖然在這里可以使用術語“第一”、“第二”等來描述各種元件，但是這些元件不應受限于這些術語。這些術語僅用來將一個元件與另一元件區分開來。因此，示例性實施例中的“第一”元件可以在另一示例性實施例中被描述為“第二”元件。
[0031]將理解的是，當諸如膜、區域、層或元件的組件被稱為“在”另一組件“上”、“連接至IJ”另一組件、“結合到”另一組件或“與”另一組件“相鄰”時，該組件可以直接在所述另一組件上、直接連接到所述另一組件、直接結合到所述另一組件或與所述另一組件直接相鄰，或者可以存在中間組件。還將理解的是，當組件被稱為“在”兩個組件“之間”時，該組件可以是這兩個組件之間的唯一組件，或者也可以存在一個或更多個中間組件。還將理解的是，當組件被稱為“覆蓋”另一組件時，該組件可以是覆蓋所述另一組件的唯一組件，或者一個或更多個中間組件也可以覆蓋所述另一組件。
[0032]當可以不同地實施某個實施例時，可以與描述的順序不同地執行具體的工藝順序。例如，可以基本同時執行或按與描述的順序相反的順序執行兩個連續描述的工藝。
[0033]如在這里使用的，術語“和/或”包括相關列出項中的一個或更多個的任意和全部組合。
[0034]在這里，當兩個或更多個元件或數值被描述為彼此基本相同或等同時，將理解的是，所述元件或數值彼此相同、彼此無法區分或者彼此可區分但是功能彼此相同，如本領域的普通技術人員將理解的。此外，當工藝被描述為基本同時執行時，將理解的是，可以完全同時執行所述工藝或者大約同時執行所述工藝，如本領域的普通技術人員將理解的。
[0035]為了易于描述，在這里可以使用諸如“在…之下”、“在…下方”、“下”、“在…下面”、“在…上方”、“上”等的空間相對術語來描述如在圖中所示出的一個元件或特征與其他元件或特征之間的關系。將理解的是，空間相對術語意圖包括除了在圖中描繪的方位之外的裝置在使用或操作中的不同方位。例如，如果翻轉圖中的裝置，那么描述為“在”其他元件或特征“下方”、“之下”或“下面”的元件將隨后定位為“在”其他元件或特征“上方”。因此，示例性術語“在…下方”和“在…下面”可以包括“在…上方”和“在…下方”兩種方位。另外，還將理解的是，當層被稱為“在”兩層“之間”時，該層可以是所述兩層之間的唯一層，或者也可以存在一個或更多個中間層。
[0036]圖1是根據發明構思的示例性實施例的薄膜晶體管(TFT)陣列基底的剖視圖。
[0037]參照圖1，根據示例性實施例的TFT陣列基底可以包括基底100以及在基底100上設置的柵極下臺階層110、柵電極G、半導體層130和蝕刻停止件150。
[0038]基底100可以由諸如例如玻璃的透明材料形成。然而，基底100不限于此。
[0039]柵極下臺階層110可以設置在基底100之上以位于柵電極G下面。例如，柵極下臺階層110可以設置在基底100與柵電極G之間。如圖1所示，根據示例性實施例，柵極下臺階層110可以形成為具有比柵電極G的寬度大的寬度。柵極下臺階層110可以包括諸如Ti的金屬、諸如ITO的透明導電膜或非晶硅。
[0040]柵極下臺階層110可以防止差的臺階覆蓋(stepcoverage)。例如，在沒有柵極下臺階層110的情況下，可能會出現差的臺階覆蓋。即，當只有柵電極G形成在基底100之上而沒有柵極下臺階層110時，可能會出現差的臺階覆蓋。
[0041]例如，當只有柵電極G形成時，會在基底100與柵電極G的兩端之間形成大的臺階部。例如，當只有柵電極G形成時，柵電極G的從柵電極G的上表面向下朝向基底100延伸的側面會是大的。該大的臺階部會隨著堆疊增加而增大，從而導致差的臺階覆蓋。
[0042]在根據發明構思的示例性實施例的TFT陣列基底中，因為柵極下臺階層110(例如，一個臺階部)形成在柵電極G下面，并且因為柵極下臺階層110(例如，一個臺階部)還形成在基底100與柵電極G的兩端之間，所以可以減小作為整體的臺階部和差的臺階覆蓋。
[0043]柵電極G的材料可以包括從例如鉬(Mo)、鋁(Al)、鉑(Pt)、鈀(Pd)、銀(Ag)、鎂(Mg)、金(Au)、鎳(Ni)、釹(Nd)、銥(Ir)、鉻(Cr)、鋰(Li)、鈣(Ca)、鈦(Ti)、鎢(W)和銅(Cu)中選擇的至少一種金屬。然而，柵電極G的材料不限于此。
[0044]柵極絕緣膜GI可以形成在柵電極G之上，并且可以形成為與基底100的整個表面對應。即，柵極絕緣膜GI可以覆蓋整個基底100。柵極絕緣膜GI可以形成為具有由諸如例如氧化硅或氮化硅的無機材料形成的多層或單層結構。然而，柵極絕緣膜GI不限于此。柵極絕緣膜GI可以使柵電極G與可以設置在柵極絕緣膜GI之上的半導體層130絕緣。
[0045]在示例性實施例中，半導體層130包括透明導電氧化物。透明導電氧化物可以包括例如從鎵(Ga)、銦(In)、鋅(Zn)、鉿(Hf)和錫(Sn)中選擇的至少一種元素。例如，透明導電氧化物可以從1成32110、2113110、1112110、11^30、2110、110和氧化鉿銦鋅(!1120)中選擇。然而，發明構思的示例性實施例不限于此。因為包括硅層的TFT通常使用高溫工藝形成并且經歷結晶工藝，所以隨著TFT的尺寸增大，在結晶工藝過程中均勻性會降低，從而難以增大TFT的尺寸。
[0046]然而，因為包括透明導電氧化物的氧化物半導體TFT具有優異的器件特性并且可以使用低溫工藝形成，所以氧化物半導體TFT可以用于平板顯示器的背板。此外，因為氧化物半導體TFT在可視區域中是透明的并且是柔性的，所以氧化物半導體TFT可以應用于透明顯示器或柔性顯示器。
[0047]如圖1所示，蝕刻停止件150可以形成在半導體層130之上。蝕刻停止件150可以形成在柵電極G與設置在蝕刻停止件150之上的源電極S和/或漏電極D之間，并可以保護半導體層130。
[0048]例如，當如上描述半導體層130由氧化物形成時，為了保證高穩定性，TFT陣列基底可以包括蝕刻停止件150以保護頂表面免受蝕刻溶液的影響。可以形成蝕刻停止件150，以保護半導體層130免受通過源電極S與漏電極D之間的間隙引入的蝕刻溶液的影響。
[0049]在根據示例性實施例的TFT陣列基底中，蝕刻停止件150可以形成為具有與柵極下臺階層110的寬度對應的寬度。即，可以形成蝕刻停止件150，使得蝕刻停止件150的兩端延伸到與柵極下臺階層110的兩端對應的位置。例如，蝕刻停止件150的端部可以與柵極下臺階層110的端部對齊。在根據示例性實施例的TFT陣列基底中，蝕刻停止件150可具有大約等于或大于柵極下臺階層110的寬度的寬度。
[0050]因為蝕刻停止件150形成為延伸到半導體層130的臺階部，所以其中形成有兩個絕緣層的結構可以形成在柵電極G與源電極S和漏電極D之間。
[0051]S卩，因為柵極絕緣膜GI和蝕刻停止件150作為兩個絕緣層設置在柵電極G與源電極S和漏電極D之間，所以可以減小柵電極G與源電極S和漏電極D之間的寄生電容。結果，可以減小柵極布線和數據布線中的布線負載，從而帶來高的圖像質量。
[0052]如上所述，蝕刻停止件150可以形成為覆蓋柵電極G和柵極下臺階層110形成的全部臺階部。
[0053]在對比示例中，蝕刻停止件形成為具有與柵電極G的寬度對應的寬度。在這種情況下，為了不暴露半導體層130，減小源電極S與漏電極D之間的距離。
[0054]在這種情況下，源電極S和漏電極D形成為彼此接近。結果，疊置部分會形成在源電極S和漏電極D與柵電極G之間，在該疊置部分中會出現晶體管的寄生電容，從而導致耦合。
[0055]然而，在根據發明構思的示例性實施例的TFT陣列基底中，因為蝕刻停止件150形成為具有與柵極下臺階層110的寬度對應的寬度，所以源電極S和漏電極D可以形成為在其間具有預定的距離，而不損壞半導體層130。
[0056]S卩，在示例性實施例中，因為蝕刻停止件150可以覆蓋柵電極G和柵極下臺階層110的全部臺階部，所以可以減小寄生電容。
[0057]因為如上所述蝕刻停止件150形成為覆蓋柵極下臺階層110的全部臺階部，所以源電極S和漏電極D可以形成為在其間具有預定的距離。
[0058]例如，源電極S與漏電極D之間的距離可以保持為與柵極下臺階層110的寬度對應。即，源電極S和漏電極D可以形成在與柵極下臺階層110的兩端對應的位置(例如，源電極S和漏電極D可以與柵極下臺階層110的端部基本對齊)。例如，源電極S與漏電極D之間的距離可以大約等于柵極下臺階層110的寬度。
[0059]在TFT陣列基底的對比示例中，因為沒有形成柵極下臺階層110，所以當源電極S和漏電極D形成為在其間具有預定的距離時，形成偏移區域(offset area)。
[0060]然而，在根據發明構思的示例性實施例的TFT陣列基底中，因為柵極下臺階層110形成在柵電極G下面，并且源電極S和漏電極D形成為具有與柵極下臺階層110的寬度對應的距離，所以源電極S和漏電極D可以形成為在其間具有大的距離，而不形成偏移區域，從而減小寄生電容。
[0061]通路層170可以形成在蝕刻停止件150以及源電極S和漏電極D之上以與基底100的整個表面對應。即，通路層170可以覆蓋整個基底100。
[0062]通路層170可以由無機材料或有機材料形成。通路層170可以由例如從丙烯酰類樹月旨、環氧樹脂、酚樹脂、聚酰胺類樹脂、聚酰亞胺類樹脂、不飽和聚酯類樹脂、聚亞苯基類樹月旨、聚苯硫醚類樹脂和苯并環丁烯(BCB)中選擇的至少一種材料形成。然而，發明構思的示例性實施例不限于此。
[0063]如圖1所示，接觸孔CNT可以形成在通路層170中。
[0064]源電極S和/或漏電極D可以通過接觸孔CNT暴露。源電極S和漏電極D中的一個可以通過接觸孔CNT連接到像素電極191。
[0065]在根據示例性實施例的TFT陣列基底中，通路層170和接觸孔CNT可以使用一個掩模而不是多個掩模來形成。
[0066]因此，如下面進一步描述的，TFT陣列基底可以通過使用比用于形成對比示例中的TFT陣列基底的掩模少的掩模形成。
[0067]通過接觸孔CNT連接到源電極S和漏電極D中的任一個的像素電極191可以形成在通路層170之上。
[0068]像素電極191可以包括半透明金屬層191b、形成在半透明金屬層191b之上的第一透明導電氧化物層191a和形成在半透明金屬層191b之下的第二透明導電氧化物層191c。
[0069]半透明金屬層19 Ib可以由例如銀(Ag)或Ag合金形成。因為半透明金屬層191b與可以是反射電極的對電極195(見圖4) 一起形成微腔結構，所以可以提高包括根據發明構思的示例性實施例的TFT陣列基底的有機發光顯示器的發光效率。
[0070]第一透明導電氧化物層191a和第二透明導電氧化物層191c中的每個可以包括例如從氧化銦錫(ITO)、氧化銦鋅(IZO)、氧化鋅(ZnO)、氧化銦(Ιη2θ3)、氧化銦鎵(IGO)和氧化鋁鋅(AZO)中選擇的至少一種。然而，發明構思的示例性實施例不限于此。第二透明導電氧化物層191c可以增大通路層170與半透明金屬層191b之間的粘合力，第一透明導電氧化物層191a可以用作保護半透明金屬層191b的屏障層。
[0071]圖2A至圖2D是示出形成根據發明構思的示例性實施例的TFT陣列基底中的通路層170和接觸孔CNT的工藝的剖視圖。
[0072]根據示例性實施例，可以使用一個掩模通過金屬掩蔽(metal masking)形成通路層170和接觸孔CNT。然而，形成通路層170和接觸孔CNT的方法不限于此。例如，可以使用一個掩模通過多重PR工藝形成通路層170和接觸孔CNT。
[0073]如圖2A至圖2D所示，在根據示例性實施例的TFT陣列基底中，可以使用一個掩模通過金屬掩蔽形成通路層170和接觸孔CNT。
[0074]參照圖2A，首先，可以在基底100的整個表面之上形成通路層170以覆蓋源電極S和/或漏電極D。
[0075]接著，參照圖2B，可以另外地在通路層170之上沉積金屬層180，以允許在后續的蝕刻工藝中同時地蝕刻通路層170和柵極絕緣膜GI。
[0076]接著，參照圖2C，使用一個掩模(例如光刻膠掩模PR)執行曝光。如2D所示，可以同時蝕刻通路層170和柵極絕緣膜GI以形成接觸孔CNT。即，可以基本同時地蝕刻通路層170和柵極絕緣膜GI以形成接觸孔CNT。
[0077]此外，可以在后續工藝中去除金屬層180。
[0078]因此，根據發明構思的示例性實施例，可以使用一個掩模形成TFT陣列基底中的通路層170和接觸孔CNT，從而減少制造時間和成本。
[0079]根據發明構思的示例性實施例，形成TFT陣列基底的方法包括:形成基底100，在基底100上形成柵極下臺階層110，在柵極下臺階層110上形成柵電極G，在柵電極G之上形成半導體層130和在半導體層130上形成蝕刻停止件150。如上所述，柵極下臺階層110形成在柵電極G下面并具有比柵電極G的寬度大的寬度。該方法還可以包括:在蝕刻停止件150之上與柵極下臺階層110的端部對應的位置形成源電極S和漏電極D，在源電極S和漏電極D之上形成通路層170和形成至少部分地暴露源電極S和漏電極D的接觸孔CNT。如上所述，可以使用一個掩模形成通路層170和接觸孔CNT，通路層170覆蓋基底100的整個表面。
[0080]圖3是根據發明構思的示例性實施例的有機發光顯示器1000的平面圖。圖4是圖3的根據發明構思的示例性實施例的有機發光顯示器1000的剖視圖。在圖3和圖4中，用同樣的附圖標記表示之前參照圖1至圖2D描述的元件，為了便于描述，在這里可以省略其重復的解釋。
[0081]如圖3所示，有機發光顯示器1000可以分成其中顯示圖像的顯示區域DA和圍繞顯示區域DA的其中不顯示圖像的非顯示區域。非顯示區域包括密封區域SA和墊(pad，或稱為“焊盤”)區域PA。
[0082]密封基底和/或密封材料可以設置在密封區域SA中并且可以圍繞顯示區域DA13S而，發明構思的示例性實施例不限于此。例如，根據示例性實施例，可以使用其中密封基底和/或密封材料密封顯示區域DA的任何構造。
[0083]密封基底可以是例如薄膜包封基底。在這種情況下，可以省略密封材料。密封基底可以防止外部潮氣或空氣滲入設置在基底100上的OLED和多個TFT。還可以按照要求在密封基底上設置偏振膜或濾色器。
[0084]密封材料可以是諸如例如玻璃料(frit)的無機材料。然而，發明構思的示例性實施例不限于此。例如，密封材料可以是環氧樹脂。密封材料可以使用分配器(dispenser)或絲網印刷來涂覆。玻璃料可以指用于形成玻璃的處于粉末態的原材料，或者可以包括通過向諸如S12的主材料添加激光或紅外吸收劑、有機粘合劑或者用于減小熱膨脹系數的填料獲得的處于糊態的材料。隨著有機粘合劑和潮氣在干燥或燒結過程中被去除，處于糊態的玻璃料可以固化。激光或紅外吸收劑可以包括過渡金屬化合物。可以使用激光束作為用于固化密封材料并將基底100附著到密封基底的熱源。還可以在密封材料的下面設置在使用激光束進行固化過程中幫助吸收激光束的光吸收層。光吸收層可以由具有高傳熱系數的傳導材料形成。
[0085]墊區域PA是指其中安裝有驅動設置在顯示區域DA中的像素的各種構件和其他模塊的區域。
[0086]OLED設置在顯示區域DA中的基底100上。OLED包括像素電極191、包括有機發射層的中間層193和對電極195。有機發光顯示器1000還可以包括像素限定膜200和間隔物210。
[0087]像素電極191可以通過填充通路層170的接觸孔CNT電連接到源電極S或漏電極D。
[0088]然而，本發明構思的示例性實施例不限于此。例如，在示例性實施例中，可以設置接觸金屬，源電極S或漏電極D可以接觸該接觸金屬，像素電極191可以電連接到該接觸金屬O
[0089]像素電極191和/或對電極195可以是例如透明電極或反射電極。當像素電極191和/或對電極195是透明電極時，像素電極191和/或對電極195可以由例如ΙΤ0、ΙΖ0、Ζη0或In2O3形成。當像素電極191和/或對電極195是反射電極時，像素電極191和/或對電極195可以包括例如由厶8、1%、厶1^?(1^11、附、制、&、0或其混合物形成的反射膜和由11'0、120、ZnO或In2O3形成的透明膜。在示例性實施例中，像素電極191和/或對電極195可以具有ITO/Ag/ITO的結構。
[0090]像素限定膜200可以限定像素區域和非像素區域。像素限定膜200可以包括像素電極191通過其暴露的開口 200a，并可以形成為完全地覆蓋基底100。中間層193可以形成在開口 200a中，開口 200a可以基本上占據像素區域。
[0091]像素電極191、中間層193和對電極195組成OLED。從OLED的像素電極191和對電極195注入的空穴和電子在中間層193的有機發射層中彼此結合以產生光。
[0092]在示例性實施例中，中間層193可以僅包括有機發射層。可選擇地，中間層193可以包括有機發射層并且還可以包括空穴注入層(HIL)、空穴傳輸層(HTL)、電子傳輸層(ETL)和電子注入層(EIL)中的至少一個。然而，發明構思的示例性實施例不限于此。例如，中間層193可以包括有機發射層并且還可以包括其他各種功能層。
[0093]對電極195形成在中間層193上。對電極195可以與像素電極191形成電場并且可以幫助光從中間層193發射。像素電極191可以對于每個像素被圖案化，對電極195可以形成為使得共電壓施加到所有像素。對電極195也可以稱為共電極195。
[0094]像素電極191和對電極195中的每個可以是例如透明電極或反射電極。像素電極191可以用作陽極而對電極195可以用作陰極。然而，本發明構思的示例性實施例不限于此。例如，像素電極191可以用作陰極而對電極195可以用作陽極。
[0095]雖然在圖4中僅示出一個0LED，但是顯示面板可以包括多個0LED。例如，對于OLED中的每個，可以形成一個像素，每個像素可以發射紅光、綠光、藍光或白光。
[0096]然而，本發明構思的示例性實施例不限于此。例如，中間層193可以公共地形成在像素電極191之上，而與像素的位置無關。在這種情況下，有機發射層可以通過豎直地堆疊或組合包括發射例如紅光、綠光和藍光的發光材料的層來形成。也可以使用能發射白光的其他組合。此外，根據示例性實施例，還可以設置將發射的白光轉換成預定顏色的光的顏色轉換層或濾色器。
[0097]保護層可以設置在對電極195上，并可以覆蓋和保護0LED。保護層可以是例如無機絕緣膜和/或有機絕緣膜。
[0098]間隔物210可以設置在顯示區域DA中的像素區域之間。間隔物210可以保持基底100與密封基底之間的距離，并且可以防止顯示特性由于外部沖擊而劣化。
[0099]間隔物210可以設置在像素限定膜200上。間隔物210可以從像素限定膜200朝向密封基底突出。
[0100]在示例性實施例中，間隔物210可以由與像素限定膜200相同的材料通過使用與像素限定膜200的工藝相同的工藝形成。即，可以通過使用半色調掩模的曝光工藝，通過調整光的量在基本上同一時間同時地形成像素限定膜200和間隔物210。然而，本發明構思的示例性實施例不限于此。例如，在示例性實施例中，像素限定膜200和間隔物210可以順序地或單獨地形成，因此可以是使用不同的材料形成的獨立結構。
[0101]如上所述，在根據本發明構思的示例性實施例的有機發光顯示器1000中，因為柵極下臺階層110形成在柵電極G之下，柵電極G的臺階部被減小，所以可以防止/減少差的臺階覆蓋。另外，因為蝕刻停止件150延伸為覆蓋柵極下臺階層110的兩端，所以可以減小布線負載并可以減小寄生電容/使寄生電容最小化。另外，因為使用一個掩模形成通路層170和接觸孔CNT，所以可以減少掩模工藝的數量，因此減少制造有機發光顯示器所涉及的時間和成本。
[0102]根據發明構思的示例性實施例，因為形成柵極下臺階層，所以可以防止由于臺階部而出現的差的臺階覆蓋。
[0103]此外，因為蝕刻停止件延伸為具有與柵極下臺階層的寬度對應的寬度，所以可以減小布線負載。
[0104]雖然已經參照其示例性實施例具體地示出并描述了本發明構思，但是本領域的普通技術人員將理解的是，在不脫離本發明構思的如權利要求所限定的精神和范圍的情況下，可以在其中做出形式和細節上的各種改變。
【主權項】
1.一種薄膜晶體管陣列基底，所述薄膜晶體管陣列基底包括: 基底； 柵極下臺階層，設置在所述基底上； 柵電極，設置在所述柵極下臺階層上； 半導體層，形成在所述柵電極之上；以及 蝕刻停止件，設置在所述半導體層上， 其中，所述柵極下臺階層形成在所述柵電極下方并具有比所述柵電極的寬度大的寬度。2.如權利要求1所述的薄膜晶體管陣列基底，其中，所述蝕刻停止件具有等于或大于所述柵極下臺階層的所述寬度的寬度。3.如權利要求1所述的薄膜晶體管陣列基底，其中，所述蝕刻停止件的端部形成在與所述柵極下臺階層的端部對應的位置，所述蝕刻停止件的所述端部覆蓋所述柵電極和所述柵極下臺階層的臺階部。4.如權利要求1所述的薄膜晶體管陣列基底，所述薄膜晶體管陣列基底還包括: 源電極和漏電極，設置在所述蝕刻停止件之上， 其中，所述源電極和所述漏電極形成在與所述柵極下臺階層的端部對應的位置。5.如權利要求4所述的薄膜晶體管陣列基底，所述薄膜晶體管陣列基底還包括: 通路層，形成在所述源電極和所述漏電極之上并覆蓋所述基底的整個表面。6.如權利要求5所述的薄膜晶體管陣列基底，其中，所述通路層包括: 接觸孔，至少部分地暴露所述源電極和所述漏電極， 其中，所述通路層和所述接觸孔是使用一個掩模形成的。7.如權利要求1所述的薄膜晶體管陣列基底，所述薄膜晶體管陣列基底還包括: 源電極和漏電極，設置在所述蝕刻停止件之上，其中，所述源電極與所述漏電極之間的距離與所述柵極下臺階層的所述寬度對應。8.如權利要求7所述的薄膜晶體管陣列基底，所述薄膜晶體管陣列基底還包括: 通路層，形成在所述源電極和所述漏電極之上并覆蓋所述基底的整個表面。9.如權利要求8所述的薄膜晶體管陣列基底，其中，所述通路層包括: 接觸孔，至少部分地暴露所述源電極和所述漏電極， 其中，所述通路層和所述接觸孔是使用一個掩模形成的。10.如權利要求1所述的薄膜晶體管陣列基底，所述薄膜晶體管陣列基底還包括: 柵極絕緣膜，設置在所述柵電極與所述半導體層之間。11.一種薄膜晶體管陣列基底，所述薄膜晶體管陣列基底包括: 基底； 柵極下臺階層，設置在所述基底上； 柵電極，設置在所述柵極下臺階層上； 氧化物半導體層，形成在所述柵電極之上；以及 蝕刻停止件，設置在所述氧化物半導體層上， 其中，所述蝕刻停止件具有等于或大于所述柵極下臺階層的寬度的寬度。12.如權利要求11所述的薄膜晶體管陣列基底，其中，所述柵極下臺階層設置在所述柵電極下方，所述柵極下臺階層的所述寬度等于或大于所述柵電極的寬度。13.如權利要求12所述的薄膜晶體管陣列基底，所述薄膜晶體管陣列基底還包括: 源電極和漏電極，設置在所述蝕刻停止件之上；以及 通路層，形成在所述源電極和所述漏電極之上并覆蓋所述基底的整個表面。14.如權利要求13所述的薄膜晶體管陣列基底，其中，所述通路層包括至少部分地暴露所述源電極和所述漏電極的接觸孔，所述通路層和所述接觸孔是使用一個掩模形成的。15.如權利要求11所述的薄膜晶體管陣列基底，所述薄膜晶體管陣列基底還包括: 源電極和漏電極，設置在所述蝕刻停止件之上， 其中，所述源電極和所述漏電極形成在與所述柵極下臺階層的端部對應的位置。16.如權利要求15所述的薄膜晶體管陣列基底，所述薄膜晶體管陣列基底還包括: 通路層，形成在所述源電極和所述漏電極之上并覆蓋所述基底的整個表面。17.如權利要求16所述的薄膜晶體管陣列基底，其中，所述通路層包括至少部分地暴露所述源電極和所述漏電極的接觸孔，所述通路層和所述接觸孔是使用一個掩模形成的。18.如權利要求11所述的薄膜晶體管陣列基底，所述薄膜晶體管陣列基底還包括: 源電極和漏電極，設置在所述蝕刻停止件之上， 其中，所述源電極與所述漏電極之間的距離與所述柵極下臺階層的所述寬度對應。
【文檔編號】H01L27/32GK106067472SQ201610232311
【公開日】2016年11月2日
【申請日】2016年4月14日 公開號201610232311.X, CN 106067472 A, CN 106067472A, CN 201610232311, CN-A-106067472, CN106067472 A, CN106067472A, CN201610232311, CN201610232311.X
【發明人】柳春基
【申請人】三星顯示有限公司