集成電路封裝體及其制造方法與所使用的封裝基板的制作方法
【專利摘要】本發明是關于集成電路封裝體及其制造方法與所使用的封裝基板。根據一實施例的射頻集成電路封裝體包括：上表面與下表面分別設有若干焊墊與外部引腳的封裝基板；承載于封裝基板上表面的集成電路晶片，其經配置以與焊墊中的相應第一者電連接；濾波器晶片，包括：設有叉指換能器的第一表面、與第一表面相對的第二表面，及設于第一表面的金屬結構。金屬結構與焊墊中的相應第二者連接且與濾波器晶片的第一表面、封裝基板的上表面共同形成容納叉指換能器的第一空腔；絕緣殼體，至少遮蔽封裝基板的上表面、集成電路晶片及濾波器晶片；及承載于封裝基板的上表面以隔離絕緣殼體與第一空腔的隔離保護結構。本發明可以低成本實現高度可靠的產品質量。
【專利說明】
集成電路封裝體及其制造方法與所使用的封裝基板
技術領域
[0001]本發明涉及半導體封裝領域，特別是涉及集成電路封裝體、制造集成電路封裝體的方法及所使用的封裝基板。
【背景技術】
[0002]為迎合電子產品日益輕薄短小的發展趨勢，濾波器與射頻發射組件/接收組件需要被高度集成在有限面積的封裝結構中，形成系統級封裝(System In Package，SIP)結構，以減小硬件系統的尺寸。目前系統級封裝結構的濾波器主要采用兩種方式:芯片級封裝(Chip Sized Package，CSP)濾波器和晶片級封裝(Die Sized Package，DSP)濾波器。無論哪一種結構，其內部均需形成保護容納濾波器的叉指換能器(Inter-Digital Transducer,IDT)的空腔。對CSP濾波器而言，其空腔支撐力較小。因而在以注塑材料，如黑色環氧樹脂塑封模塊產品時，CSP濾波器的本體結構極易因無法承受注塑過程中的模流壓力而垮塌，使得IDT空腔受到外力破壞而造成濾波器功能失效。另一方面，對于DSP濾波器而言，其雖然具有更好的強度可以保護IDT空腔的完整，但其制作程序十分復雜，且成本比CSP濾波器高出數倍，無法在系統級封裝結構與射頻前端模塊(Rad1 Frequency Front End Module ,RFFEM)中大量普及。
[0003]因此，對于系統級封裝結構中的濾波器與射頻前端模塊封裝整合技術，業內仍存在相當多的技術問題亟需解決。
【發明內容】
[0004]本發明的目的之一在于提供集成電路封裝體，制造集成電路封裝體的方法以及所使用的封裝基板，其可以簡單的制程和工藝實現低成本高質量的射頻集成電路封裝體。
[0005]本發明的一實施例提供一射頻集成電路封裝體，其包括:封裝基板，其上表面設置有若干焊墊，其下表面設置有若干外部引腳;集成電路晶片，其承載于該封裝基板上且經配置以與若干焊墊中的相應第一者電連接;濾波器晶片，其包括:設置有叉指換能器的第一表面、與第一表面相對的第二表面，以及設置于第一表面的金屬結構，其中金屬結構與若干焊墊中的相應第二者連接且與濾波器晶片的第一表面、該封裝基板的上表面共同形成容納該叉指換能器的第一空腔;絕緣殼體，至少遮蔽該封裝基板的上表面、集成電路晶片及濾波器晶片；以及隔離保護結構，其承載于該封裝基板的上表面以隔離該絕緣殼體與第一空腔。
[0006]在本發明的另一實施例中，該隔離保護結構進一步包括承載于該封裝基板的上表面的支撐部及設于支撐部頂部和該濾波器晶片上方的保護蓋;該支撐部、該保護蓋與該封裝基板的上表面之間形成保護該濾波器晶片的第二空腔。該保護蓋的材料為玻璃、硅或其它具有硬度的半導體材料。在本發明的又一實施例中，該隔離保護結構可為延伸于該濾波器晶片的第一表面與該封裝基板的上表面之間的非導電膏柱。在本發明的另一實施例中，該封裝基板進一步設有自封裝基板的上表面凹陷的凹槽，其中與金屬結構連接的若干焊墊中的相應第二者設置于凹槽中，該支撐部的材料為延伸于該保護蓋的下表面與該封裝基板的上表面之間的非導電膏柱。在本發明的又一實施例中，該支撐部是由與該封裝基板相同的材料構成，且由粘合劑連接至封裝基板的上表面。在本發明的另一實施例中，該封裝基板進一步設有自封裝基板的上表面凹陷的凹槽，其中與該金屬結構連接的若干焊墊中的相應第二者設置于凹槽中。在本發明的又一實施例中，該射頻集成電路封裝體進一步包括設置于該保護蓋上的另一集成電路晶片，且該另一集成電路晶片經配置以與若干焊墊中的相應第三者電連接。在本發明的一實施例中，該濾波器晶片是以倒裝固晶的方式經由該金屬結構固定至該封裝基板的上表面的。
[0007]本發明的另一實施例提供一制造射頻集成電路封裝體的方法，其包括:提供封裝基板，該封裝基板包括:上表面，其設置有若干焊墊;及下表面，其設置有若干外部引腳。制造該射頻集成電路封裝體的方法進一步包括提供濾波器晶片，該濾波器晶片包括:第一表面，其設置有叉指換能器;與第一表面相對的第二表面；以及設置于第一表面的金屬結構。制造該射頻集成電路封裝體的方法進一步包含將集成電路晶片與濾波器晶片設置于該封裝基板，其中集成電路晶片經配置以與若干焊墊的相應第一者電連接，該金屬結構經配置以連接至若干焊墊中的相應第二者且與濾波器晶片的第一表面、該封裝基板的上表面之間形成容納該叉指換能器的第一空腔;于該封裝基板的上表面形成隔離保護結構以隔離保護第一空腔；以及注塑形成絕緣殼體，該絕緣殼體至少遮蔽該封裝基板的上表面、集成電路晶片及濾波器晶片，其中在注塑過程中該隔離保護結構將注塑材料隔離于該第一空腔外。
[0008]本發明的又一實施例還提供用于本發明的射頻集成電路封裝體的封裝基板。
[0009]本發明實施例提供的射頻集成電路封裝體及其制造方法不僅能夠保證IDT空腔的完整，還具有成本低，防止濾波器晶片被污染的優點。而且，在本發明的一些實施例中，可在濾波器晶片上進一步堆疊另外的集成電路晶片，因而可額外凸顯提升產品整合密度、減小產品尺寸的優點。
【附圖說明】
[0010]圖1是根據本發明一實施例的射頻集成電路封裝體的縱向截面示意圖
[0011]圖2a-2d是根據本發明一實施例制造射頻集成電路封裝體的流程示意圖，其可制造圖1所示的射頻集成電路封裝體
[0012]圖3a_3c是根據本發明另一實施例制造射頻集成電路封裝體的流程示意圖，其可制造圖3c所示的射頻集成電路封裝體
[0013]圖4a_4c是根據本發明又一實施例制造射頻集成電路封裝體的流程示意圖，其可制造圖4c所示的射頻集成電路封裝體
[0014]圖5是根據本發明另一實施例的射頻集成電路封裝體的縱向截面示意圖
【具體實施方式】
[0015]為更好的理解本發明的精神，以下結合本發明的部分優選實施例對其作進一步說明。
[0016]圖1是根據本發明一實施例的射頻集成電路封裝體100的縱向截面示意圖。如圖1所示，根據本發明一實施例的射頻集成電路封裝體100包括:封裝基板10、集成電路晶片12、濾波器晶片14、絕緣殼體16及隔離保護結構18。請注意本文所指的“集成電路晶片”是指“濾波器晶片”之外的其它普通晶片，“濾波器晶片”是指未封裝的裸片，本文僅是為清楚起見而將“濾波器晶片”與“集成電路晶片”并列描述。該射頻集成電路封裝體100還可包括貼裝元件或其他附件17，例如本實施例中，其可進一步包括通過表面貼裝(Surface MountTechnology，SMT)技術設置于該封裝基板10上的無源元件17。
[0017]該封裝基板10的上表面102設置有若干焊墊104，該封裝基板10的下表面106設置有若干外部引腳108。
[0018]本實施例中，該集成電路晶片12可以是射頻發射晶片或接收晶片，可通過晶片接合(Die Bond)工藝承載于該封裝基板10的上表面102，且通過打線接合(Wire Bond)工藝由引線連接至封裝基板10的上表面102的若干焊墊104中的相應第一者104’以經配置而實現兩者間的電連接，其中打線接合使用的引線可以是金線或銅線。
[0019]該濾波器晶片14可以是聲表面波濾波器晶片，其包括設置有叉指換能器142的第一表面144、與該第一表面144相對的第二表面146，以及設置于該第一表面144上的金屬結構148。該金屬結構148可以是錫球或金屬柱。該濾波器晶片14可通過倒裝固晶(Flip-ChipDie Bond,FC Die Bond)的方式經由該金屬結構148與封裝基板10上若干焊墊104中的相應第二者104”連接，從而該金屬結構148與該濾波器晶片14的第一表面144、該封裝基板10的上表面102共同形成保護容納該叉指換能器142的第一空腔15。
[0020]該絕緣殼體16至少遮蔽該封裝基板10的上表面102、該集成電路晶片12及該濾波器晶片14。
[0021]該隔離保護結構18承載于封裝基板10的上表面102以隔離絕緣殼體16與該第一空腔15。在本實施例中，該隔離保護結構18包括承載于該封裝基板10的上表面102的支撐部182及設于該支撐部182頂部和該濾波器晶片14上方的保護蓋184。該支撐部182、該保護蓋184與該封裝基板10的上表面102之間形成第二空腔25以隔離該絕緣殼體16與該第一空腔15從而防止該絕緣殼體16成型時注塑材料進入該第一空腔15。該支撐部182可由與該封裝基板10相同的材料構成，且由粘合劑連接至該封裝基板10的上表面102。粘合劑可采用本領域技術人員所熟知的任意類型，此處不詳述。該保護蓋184的材料為玻璃、硅或其它具有硬度的半導體材料，其可使用類似于傳統的晶片背覆(Wafer Back Coating，WBC)工藝的方法形成。
[0022]根據本發明實施例，在將濾波器晶片14整合至系統級封裝結構過程中，濾波器晶片14的叉指換能器142與封裝基板10的上表面102之間形成第一空腔15，且該第一空腔15得到隔離保護結構18的隔離保護。因而在后續注塑形成絕緣殼體16時，第一空腔15得以保持完整、無污。相應的，本發明無需采購昂貴的DSP封裝級濾波器，且具有制造工藝簡單，制造成本低的優點。
[0023]此外，本發明實施例還提供了用于制造射頻集成電路封裝體100的方法。
[0024]圖2a_2d是根據本發明一實施例制造射頻集成電路封裝體100的流程示意圖，其可制造圖1所示的射頻集成電路封裝體100。
[0025]如圖2a所示，提供一封裝基板10，該封裝基板10的上表面102設置有若干焊墊104，該封裝基板10的下表面106設置有若干外部引腳108。在本實施例中，該封裝基板10可進一步包括預設的隔離保護結構18的支撐部182，該支撐部182可由與該封裝基板10相同的材料構成，且由粘合劑連接至該封裝基板10的上表面102。在其他實施例中，該支撐部182也可非預設，而可在后續步驟，即形成隔離保護結構18的步驟中形成。
[0026]如圖2b所示，提供濾波器晶片14，其包括:設置有叉指換能器142的第一表面144;與該第一表面144相對的第二表面146，以及設置于該第一表面144上的金屬結構148。該金屬結構148可以是預先焊接至該第一表面144的錫球或金屬柱。
[0027]接著將集成電路晶片12與濾波器晶片14設置于該封裝基板10，其中該集成電路晶片12可以是射頻發射晶片或接收晶片，可以傳統的方式通過晶片接合工藝連接至該封裝基板10的上表面102，且可通過打線接合工藝由引線連接至封裝基板10的上表面102的若干焊墊104中的相應第一者104’以實現兩者間的電連接。而在設置濾波器晶片14時，可通過倒裝固晶的方式將該金屬結構148焊接至若干焊墊104中的相應第二者104”且與該濾波器晶片14的第一表面144、該封裝基板10的上表面102之間形成容納該叉指換能器142的第一空腔
15。貼裝元件或其他附件17可通過表面貼裝技術連接至封裝基板10的上表面102。
[0028]如圖2c所示，在本實施例中，于預先形成在該封裝基板10上的支撐部182頂部和濾波器晶片14上方設置保護蓋184以形成完整的隔離保護結構18，從而在該支撐部182、該保護蓋184與該封裝基板10的上表面102之間形成保護隔離第一空腔15的第二空腔25。該保護蓋184的材料為玻璃、硅或其它具有硬度的半導體材料以足以抵抗注塑過程中的模流壓力而不斷裂，其可使用類似于傳統WBC工藝的方法形成。在其他沒有預先形成支撐部182的實施例中，還需先形成該隔離保護結構18的支撐部182。即在該封裝基板10的上表面102設置支撐部182，其中該支撐部182具有與該封裝基板10相同的材料，且使用粘合劑將支撐部182連接至該封裝基板10的上表面102。此外，如本領域技術人員所理解的，在其它實施例中，可在將濾波器晶片14設置于封裝基板10上之后，形成完整的隔離保護結構18;而后再設置集成電路晶片12，上述器件的安裝并不拘泥于一定的順序。
[0029]如圖2d所示，接著以常規的注塑方式形成絕緣殼體16以至少遮蔽該封裝基板10的上表面102、該集成電路晶片12及該濾波器晶片14，其中在注塑過程中該隔離保護結構18構建的第二空腔25可有效的將注塑材料隔離于該第一空腔15外。因而，容納于第一空腔15內的叉指換能器142可被確保不受外力沖擊且不受污染。
[0030]在其它實施例中，隔離保護結構18還具有其它的實施例方式，容后敘。
[0031]圖3a_3c是根據本發明另一實施例制造射頻集成電路封裝體100的流程示意圖。根據本實施例得到的射頻集成電路封裝體100同樣包括:封裝基板10、集成電路晶片12、濾波器晶片14、絕緣殼體16及隔離保護結構18。略不同的是，在本實施例中，該隔離保護結構18是延伸于濾波器晶片14的第一表面144與該封裝基板10的上表面102之間的非導電膏柱。
[0032]具體的，如圖3a所示，提供一封裝基板10，該封裝基板10的上表面102設置有若干焊墊104，該封裝基板10的下表面106設置有若干外部引腳108。可以常規的方式將濾波器晶片14設置于封裝基板10上，同樣該濾波器晶片14包含設置于其第一表面144上的金屬結構148。金屬結構148與該濾波器晶片14的第一表面144、該封裝基板10的上表面102之間形成容納該叉指換能器142的第一空腔15。
[0033]如圖3b所示，通過點膠工藝于該濾波器晶片14的第一表面144與該封裝基板10的上表面102之間形成非導電膏柱，即形成隔離保護結構18。非導電膏不僅具有較低的成本，還不會污染晶片。接著可依常規的方式，如晶片接合、引線接合等將集成電路晶片12設置于封裝基板10上。當然在其它實施例中，可在形成隔離保護結構18之前甚至安裝濾波器晶片14之前安裝集成電路晶片12。
[0034]最后，如圖3c所示，注塑形成遮蔽上述器件的絕緣殼體16從而得到完整的射頻集成電路封裝體100。
[0035]圖4a_4c是根據本發明又一實施例制造射頻集成電路封裝體100的流程示意圖。根據本實施例得到的射頻集成電路封裝體100同樣包括:封裝基板10、集成電路晶片12、濾波器晶片14、絕緣殼體16及隔離保護結構18。與圖2a-2d及圖3a-3c中實施例略不同的是，在本實施例中，該封裝基板1進一步設有自該封裝基板10的上表面102凹陷的凹槽11，該濾波器晶片14至少部分設置于凹槽11中。該隔離保護結構18包括承載于該封裝基板10的上表面102的支撐部182及設于該支撐部182頂部和該濾波器晶片14上方的保護蓋184。其中，該支撐部182為延伸于保護蓋184的下表面與該封裝基板10的上表面102之間的非導電膏柱，其可使用點膠工藝形成。在其它實施例中，該支撐部182可由與該封裝基板10相同的材料構成，且由粘合劑連接至該封裝基板1的上表面102。。
[0036]具體的，如圖4a所示，提供一封裝基板10，該封裝基板10的上表面102設置有若干焊墊104，該封裝基板10的下表面106設置有若干外部引腳108，且該封裝基板10進一步設有自該封裝基板10的上表面102凹陷的凹槽11，其中經配置以與該金屬結構148連接的若干焊墊104中的相應第二者104”設置于凹槽11中。可以常規的方式將濾波器晶片14設置于封裝基板10上的凹槽11內，同樣該濾波器晶片14包含設置于其第一表面144上的金屬結構148。金屬結構148與該濾波器晶片14的第一表面144、該封裝基板10的上表面102(凹陷于凹槽11的底部的部分)之間形成容納該叉指換能器142的第一空腔15。
[0037]如圖4b所示，通過點膠工藝于該封裝基板10的上表面102形成非導電膏柱，即形成支撐部182。非導電膏不僅具有較低的成本，還不會污染晶片。接著可使用類似于傳統的晶片背覆工藝的方法于支撐部182頂部和濾波器晶片14上方設置保護蓋184。該保護蓋184的材料為玻璃、硅或其它具有硬度的半導體材料。可依常規的方式，如晶片接合、引線接合等將集成電路晶片12設置于封裝基板10上。當然在其它實施例中，可在形成隔離保護結構18之前甚至安裝濾波器晶片14之前安裝集成電路晶片12。
[0038]最后，如圖4c所示，注塑形成遮蔽上述器件的絕緣殼體16從而得到完整的射頻集成電路封裝體100。
[0039]在封裝基板10上設置容納濾波器晶片14的凹槽11可降低射頻集成電路封裝體100的封裝高度，同時可在需要的情況下允許進一步在保護蓋184上堆疊其它集成電路晶片20而不至于使封裝體高度過高。當然在不考慮封裝尺寸限制的前提下，裝基板10上完全可不設置凹槽11，同樣可在保護蓋184上堆疊其它集成電路晶片20。
[0040]圖5是根據本發明又一實施例射頻集成電路封裝體100的縱向截面示意圖，其演示在保護蓋184上堆疊其它集成電路晶片20。
[0041 ]如圖5所示，本實施例的射頻集成電路封裝體100具有類似于圖4a_4c所示實施例的結構。類似的，射頻集成電路封裝體100包括:封裝基板10、集成電路晶片12、濾波器晶片
14、絕緣殼體16及隔離保護結構18。射頻集成電路封裝體100進一步包括可通過傳統的晶片結合工藝設置于該保護蓋184上的另一集成電路晶片20，且該另一集成電路晶片20可通過打線接合工藝由引線連接至封裝基板10的上表面102的若干焊墊104中的相應第三者104”’以實現兩者間的電連接，其中打線接合使用的引線可以是金線或銅線。
[0042]本發明實施例提供的射頻集成電路封裝體100，通過濾波器晶片14上設置的金屬結構148將濾波器晶片14固定至封裝基板10上，從而在將濾波器晶片14順利整合至系統級封裝結構或射頻前端模塊的同時，為濾波器晶片14提供了 IDT空腔。因此，本發明可無需采購昂貴的預先制作保護空腔的DSP封裝級濾波器，而直接采用低價的普通的濾波器晶片14。此外，本發明實施例提供的射頻集成電路封裝體還具有隔離保護結構18，其不僅在后續注塑形成絕緣殼體16時保證IDT空腔的完整性，還具有成本低，防止晶片被污染的優點。另外，在本發明的一些實施例中，可在濾波器晶片14上進一步堆疊另一集成電路晶片20，可進一步提升產品整合密度，減小產品尺寸，且降低封裝成本。
[0043 ]本發明的技術內容及技術特點已揭示如上，然而熟悉本領域的技術人員仍可能基于本發明的教示及揭示而作種種不背離本發明精神的替換及修飾。因此，本發明的保護范圍應不限于實施例所揭示的內容，而應包括各種不背離本發明的替換及修飾，并為本專利申請權利要求書所涵蓋。
【主權項】
1.一種射頻集成電路封裝體，其包括: 封裝基板，所述封裝基板的上表面設置有若干焊墊，所述封裝基板的下表面設置有若干外部引腳； 集成電路晶片，其承載于所述封裝基板上且經配置以與所述若干焊墊中的相應第一者電連接； 濾波器晶片，其包括: 第一表面，所述第一表面設置有叉指換能器； 第二表面，所述第二表面與所述第一表面相對；以及 金屬結構，其設置于所述第一表面;所述金屬結構與所述若干焊墊中的相應第二者連接，且與所述濾波器晶片的第一表面、所述封裝基板的上表面共同形成容納所述叉指換能器的第一空腔； 絕緣殼體，至少遮蔽所述封裝基板的上表面、所述集成電路晶片及所述濾波器晶片；以及 隔離保護結構，其承載于所述封裝基板的上表面以隔離所述絕緣殼體與所述第一空腔。2.根據權利要求1所述的射頻集成電路封裝體，其中所述隔離保護結構進一步包括承載于所述封裝基板的上表面的支撐部及設于所述支撐部頂部和所述濾波器晶片上方的保護蓋;所述支撐部、所述保護蓋與所述封裝基板的上表面之間形成保護所述濾波器晶片的第二空腔。3.根據權利要求2所述的射頻集成電路封裝體，其中所述保護蓋的材料為玻璃、硅或其它具有硬度的半導體材料。4.根據權利要求1所述的射頻集成電路封裝體，其中所述隔離保護結構為延伸于所述濾波器晶片的第一表面與所述封裝基板的上表面之間的非導電膏柱。5.根據權利要求2所述的射頻集成電路封裝體，其中所述封裝基板進一步設有自所述封裝基板的上表面凹陷的凹槽，其中與所述金屬結構連接的所述若干焊墊中的相應第二者設置于所述凹槽中，所述支撐部的材料為延伸于所述保護蓋的下表面與所述封裝基板的上表面之間的非導電膏柱。6.根據權利要求2所述的射頻集成電路封裝體，其中所述支撐部是由與所述封裝基板相同的材料構成，且由粘合劑連接至所述封裝基板的上表面。7.根據權利要求6所述的射頻集成電路封裝體，其中所述封裝基板進一步設有自所述封裝基板的上表面凹陷的凹槽，其中與所述金屬結構連接的所述若干焊墊中的相應第二者設置于所述凹槽中。8.根據權利要求2所述的射頻集成電路封裝體，其進一步包括設置于所述保護蓋上的另一集成電路晶片，且所述另一集成電路晶片經配置以與所述若干焊墊中的相應第三者電連接。9.根據權利要求1所述的射頻集成電路封裝體，其中所述濾波器晶片是以倒裝固晶的方式經由所述金屬結構固定至所述封裝基板的上表面的。10.一種制造射頻集成電路封裝體的方法，其包括: 提供封裝基板，所述封裝基板包括: 上表面，所述上表面設置有若干焊墊； 下表面，所述下表面設置有若干外部引腳； 提供濾波器晶片，所述濾波器晶片包括: 第一表面，所述第一表面設置有叉指換能器； 第二表面，所述第二表面與所述第一表面相對；以及 金屬結構，所述金屬結構設置于所述第一表面； 將集成電路晶片與所述濾波器晶片設置于所述封裝基板，其中所述集成電路晶片經配置以與所述若干焊墊的相應第一者電連接，所述金屬結構經配置以連接至所述若干焊墊中的相應第二者且與所述濾波器晶片的第一表面、所述封裝基板的上表面之間形成容納所述叉指換能器的第一空腔； 于所述封裝基板的上表面形成隔離保護結構以隔離保護所述第一空腔； 以及 注塑形成絕緣殼體，所述絕緣殼體至少遮蔽所述封裝基板的上表面、所述集成電路晶片及所述濾波器晶片，其中在所述注塑過程中所述隔離保護結構將注塑材料隔離于所述第一空腔外。11.根據權利要求10所述的方法，其中形成所述隔離保護結構進一步包含于所述封裝基板的上表面設置支撐部，及于所述支撐部頂部和所述濾波器晶片上方設置保護蓋，以便所述支撐部、所述保護蓋與所述封裝基板的上表面之間形成保護所述濾波器晶片的第二空腔。12.根據權利要求11所述的方法，其中所述保護蓋的材料為玻璃或硅或其它具有硬度的半導體材料。13.根據權利要求10所述的方法，其中形成所述隔離保護結構進一步包括于所述濾波器晶片的第一表面與所述封裝基板的上表面之間形成非導電膏柱。14.根據權利要求11所述的方法，其中所述封裝基板進一步設有自所述封裝基板的上表面凹陷的凹槽，與所述金屬結構連接的所述若干焊墊中的相應第二者設置于所述凹槽中，其中設置所述支撐部進一步包含于所述封裝基板的上表面形成非導電膏柱。15.根據權利要求11所述的方法，其中設置所述支撐部進一步包含使用粘合劑將具有與所述封裝基板相同的材料的隔離保護結構連接至所述封裝基板的上表面。16.根據權利要求15所述的方法，其中所述封裝基板進一步設有自所述封裝基板的上表面凹陷的凹槽，其中與所述金屬結構連接的所述若干焊墊中的相應第二者設置于所述凹槽中。17.根據權利要求11所述的方法，其進一步包括將另一集成電路晶片設置于所述保護蓋上，所述另一集成電路晶片經配置以與所述若干焊墊中的相應第三者電連接。18.根據權利要求10所述的方法，其進一步包括將所述濾波器晶片以倒裝固晶的方式經由所述金屬結構固定至所述封裝基板的上表面。19.一種封裝基板，其包括: 上表面，所述上表面設置有若干焊墊； 下表面，所述下表面設置有若干外部引腳；以及 隔離保護結構，其是由與所述封裝基板相同的材料構成，且經由粘合劑連接至所述封裝基板的上表面。20.根據權利要求17所述的封裝基板，其中所述封裝基板進一步設有自所述封裝基板的上表面凹陷的凹槽，且其中所述若干焊墊中的相應者設置于所述凹槽中。21.—種封裝基板，其包括: 上表面，所述上表面設置有若干焊墊； 下表面，所述下表面設置有若干外部引腳；以及 凹槽，所述凹槽自所述封裝基板的上表面凹陷，且其中所述若干焊墊中的相應者設置于所述凹槽中。
【文檔編號】H01L23/498GK106067457SQ201610653888
【公開日】2016年11月2日
【申請日】2016年8月11日
【發明人】汪虞, 李維鈞, 郭桂冠
【申請人】蘇州日月新半導體有限公司