反熔絲存儲單元及其陣列的制作方法

反熔絲存儲單元及其陣列的制作方法
【專利摘要】一種反熔絲存儲單元包括反熔絲元件和柵極PN二極管。反熔絲元件包括：耦接至字線的柵極端子、耦接至位線的漏極端子、和本體端子。柵極PN二極管耦接在字線與柵極端子之間。
【專利說明】反熔絲存儲單元及其陣列
[0001]相關申請的交叉引用
[0002]本申請要求2015年4月6日提交的第10-2015-0048676號的韓國申請的優先權，其通過引用其整體合并于此。
技術領域
[0003]本公開的各種實施例涉及非易失性存儲器件，更具體地，涉及反熔絲存儲單元及其陣列。
【背景技術】
[0004]非易失性存儲器件即使沒有恒定電源的情況下也保持其儲存的數據。非易失性存儲器件的示例包括只讀存儲器件(R0M)、一次可編程(OTP)存儲器件和可重寫存儲器件。非易失性存儲器件已經使用互補金屬氧化物半導體(CMOS)兼容工藝來生產。
[0005]OTP存儲器件可以被分類為熔絲型OTP存儲器件或反熔絲型OTP存儲器件。熔絲型OTP存儲器件中的每個存儲單元在其被編程以前作為短路(S卩，存在電流路徑)開始。而在編程時，可以根據該存儲單元被如何編程而保持短路或變為開路。相反地，反熔絲型OTP存儲器件中的每個存儲單元在其被編程以前作為開路開始，而在編程時，根據該存儲單元儲存的數據而是短路或開路。考慮到MOS晶體管的特性，CMOS工藝可以適用于反熔絲型OTP存儲器件的制造。

【發明內容】

[0006]各種實施例針對反熔絲存儲單元及其陣列。
[0007]根據實施例，反熔絲存儲單元，包括:反熔絲元件，所述反熔絲元件包括:耦接至字線的柵極端子、耦接至位線的漏極端子、和本體端子；以及柵極PN二極管，耦接在字線與柵極端子之間。
[0008]根據實施例，反熔絲存儲單元，包括:有源區，所述有源區沿第一方向延伸、并且具有第一導電類型的溝道區和沿第一方向與所述溝道區接觸的第二導電類型的雜質結區；柵電極，所述柵電極沿第二方向延伸以與有源區交叉、并且具有與有源區的溝道區重疊的第二導電類型的第一柵電極和與沿第二方向第一柵電極接觸而不與有源區重疊的第一導電類型的第二柵電極；以及絕緣層，在有源區與柵電極之間。
[0009]根據實施例，反熔絲存儲單元，包括:有源區，沿第一方向延伸、并且具有第一導電類型的溝道區和沿第一方向與所述溝道區接觸的第二導電類型的雜質結區；柵電極，沿第二方向延伸以與有源區交叉、并且具有與有源區的溝道區重疊的第二導電類型的第一柵電極以及層疊在所述第一柵電極上并且與所述第一柵電極接觸的第一導電類型的第二柵電極；以及絕緣層，在有源區與柵電極之間。
[0010]根據實施例，提供一種反熔絲存儲單元陣列，包括:交叉的多個字線和多個位線；以及在所述多個字線與所述多個位線的交點處的多個反熔絲存儲單元，其中，所述多個反熔絲存儲單元中的每個包括:反熔絲元件，具有耦接至一個字線的柵極端子、耦接至一個位線的漏極端子、本體端子;以及柵極PN二極管，耦接在字線與柵極端子之間。
[0011]根據實施例，提供一種反熔絲存儲單元陣列，包括:沿多個行和多個列排列的多個反熔絲存儲單元，該反熔絲存儲單元陣列包括:多個有源區，分別設置在多個行中；多個柵極線，分別設置在多個列中以與有源區交叉，多個柵極線中的每個包括一種導電類型的第一柵極以及沿列方向交替排列的相反導電類型的第二柵極；以及在多個柵極線之間的有源區中的多個雜質結區，其中，第一柵極與有源區重疊，而第二柵極在有源區之間并且不與有源區重疊。
【附圖說明】
[0012]鑒于附圖和所附詳細描述，本公開的各種實施例將變得更明顯，其中:
[0013]圖1是圖示根據實施例的反熔絲型存儲單元的等效電路圖；
[0014]圖2是圖示根據實施例的反熔絲型存儲單元的布局圖；
[0015]圖3是沿圖2的線Ι-Γ截取的剖面圖；
[0016]圖4是沿圖2的線Π-Π’截取的剖面圖；
[0017]圖5是圖示圖2、圖3和圖4中所示的反熔絲型存儲單元200的第一類型編程操作以及圖示第一類型編程單元的讀取操作的剖面透視圖；
[0018]圖6是圖示根據實施例的反熔絲型存儲單元的第一類型編程操作以及圖示第一類型編程單元的讀取操作的等效電路圖；
[0019]圖7是圖示根據實施例的反熔絲型存儲單元的第二類型編程操作以及圖示第二類型編程單元的讀取操作的剖面透視圖；
[0020]圖8是圖示根據實施例的反熔絲型存儲單元的第二類型編程操作以及第二類型編程單元的讀取操作連同潛行電流阻擋機制的等效電路圖；
[0021 ]圖9是圖示根據另一個實施例的反熔絲型存儲單元的布局圖；
[0022]圖?ο是沿圖9的線m-m’截取的剖面圖；
[0023]圖11是沿圖9的線IV-1V’截取的剖面圖；
[0024]圖12是圖示根據實施例的反熔絲型存儲單元陣列的等效電路圖；
[0025]圖13是圖示因在傳統反熔絲型存儲單元陣列的讀取操作期間產生的潛行電流導致的故障的等效電路圖；
[0026]圖14是圖示在圖12中所示的反熔絲型存儲單元陣列的讀取操作期間潛行電流阻擋機制的等效電路圖；
[0027]圖15是圖示根據另一個實施例的反熔絲型存儲單元陣列的等效電路圖；
[0028]圖16圖示在圖15中所示的反熔絲型存儲單元陣列的讀取操作期間潛行電流阻擋機制的等效電路圖；
[0029]圖17是用于實現圖15中所示的反熔絲型存儲單元陣列的布局圖；以及
[0030]圖18、圖19、圖20和圖21是圖示制造圖17中所示的反熔絲型存儲單元陣列的方法的布局圖。
【具體實施方式】
[0031]將理解的是，雖然可以在本文中使用諸如“第一”、“第二”、“第三”等的術語來描述各種元件，但是這些元件不應當受限于這些術語。這些術語僅用于區分一個元件與另一個元件。因此，在一些實施例中的第一元件可以在其他實施例中被稱作第二元件，不脫離本公開的教導。
[0032]還將理解的是，當元件被稱為位于另一個元件“之下”、“下方”、“下面”、“下”、“上”、“之上”、“上面”、“上”、“側”、或“旁邊”時，其可以直接接觸另一元件，或者至少一個中間元件也可以存在于其間。因此，在本文中使用的諸如“之下”、“下方”、“下面”、“下”、“上”、“之上”、“上面”、“上方”、“側”和“旁邊”等的術語僅是出于描述特定實施例的目的，而非意在限制本公開的范圍。用于描述元件與層之間關系的其他詞應當以類似的方式來解釋(例如，“在…之間”與“直接在…之間”或“相鄰”與“直接相鄰” )O
[0033]還將理解的是，當元件被稱為“連接”或“耦接”至另一個元件時，其可以直接連接或耦接至另一個元件或者可以存在中間元件。相反地，當元件被稱為“直接連接”或“直接耦接”至另一個元件時，不存在中間元件。
[0034]圖1是圖示根據實施例的反熔絲型存儲單元100的等效電路圖。參照圖1，反熔絲型存儲單元100可以包括位于字線(WL) 120與位線(BL) 130的交點處的反熔絲元件110和柵極PN二極管150。在某些實施例中，反熔絲元件110可以包括具有柵極端子112、源極端子114、漏極端子116和本體端子118的金屬氧化物半導體場效應晶體管(MOSFET)。反熔絲元件110可以包括耦接在本體端子118與漏極端子116之間的塊體PN晶體管140。塊體PN二極管140的陽極Al和陰極Cl可以分別耦接至本體端子118和漏極端子116。漏極端子116可以耦接至位線130，而源極端子114可以浮置。柵極端子112可以通過柵極PN 二極管150耦接至字線120。柵極PN 二極管150可以具有分別由P型半導體和N型半導體形成的陽極A2和陰極C2。柵極PN二極管150的陽極A2和陰極C2可以分別耦接至字線120和柵極端子112。在某些實施例中，可以直接組合柵極PN 二極管150和柵極端子112來提供反熔絲元件110的柵極結構。即，反熔絲元件110的柵極結構可以包括具有N型導電性的第一柵極以及具有P型導電性的第二柵極。
[0035]在反熔絲型存儲單元100中，如果將特定電壓之上的正編程電壓施加至字線120，且位線130接地，則反熔絲元件110的柵極絕緣層可以斷裂以提供柵極端子112與本體端子118之間的阻性電流路徑(resistive current path)。結果，反恪絲型存儲單元100可以被編程。在反熔絲型存儲單元100的編程操作期間，因為在柵極PN二極管150的陽極A2與陰極C2之間施加了正向偏壓，所以可以在字線120與柵極端子112之間提供短路。在字線120與本體端子118之間可以形成電流路徑。另外，塊體PN晶體管140可以提供從本體端子118向漏極端子116的電流路徑。從而，可以在字線120與位線130之間形成電流路徑，并且可以通過感測流過字線120與位線130之間的電流路徑的電流來實現反熔絲型存儲單元100的讀取操作。
[0036]如果單元陣列通過以矩陣形式排列多個存儲單元(諸如，反熔絲型存儲單元100)來實現，則排列在單個行中的多個反熔絲型存儲單元100的柵極端子112可以連接至單個字線(例如，字線120)，以及排列在單個列中的多個反熔絲型存儲單元100的漏極端子116可以連接至單個位線(例如，位線130)。在這種情況下，如果在反熔絲存儲單元100中不存在柵極PN 二極管150，則在選中的反熔絲型存儲單元被選擇性地讀出的同時潛行電流(S卩，泄漏電流的一種)可以從與選中的反熔絲型存儲單元共享字線或位線的未選中的反熔絲型存儲單元流過連接至選中的反熔絲型存儲單元的位線。結果，不能恰當地執行選中的反熔絲型存儲單元的讀取操作。
[0037]當反熔絲型存儲單元100被編程時，不僅其柵極端子112與本體端子118之間的柵極絕緣層可以斷裂，而且其柵極端子112與漏極端子116之間的柵極絕緣層也可以斷裂。可以在反熔絲型存儲單元100的柵極端子112與漏極端子116之間形成潛行電流流過的寄生電流路徑。因此，可以在反熔絲型存儲單元100的柵極端子112與漏極端子116之間提供電氣短路。于是，如果在反熔絲存儲單元100中不存在柵極PN 二極管150，則可以在連接至反熔絲型存儲單元100的字線120與位線130之間提供電氣短路，以及可以在字線120與位線130之間存在潛行電流路徑，而不管被施加至字線120與位線130之間的偏壓的極性如何。在這種情況下，如上描述的，不能恰當地執行選中的反熔絲型存儲單元的讀取操作。然而，根據本實施例的反熔絲型存儲單元100可以包括柵極PN 二極管150，所述柵極PN 二極管150具有連接至字線120的陽極A2以及連接至柵極端子112的陰極C2。因此，即使柵極端子112與漏極端子116之間的柵極絕緣層斷裂而提供寄生電流路徑，柵極PN 二極管150也可以阻擋從位線130流向字線120的電流。因此，柵極PN 二極管150可以防止因潛行電流導致的錯誤的讀取操作。
[0038]圖2是圖示根據實施例的反熔絲型存儲單元200的布局圖。圖3是沿圖2的線Ι-Γ截取的剖面圖，圖4是沿圖2的線Π - Π ’截取的剖面圖。參照圖2、圖3和圖4，P型本體204可以設置在襯底201的上區域的部分中。在某些實施例中，本體204可以是阱區，所述阱區通過將雜質離子注入至襯底201中并且利用退火處理來擴散所述雜質離子而形成。在其他實施例中，如果襯底201是P型襯底，則襯底201可以充當本體204。溝槽隔離層202可以設置在襯底201的特定上區域中。溝槽隔離層202可以定義有源區203。有源區203可以被定義在本體204中。
[0039]在某些實施例中，有源區203可以沿第一方向延伸以具有條形或線形。具有N型導電性的第一雜質結區231以及具有N型導電性的第二雜質結區232可以設置在有源區203中以彼此間隔開。第一雜質結區231和第二雜質結區232可以通過其間的溝道區233而彼此分離。第一雜質結區231、溝道區233和第二雜質結區232可以沿第一方向順序地排列。在某些實施例中，第一雜質結區231和第二雜質結區232可以分別對應于源極區和漏極區。可替換地，在某些其他實施例中，第一雜質結區231和第二雜質結區232可以分別是漏極區和源極區。在第一雜質結區231與第二雜質結區232之間的溝道區233可以對應于本體204的上區域的部分。因此，溝道區233也可以具有P型導電性。雖然未在附圖中示出，但是在某些實施例中，第一雜質結區231和第二雜質結區232中的每個可以具有輕摻雜漏極(LDD)結構。即，第一雜質結區231和第二雜質結區232中的每個可以包括輕摻雜了 N型雜質的淺延伸區以及重摻雜了 N型雜質的深區。
[0040]第一硅化物層241可以設置在第二雜質結區232的部分上。第一接觸插塞251可以設置在第一硅化物層241上。第一接觸插塞251可以耦接至位線BL。在某些實施例中，第一雜質結區231可以電浮置。在其他實施例中，反熔絲型存儲單元200中可以不存在第一雜質結區231。具有P型導電性的本體204和具有N型導電性的第二雜質結區232可以構成PN結。即，本體204和第二雜質結區232可以構成塊體PN二極管240。本體204可以對應于塊體PN二極管240的陽極，而第二雜質結區232可以對應于塊體PN二極管240的陰極。
[0041]柵電極220可以設置在溝道區233上并且可以通過絕緣層210(即，柵極絕緣層)而與溝道區233絕緣。柵電極220可以被設置為與有源區203交叉并且延伸至隔離層202上。在某些實施例中，柵電極220可以沿與第一方向交叉的第二方向延伸以具有條形或線形。柵電極220可以包括第一柵電極221和第二柵電極222。第一柵電極221可以具有N型導電性，而第二柵電極222可以具有P型導電性。在某些實施例中，第一柵電極221可以是摻雜有N型雜質的導電層(例如，N型多晶硅層)，而第二柵電極222可以是摻雜有P型雜質的導電層(例如，P型多晶硅層)。第一柵電極221和第二柵電極222可以構成柵極PN二極管250。具有N型導電性的第一柵電極221可以對應于柵極PN 二極管250的陰極，而具有P型導電性的第二柵電極222可以對應于柵極PN 二極管250的陽極。第一柵電極221可以與有源區203(即，溝道區233)重疊，而第二柵電極222可以不與有源區203重疊。第一柵電極221也可以與電耦接至位線BL的第二雜質結區232的部分重疊。第二硅化物層242可以設置在第二柵電極222上。第二接觸插塞252可以設置在第二硅化物層242上。第二接觸插塞252可以耦接至字線WL。
[0042]反熔絲型存儲單元200可以通過使柵電極220與有源區203之間的絕緣層210斷裂來編程。即，當執行反熔絲型存儲單元200的編程操作時，絕緣層210的介于柵電極220與本體204(即，溝道區233)之間的部分可以斷裂。在這種情況下，貫穿該說明書，編程操作將被稱為第一類型編程操作，并且反熔絲型存儲單元200將被稱為第一類型編程單元。可替換地，當執行反熔絲型存儲單元200的編程操作時，絕緣層210的介于柵電極220與第二雜質結區232之間的部分可以斷裂。在這種情況下，編程操作將被稱為第二類型編程操作，并且反熔絲型存儲單元200將被稱為第二類型編程單元。可以相同的編程偏壓條件下執行第一類型編程操作和第二類型編程操作。無論在哪種情況下，包括柵極PN 二極管250的反熔絲型存儲單元200的讀取操作可以被恰當地執行而無因潛行電流導致的錯誤。
[0043]圖5是圖示圖2、圖3和圖4中所示的反熔絲型存儲單元200的第一類型編程操作以及第一類型編程單元的讀取操作的剖面透視圖，以及圖6是圖示圖2、圖3和圖4中所示的反熔絲型存儲單元200的第一類型編程操作以及第一類型編程單元的讀取操作的等效電路圖。在編程操作期間，可以根據編程數據來使反熔絲型存儲單元200斷裂或不斷裂。在圖5和圖6中描述了反熔絲型存儲單元200斷裂以編程第一編程數據。參照圖5和圖6，為了編程反熔絲型存儲單元200，可以將正編程電壓+Vpp施加至字線WL，而位線BL和本體204可以接地。正編程電壓+Vpp可以被設置為高于用于導通具有MOSFET結構的反熔絲型存儲單元200的導通電壓(即，閾值電壓)以使絕緣層210斷裂。在某些實施例中，正編程電壓+Vpp可以在大約6伏至大約20伏的范圍內。如果將高于反熔絲型存儲單元200的導通電壓的正編程電壓+Vpp施加至字線WL，則可以在溝道區233中形成具有N型導電性的反轉層，并且隧道電流可以流過絕緣層210。如果隧道電流流過絕緣層210，則可以在絕緣層210中形成額外俘獲以增加流過絕緣層210的隧道電流量。結果，絕緣層210可以最終斷裂以在第一柵電極221與本體204之間的絕緣層210中形成阻性電流路徑301。如果在絕緣層210中形成阻性電流路徑301，則可以利用第一編程數據來編程反熔絲型存儲單元200。
[0044]為了讀取編程的反熔絲型存儲單元200(即，第一類型編程單元)，可以將正讀取電壓+Vread施加至字線WL，而位線BL和本體204可以接地。正讀取電壓+Vread可以被設置為具有使得在絕緣層210中不能形成任何阻性電流路徑的這樣的電壓電平。在上述讀取偏壓條件下，當反熔絲型存儲單元200斷裂以編程第一編程數據時，電流Il可以沿包括字線WL、柵極PN二極管250(即，第一柵電極221和第二柵電極222)、阻性電流路徑301、塊體PN二極管240(8卩，本體204和第二雜質結區232)和位線BL的電流路徑流動，如圖6中的箭頭311所指示的。因此，可以通過感測流過位線BL的電流Il來用第一編程數據編程反熔絲型存儲單元200。可替換地，當反熔絲型存儲單元200未斷裂以編程非第一編程數據的第二編程數據時，在絕緣層210中不存在阻性電流路徑301。在這種情況下，在上述讀取偏壓條件下，沒有電流通過絕緣層210從柵電極220流向本體204。因此，沒有電流流過位線BL。因此，如果沒有電流流過位線BL，則可以利用第二編程數據來編程反熔絲型存儲單元200。
[0045]圖7是圖示圖2、圖3和圖4中所示的反熔絲型存儲單元200的第二類型編程操作以及圖示第二類型編程單元的讀取操作的剖面透視圖，以及圖8是圖示圖2、圖3和圖4中所示的反熔絲型存儲單元200的第二類型編程操作以及第二類型存儲單元的讀取操作連同潛行電流阻擋機制的等效電路圖。在編程操作期間，可以根據編程數據來使反熔絲型存儲單元200斷裂或不斷裂。在圖7和圖8中描述了使反熔絲型存儲單元200斷裂以編程第一編程數據。參照圖7和圖8，為了編程反熔絲型存儲單元200，將正編程電壓+Vpp施加至字線WL，而位線BL和本體204可以接地。正編程電壓+Vpp可以被設置為高于用于導通具有MOSFET結構的反熔絲型存儲單元200的導通電壓(S卩，閾值電壓)以使絕緣層210斷裂。在某些實施例中，正編程電壓+Vpp可以在大約6伏至大約20伏的范圍內。在這種情況下，反熔絲型存儲單元200可以通過與參照圖5和圖6描述的基本上相同的機制來編程。圖5和圖6中所示的先前實施例與圖7和圖8中所示的當前實施例之間唯一的不同之處在于:根據當前實施例阻性電流路徑302可以形成在第一柵電極221與第二雜質結區232之間的絕緣層210中，而根據圖5和圖6中所示的先前實施例阻性電流路徑301形成在第一柵電極221與本體204之間的絕緣層210中。因此，在當前實施例中，可以在反熔絲型存儲單元200的第一柵電極221與第二雜質結區232之間提供電氣短路，以及可以執行讀取操作而不管塊體PN二極管240如何。即，盡管可以在第一柵電極221與第二雜質結區232之間的絕緣層210中形成阻性電流路徑302，也可以利用第一編程數據來編程反熔絲型存儲單元200。
[0046]為了讀取具有阻性電流路徑302的編程反熔絲型存儲單元200(即，第二類型編程單元)，可以將正讀取電壓+Vread施加至字線WL，而位線BL和本體204可以接地。正讀取電壓+Vread可以被設置為具有使得在絕緣層210中不能形成任何阻性電流路徑的這樣的電壓電平。在上述讀取偏壓條件下，當反熔絲型存儲單元200斷裂以編程第一編程數據時，電流12可以沿包括字線WL、柵極PN二極管250(即，第一柵電極221和第二柵電極222)、阻性電流路徑302和位線BL的電流路徑流動，如圖8中的箭頭312所指示的。因此，可以通過感測流過位線BL的電流12來用第一編程數據編程反熔絲型存儲單元200。可替換地，當反熔絲型存儲單元200未斷裂以編程非第一編程數據的第二編程數據時，在絕緣層210中不存在阻性電流路徑。在這種情況下，在上述讀取偏壓條件下，沒有電流通過絕緣層210而從柵電極220流向位線BL。因此，沒有電流流過位線BL。因此，如果沒有電流流過位線BL，則可以利用第二編程數據來編程反熔絲型存儲單元200。
[0047]雖然具有圖5和圖6中所示的阻性電流路徑301的編程的反熔絲型存儲單元200(即，第一類型編程單元)在讀取偏壓條件下，但是從位線BL流向字線WL的電流可以被塊體PN 二極管240和柵極PN 二極管250阻擋。因此，即使從其他反熔絲型存儲單元中產生的潛行電流流過位線BL，所述潛行電流也不會流過字線WL。與此同時，雖然具有圖7和圖8中所示的阻性電流路徑302的編程的反熔絲型存儲單元200(即，第二類型編程單元)在讀取偏壓條件下，但是在柵電極220與第二雜質結區232之間可能發生電氣短路。因此，潛行電流可以通過絕緣層210中的阻性電流路徑302而從位線BL流向柵電極220。即，塊體PN二極管240不能阻擋從位線BL流向柵電極220的潛行電流。然而，盡管潛行電流Is流過位線BL并且在絕緣層210中存在阻性電流路徑302，由于柵極PN二極管250的存在，所述潛行電流也不能流向字線WL0
[0048]圖9是圖示根據另一個實施例的反熔絲型存儲單元400的布局圖。圖10是沿圖9的線m-m’截取的剖面圖，以及圖11是沿圖9的線IV-1V’截取的剖面圖。反熔絲型存儲單元400的編程操作和讀取操作可以與參照圖5、圖6、圖7和圖8描述的反熔絲型存儲單元200的編程操作和讀取操作基本上相同。參照圖9、圖1O和圖11，P型本體404可以設置在襯底401的上區域的部分中。在某些實施例中，本體404可以是阱區，所述阱區通過將雜質離子注入至襯底401中并且利用退火處理來擴散所述雜質離子而形成。在其他實施例中，如果襯底401是P型襯底，則襯底401可以充當本體404。溝槽隔離層402可以設置在襯底401的特定上區域中。溝槽隔離層402可以定義有源區403。有源區403可以被定義在本體404中。
[0049]在某些實施例中，有源區403可以沿第一方向延伸以具有條形或線形。具有N型導電性的第一雜質結區431以及具有N型導電性的第二雜質結區432可以設置在有源區403中以彼此間隔開。第一雜質結區431和第二雜質結區432可以通過其間的溝道區433而彼此分離。第一雜質結區431、溝道區433和第二雜質結區432可以沿第一方向順序地排列。在某些實施例中，第一雜質結區431和第二雜質結區432可以分別對應于源極區和漏極區。可替換地，在某些其他實施例中，第一雜質結區431和第二雜質結區432可以分別是漏極區和源極區。在第一雜質結區431與第二雜質結區432之間的溝道區433可以對應于本體404的上區域的部分。因此，溝道區433也可以具有P型導電性。雖然未在附圖中示出，但是在某些實施例中，第一雜質結區431和第二雜質結區432中的每個可以具有輕摻雜漏極(LDD)結構。即，第一雜質結區431和第二雜質結區432中的每個可以包括輕摻雜了 N型雜質的淺延伸區以及重摻雜了 N型雜質的深區。
[0050]第一硅化物層441可以設置在第二雜質結區432的部分上。第一接觸插塞451可以設置在第一硅化物層441上。第一接觸插塞451可以耦接至位線BL。在某些實施例中，第一雜質結區431可以電浮置。在其他實施例中，反熔絲型存儲單元400中可以不存在第一雜質結區431。具有P型導電性的本體404和具有N型導電性的第二雜質結區432可以構成PN結。即，本體404和第二雜質結區432可以構成塊體PN二極管440。本體404可以對應于塊體PN二極管440的陽極，而第二雜質結區432可以對應于塊體PN二極管440的陰極。
[0051]柵電極420可以設置在溝道區433上并且可以通過絕緣層410(即，柵極絕緣層)而與溝道區433絕緣。柵電極420可以被設置為與有源區403交叉并且延伸至隔離層402上。在某些實施例中，柵電極420可以沿與第一方向交叉的第二方向延伸以具有條形或線形。柵電極420可以包括順序層疊在絕緣層410上的第一柵電極421和第二柵電極422。即，第一柵電極421的底表面可以與絕緣層410的頂表面接觸，以及第二柵電極422的底表面可以與第一柵電極421的頂表面接觸。第一柵電極421可以具有N型導電性，而第二柵電極422可以具有P型導電性。在某些實施例中，第一柵電極421可以是摻雜有N型雜質的導電層(例如，N型多晶硅層)，而第二柵電極422可以是摻雜有P型雜質的導電層(例如，P型多晶硅層)。第一柵電極421和第二柵電極422可以構成柵極PN二極管450。具有N型導電性的第一柵電極421可以對應于柵極PN 二極管450的陰極，而具有P型導電性的第二柵電極422可以對應于柵極PN 二極管450的陽極。第一柵電極421可以與有源區403(具體地，溝道區433)重疊，并且也可以與電耦接至位線BL的第二雜質結區432的部分重疊。第二硅化物層442可以設置在第二柵電極422上。第二接觸插塞452可以設置在第二硅化物層442上。第二接觸插塞452可以耦接至字線WL 0
[0052]圖12是圖示根據實施例的反熔絲型存儲單元陣列500’的等效電路圖。參照圖12，反熔絲型存儲單元陣列500’可以包括沿一個方向(例如，附圖中的垂直方向)延伸的多個字線(例如，第一字線WLl至第四字線WL4)以及沿與所述一個方向交叉的另一個方向(例如，附圖中的水平方向)延伸的多個位線(即，第一位線BLl至第三位線BL3)。第一字線WLl至第四字線WL4中的每個可以沿列設置，而第一位線BLl至第三位線BL3中的每個可以沿行設置。所述行和所述列可以互換。因此，在某些實施例中的列(或行)在其他實施例中可以被稱為行(或列)，不脫離本公開的教導。例如，盡管在某些實施例中字線分別沿行設置，但是在其他實施例中字線可以分別沿列設置。而且，反熔絲型存儲單元陣列500’中的字線的數量和位線的數量可以根據實施例而設置為不同。多個反熔絲型存儲單元可以分別位于字線WLl?WL4與位線BLl?BL3交點處。排列在同一行中的反恪絲型存儲單元可以彼此共享位線BLl?BL3中的一個，以及排列在同一列中的反熔絲型存儲單元可以彼此共享字線WLl?WL4中的一個。
[0053]多個反熔絲型存儲單元中的每個可以具有與參照圖1描述的相同的配置。例如，位于第一字線WLl與第一位線BLl的交點處的反熔絲型存儲單元500-11可以包括反熔絲元件510-11和柵極PN 二極管550-11。反熔絲元件510-11可以是具有柵極端子512-11、源極端子514-11、漏極端子516-11和本體端子518-11的MOSFET。本體端子518-11可以通過塊體PN二極管540-11而耦接至漏極端子516-11。塊體PN 二極管540-11的陽極和陰極可以分別耦接至本體端子518-11和漏極端子516-11。漏極端子516-11可以耦接至第一位線BLl。源極端子514-11可以浮置。柵極端子512-11可以通過柵極PN 二極管550-11而耦接至第一字線WL1。柵極PN 二極管550-11可以具有分別由P型半導體和N型半導體形成的陽極和陰極。柵極PN 二極管550-11的陽極和陰極可以分別耦接至第一字線WLl和柵極端子512-11。
[0054]為了利用第一編程數據來選擇性地編程反熔絲型存儲單元500-11，可以將正編程電壓施加至連接至選中的反熔絲存儲單元500-11的第一字線WLl，而連接至選中的反熔絲型存儲單元500-11的第一位線BLl可以接地。其余字線WL2?WL4和其余位線BL2和BL3可以浮置。作為選中的反熔絲型存儲單元500-11的編程操作的結果，阻性電流路徑可以形成在柵極端子512-11與本體端子518-11之間或者形成在柵極端子512-11與漏極端子516-11之間，如參照圖5至圖8所描述的。因為第二字線WL2至第四字線WL4浮置，所以排列在第一行而與選中的反恪絲型存儲單元500-11共享第一位線BLl的未選中的反恪絲型存儲單元可以不被編程。因為第二位線BL2和第三位線BL3浮置，所以排列在第一列而與選中的反熔絲型存儲單元500-11共享第一字線WLl的未選中的反熔絲型存儲單元可以不被編程。因為第二字線WL2至第四字線WL4以及第二位線BL2和第三位線BL2全都浮置，所以位于第二列至第四列與第二行和第三行交點處使得未選中的反熔絲型存儲單元與選中的反熔絲型存儲單元500-11不共享任意字線或任意位線的未選中的反熔絲型存儲單元可以不被編程。
[0055]為了讀出儲存在選中的反熔絲型存儲單元500-11中的數據，可以將正讀取電壓施加至連接至選中的反熔絲型存儲單元500-11的第一字線WLl，而連接至選中的反熔絲型存儲單元500-11的第一位線BLl可以接地。其余字線WL2?WL4和其余位線BL2和BL3可以浮置。如果利用第一編程數據來編程選中的反熔絲型存儲單元500-11，則阻性電流路徑形成在柵極端子512-11與本體端子518-11之間或者形成在柵極端子512-11與漏極端子516-11之間。在上述讀取偏壓條件下，電流可以通過阻性電流路徑而從第一字線WLl流向第一位線BLl。因此，可以通過感測流過第一位線BLl的電流來用第一編程數據編程選中的反熔絲型存儲單元500-11。如果利用第二編程數據來編程選中的反熔絲型存儲單元500-11，則阻性電流路徑不形成在柵極端子512-11與本體端子518-11之間以及柵極端子512-11與漏極端子516-11之間。在上述讀取偏壓條件下，沒有電流從第一字線WLl流向第一位線BLl。由于連接至其他反熔絲型存儲單元(即，未選中的反熔絲型存儲單元)的第二字線WL2至第四字線WL4浮置(所述其他反熔絲型存儲單元沿第一行排列而與選中的反熔絲型存儲單元500-11共享第一位線BLl)，因此無寄生電流從第二字線WL2至第四字線WL4流向第一位線BLl。因此，無論未選中的反熔絲型存儲單元是否是編程狀態，選中的反熔絲型存儲單元500-11的讀取操作都不會受到與所述選中的反熔絲型存儲單元500-11共享第一位線BLl的未選中的反熔絲型存儲單元的影響。
[0056]圖13是圖示由于在傳統反熔絲型存儲單元陣列600’的讀取操作期間產生的潛行電流導致的故障的等效電路圖。在傳統反熔絲型存儲單元陣列600’中，字線WLl?WL4直接連接至電荷儲存元件的柵極端子而無柵極PN 二極管介入。參照圖13，為了選擇性地讀出儲存在位于第一行與第二列的交點處的反熔絲型存儲單元600-12中的數據，將正讀取電壓+Vread施加至第二字線WL2，而第一位線BLl可以接地。其余字線WLl、WL3和WL4和其余位線BL2和BL3可以浮置。在上述讀取偏壓條件下，連接至第一位線BLl的感測放大器(未示出)可以感測流過第一位線BLl的電流以識別選中的反熔絲型存儲單元600-12的編程數據。如果利用第一編程數據來編程選中的反熔絲型存儲單元600-12而在柵極端子612-12與本體端子618-12之間或者在柵極端子612-12與漏極端子616-12之間具有阻性電流路徑，則電流可以通過耦接在本體端子618-12與柵極端子612-12之間的塊體PN 二極管640-12或者不穿過該塊體PN二極管640-12而從第二字線WL2流向第一位線BLl。相反地，如果利用第二編程數據來編程選中的反熔絲型存儲單元600-12而在柵極端子612-12與本體端子618-12之間或者在柵極端子612-12與漏極端子616-12之間無阻性電流路徑，則沒有電流可以從第二字線WL2流向第一位線BL1。
[0057]在下文中，將描述利用第二編程數據來編程的選中的反熔絲型存儲單元600-12的讀取操作。因此，當執行選中的反熔絲型存儲單元600-12的讀取操作時，無電流可以流過第一位線BL1。如果在讀取操作期間電流流過第一位線BLl，則不能恰當地執行讀取操作并且導致選中的反熔絲型存儲單元600-12被視為利用非第二編程數據的第一編程數據來編程的故障。例如，當利用第一編程數據來編程未選中的反熔絲型存儲單元600-22和600-13(所述非選中反熔絲型存儲單元600-22和600-13分別與選中的反熔絲型存儲單元600-12共享第二字線WL2和第一位線BLl)以及未選中的反熔絲型存儲單元600-23(所述非選中反熔絲型存儲單元600-23與未選中的反熔絲型存儲單元600-22共享第二位線BL2并且與未選中的反熔絲型存儲單元600-13共享第三字線WL3)以具有阻性電流路徑時，可以執行選中的反熔絲型存儲單元600-12的讀取操作。具體地，未選中的反熔絲型存儲單元600-23被編程以具有在柵極端子612-23與漏極端子616-23之間形成的阻性電流路徑602-23而在第三字線WL3與第二位線BL2之間提供電氣短路，如參照圖7和圖8描述的。在這種情況下，未選中的反熔絲型存儲單元600-22(或600-13)的阻性電流路徑可以形成在柵極端子612-22(或612-13)與漏極端子616-22(或616-13)之間或者在柵極端子612-22(或612-13)與本體端子618-22(或618-13)之間。然而，作為示例將描述在柵極端子612-22(或612-13)與本體端子618-22(或618-13)之間形成未選中的反熔絲型存儲單元600-22(或600-13)的阻性電流路徑601-22(或601-13)。
[0058]在上述讀取偏壓條件下，潛行電流Is可以通過未選中的反熔絲型存儲單元600-22的柵極端子612-22、阻性電流路徑601-22、本體端子618-22、塊體PN 二極管640-22和漏極端子616-22從第二字線WL2流向第二位線BL2，如箭頭691所指示的。該潛行電流Is可以通過未選中的反熔絲型存儲單元600-23的漏極端子616-23、阻性電流路徑602-23和柵極端子612-23連續地從第二位線BL2流向第三字線WL3，如箭頭692所指示的。該潛行電流Is可以通過未選中的反熔絲型存儲單元600-13的柵極端子612-13、阻性電流路徑601-13、本體端子618-13、塊體PN二極管640-13和漏極端子616-13連續地從第三字線WL3流向第一位線BLl，如箭頭693所指示的。因此，盡管利用第二編程數據來編程選中的反熔絲型存儲單元600-12，潛行電流Is可以通過連接至第一位線BLl的感測放大器(未示出)被感測到而導致其中選中的反熔絲型存儲單元600-12被視為利用第一編程數據來編程的錯誤的讀取操作。
[0059]圖14是圖示圖12中所示的反熔絲型存儲單元陣列500’的讀取操作期間潛行電流阻擋機制的等效電路圖。參照圖14，為了選擇性地讀出儲存在位于第一行與第二列的交點處的反熔絲型存儲單元500-12中的數據，可以將正讀取電壓+Vread施加至第二字線WL2，而第一位線BLl可以接地。其余字線WLl、WL3和WL4和其余位線BL2和BL3可以浮置。在上述讀取偏壓條件下，連接至第一位線BLl的感測放大器(未示出)可以感測流過第一位線BLl的電流以識別選中的反熔絲型存儲單元500-12的編程數據。如果利用第一編程數據來編程選中的反熔絲型存儲單元500-12而具有在柵極端子512-12與本體端子518-12之間或者在柵極端子512-12與漏極端子516-12之間的阻性電流路徑，則電流可以通過耦接在本體端子518-12與漏極端子516-12之間的塊體PN 二極管540-12或者不穿過該塊體PN 二極管540-12而從第二字線WL2流向第一位線BL1。相反地，如果利用第二編程數據來編程選中的反熔絲型存儲單元500-12而在柵極端子512-12與本體端子518-12之間或者在柵極端子512-12與漏極端子516-12之間無任何阻性電流路徑，則沒有電流可以從第二字線WL2流向第一位線BL1。
[0060]在本實施例中，在下文中將描述利用第二編程數據來編程的選中的反熔絲型存儲單元500-12的讀取操作。因此，當執行選中的反熔絲型存儲單元500-12的讀取操作時，正常地，沒有電流會流過第一位線BL1。如果在讀取操作期間異常電流流過第一位線BLl，則異常電流可能導致其中選中的反熔絲型存儲單元500-12被視為利用非第二編程數據的第一編程數據來編程的故障。例如，當未選中的反熔絲型存儲單元500-22和500-13(所述未選中的反熔絲型存儲單元500-22和500-13分別與選中的反熔絲型存儲單元500-12共享第二字線WL2和第一位線BLl)以及未選中的反熔絲型存儲單元500-23(所述未選中的反熔絲型存儲單元500-23與未選中的反熔絲型存儲單元500-22共享第二位線BL2以及與未選中的反熔絲型存儲單元500-13共享第三字線WL3)利用第一編程數據來編程而具有阻性電流路徑時，可以執行選中的反熔絲型存儲單元500-12的讀取操作。具體地，未選中的反熔絲型存儲單元500-23被編程為具有形成在柵極端子512-23與漏極端子516-23之間的阻性電流路徑502-23以提供其間的電氣短路，如參照圖7和圖8所描述的。在這種情況下，未選中的反熔絲型存儲單元500-22(或500-13)的阻性電流路徑可以形成在柵極端子512-22(或512-13)與漏極端子516-22(或516-13)之間或者柵極端子512-22(或512-13)與本體端子518-22(或518-13)之間。然而，作為示例將描述未選中的反熔絲型存儲單元的500-22(或500-13)的阻性電流路徑501-22(或501-13)形成在柵極端子512-22(或512-13)與本體端子518-22(或518-13)之間。
[0061]在上述讀取偏壓條件下，可以提供通過未選中的反熔絲型存儲單元500-22的柵極PN 二極管550-22、柵極端子512-22、阻性電流路徑501-22、本體端子518-22、塊體PN 二極管540-22以及漏極端子516-22而從第二字線WL2向第二位線BL2的潛行電流Is的路徑，如箭頭591所指示的。可以額外地提供通過未選中的反熔絲型存儲單元500-23的漏極端子516-23、阻性電流路徑502-23和柵極端子512-23而從第二位線BL2向第三字線WL3的潛行電流Is的路徑，如箭頭592所指示的。然而，因為未選中的反熔絲型存儲單元500-23的柵極PN 二極管550-23的存在，所以該潛行電流Is的路徑不會到達第三字線WL3。因此，無論未選中的反熔絲型存儲單元500-13是否是編程單元，潛行電流Is都不會流過第一位線BL1。因此，柵極PN二極管550-23可以抑制潛行電流Is的產生來使選中的反熔絲型存儲單元500-12的讀取操作能夠成功地執行而無任何錯誤。
[0062]圖15是圖示根據另一個實施例的反熔絲型存儲單元陣列700’的等效電路圖。參照圖15，反熔絲型存儲單元陣列700 ’可以包括沿一個方向(例如，附圖中的垂直方向)延伸的多個字線(例如，第一字線WLl至第四字線WL4)以及沿與所述一個方向交叉的另一個方向(例如，附圖中的水平方向)延伸的多個位線(例如，第一位線BLl至第三位線BL3)。第一字線WLl至第四字線WL4中的每個可以沿列設置，而第一位線BLl至第三位線BL3中的每個可以沿行設置。所述行和所述列可互換。因此，在某些實施例中的列(或行)在其他實施例中可以被稱為行(或列)，不脫離本公開的教導。例如，盡管在某些實施例中字線分別沿行設置，但是在其他實施例中字線可以分別沿列設置。而且，反熔絲型存儲單元陣列700’中的字線的數量和位線的數量可以不同。多個反熔絲型存儲單元700-11?700-14、700-21?700-24和700-31?700-34可以分別位于字線WLl?WL4與位線BLl?BL3交點處。
[0063]多個反熔絲型存儲單元700-11?700-14、700-21?700-24和700-31?700-34中的每個可以具有與參照圖1描述的相同的配置。例如，位于第一字線WLl(即，第一列)與第一位線BLl(即，第一行)的交點處的反熔絲型存儲單元700-11可以包括反熔絲元件710-11和柵極PN 二極管750-12a。反熔絲元件710-11可以具有柵極端子712-11、漏極端子716-11和本體端子718-11。本體端子718-11可以通過塊體PN 二極管740-11而耦接至漏極端子716-11。塊體PN 二極管740-11的陽極和陰極可以分別耦接至本體端子718-11和漏極端子716-11。漏極端子716-11可以耦接至第一位線BL1。柵極PN 二極管750-12a可以耦接在柵極端子712-11和第一節點all之間。第一節點all可以是從第一字線WLl分出的節點。柵極PN二極管750-12a可以具有耦接至第一節點all的陽極以及耦接至柵極端子712-11的陰極。與反熔絲型存儲單元700-11共享第一位線BLl的反熔絲型存儲單元700-12、700-13和700-14中的每個可以具有與反熔絲型存儲單元700-11相同的配置。
[0064]位于第一字線WLl(即，第一列)與第二位線BL2(即，第二行)的交點處的反熔絲型存儲單元700-21可以包括反熔絲元件710-21和柵極PN 二極管750-12b和750-23a。反熔絲元件710-21可以具有柵極端子712-21、漏極端子716-21和本體端子718-21。本體端子718-21可以通過塊體PN 二極管740-21而耦接至漏極端子716-21。塊體PN 二極管740-21的陽極和陰極可以分別耦接至本體端子718-21和漏極端子716-21。漏極端子716-21可以耦接至第二位線BL2。柵極PN 二極管750-12b可以耦接在柵極端子712-21和第一節點all之間，且柵極PN 二極管750-23a可以耦接在柵極端子712-21和第二節點a21之間。類似于第一節點all，第二節點a21可以是從第一字線WLl分出的節點。柵極PN二極管750-12b可以具有耦接至第一節點all的陽極以及耦接至柵極端子712-21的陰極。柵極PN 二極管750-23a可以具有耦接至第二節點a21的陽極以及耦接至柵極端子712-21的陰極。與反熔絲型存儲單元700-21共享第二位線BL2的反熔絲型存儲單元700-22、700-23和700-24中的每個可以具有與反熔絲型存儲單元700-21相同的配置。
[0065]位于第一字線WLl(即，第一列)與第三位線BL3(即，第三行)的交點處的反熔絲型存儲單元700-31可以包括反熔絲元件710-31和柵極PN 二極管750-23b。反熔絲元件710-31可以具有柵極端子712-31、漏極端子716-31和本體端子718-31。本體端子718-31可以通過塊體PN 二極管740-31而耦接至漏極端子716-31 ο塊體PN 二極管740-31的陽極和陰極可以分別耦接至本體端子718-31和漏極端子716-31。漏極端子716-31可以耦接至第三位線BL3。柵極PN二極管750-23b可以耦接在柵極端子712-31和第二節點a21之間。柵極PN二極管750-23b可以具有耦接至第二節點a21的陽極以及耦接至柵極端子712-31的陰極。與反熔絲型存儲單元700-31共享第三位線BL3的反熔絲型存儲單元700-32、700-33和700-34中的每個可以具有與反熔絲型存儲單元700-31相同的配置。
[0066]為了利用第一編程數據來選擇性地編程反熔絲型存儲單元700-11，可以將正編程電壓施加至連接至選中的反熔絲型存儲單元700-11的第一字線WLl，而連接至選中的反熔絲型存儲單元700-11的第一位線BLl可以接地。其余字線WL2?WL4和其余位線BL2和BL3可以浮置。作為反熔絲型存儲單元700-11的編程操作的結果，阻性電流路徑可以形成在柵極端子712-11與本體端子718-11之間或者形成在柵極端子712-11與漏極端子716-11之間，如參照圖5至圖8所描述的。因為第二字線WL2至第四字線WL4浮置，所以排列在第一行而與選中的反熔絲型存儲單元700-11共享第一位線BLl的未選中的反熔絲型存儲單元700-12、700-13和700-14可以不被編程。因為第二位線BL2和第三位線BL3浮置，所以排列在第一列而與選中的反恪絲型存儲單元700-11共享第一字線WLl的未選中的反恪絲型存儲單元700-21和700-31可以不被編程。因為第二字線WL2至第四字線WL4以及第二位線BL2和第三位線BL2全都浮置，所以位于第二列至第四列與第二行和第三行交點處而與選中的反熔絲型存儲單元700-11不共享任意字線或任意位線的未選中的反恪絲型存儲單元700-22至700-24和700-32至700-34可以不被編程。
[0067]為了讀出儲存在選中的反熔絲型存儲單元700-11中的數據，可以將正讀取電壓施加至連接至選中的反熔絲型存儲單元700-11的第一字線WLl，而連接至選中的反熔絲型存儲單元700-11的第一位線BLl可以接地。其余字線WL2?WL4和其余位線BL2和BL3可以浮置。如果利用第一編程數據來編程選中的反熔絲型存儲單元700-11，則阻性電流路徑形成在柵極端子712-11與本體端子718-11之間或者形成在柵極端子712-11與漏極端子716-11之間。在上述讀取偏壓條件下，電流可以通過阻性電流路徑而從第一字線WLl流向第一位線BLl。因此，可以通過感測流過第一位線BLl的電流來用第一編程數據編程選中的反熔絲型存儲單元700-11。如果利用第二編程數據來編程選中的反熔絲型存儲單元700-11，則阻性電流路徑不形成在柵極端子712-11與本體端子718-11之間以及不形成在柵極端子712-11與漏極端子716-11之間。在上述讀取偏壓條件下，沒有電流從第一字線WLl流向第一位線BL1。由于連接至其他反熔絲型存儲單元700-12、700-13和700-14(8卩，未選中的反熔絲型存儲單元)的第二字線WL2至第四字線WL4浮置(所述其他反熔絲型存儲單元700-12、700-13和700-14沿第一行排列而與選中的反熔絲型存儲單元700-11共享第一位線BLl)，因此無寄生電流可以從第二字線WL2至第四字線WL4流向第一位線BL1。因此，無論未選中的反熔絲型存儲單元700-12、700-13和700-14是否具有編程狀態，選中的反熔絲型存儲單元700-11的讀取操作都不會受到與所述選中的反熔絲型存儲單元700-11共享第一位線BLl的未選中的反熔絲型存儲單元700-12、700-13和700-14的影響。
[0068]圖16是圖示在圖15中所示的反熔絲型存儲單元陣列700’的讀取操作期間潛行電流阻擋機制的等效電路圖。參照圖16，為了選擇性地讀出儲存在位于第一行與第二列的交點處的反熔絲型存儲單元700-12中的數據，可以將正讀取電壓+Vread施加至第二字線WL2，而第一位線BLl可以接地。其余字線WL1、WL3和WL4和其余位線BL2和BL3可以浮置。在上述讀取偏壓條件下，連接至第一位線BLl的感測放大器(未示出)可以感測流過第一位線BLl的電流以識別選中的反熔絲型存儲單元700-12的編程數據。如果利用第一編程數據來編程選中的反熔絲型存儲單元700-12而具有在柵極端子712-12與本體端子718-12之間或者在柵極端子712-12與漏極端子716-12之間的阻性電流路徑，則電流可以通過耦接在本體端子718-12與漏極端子716-12之間的塊體PN 二極管740-12或者不穿過該塊體PN 二極管740-12而從第二字線WL2流向第一位線BL1。相反地，如果利用第二編程數據來編程選中的反熔絲型存儲單元700-12而在柵極端子712-12與本體端子718-12之間或者在柵極端子712-12與漏極端子716-12之間無任何阻性電流路徑，則沒有電流可以從第二字線WL2流向第一位線BL1。
[0069]在本實施例中，在下文中將描述利用第二編程數據來編程的選中的反熔絲型存儲單元700-12的讀取操作。因此，當執行選中的反熔絲型存儲單元700-12的讀取操作時，正常地，沒有電流會流過第一位線BL1。如果在讀取操作期間異常電流流過第一位線BLl，則異常電流可能導致其中選中的反熔絲型存儲單元700-12被視為利用非第二編程數據的第一編程數據來編程的故障。例如，當未選中的反熔絲型存儲單元700-22和700-13(所述未選中的反熔絲型存儲單元700-22和700-13分別與選中的反熔絲型存儲單元700-12共享第二字線WL2和第一位線BLl)以及未選中的反熔絲型存儲單元700-23(所述未選中的反熔絲型存儲單元700-23與未選中的反熔絲型存儲單元700-22共享第二位線BL2以及與未選中的反熔絲型存儲單元700-13共享第三字線WL3)利用第一編程數據來編程而具有阻性電流路徑時，可以執行選中的反熔絲型存儲單元700-12的讀取操作。具體地，未選中的反熔絲型存儲單元700-23被編程為具有形成在柵極端子712-23與漏極端子716-23之間的阻性電流路徑702-23以提供其間的電氣短路，如參照圖7和圖8所描述的。在這種情況下，未選中的反熔絲型存儲單元700-22(或700-13)的阻性電流路徑可以形成在柵極端子712-22(或712-13)與漏極端子716-22(或716-13)之間或者柵極端子712-22(或712-13)與本體端子718-22(或718-13)之間。然而，作為示例將描述未選中的反熔絲型存儲單元的700-22(或700-13)的阻性電流路徑701-22(或701-13)形成在柵極端子712-22(或712-13)與本體端子718-22(或718-13)之間。
[0070]在上述讀取偏壓條件下，可以提供通過未選中的反熔絲型存儲單元700-22的柵極PN 二極管750-12d和750-23c、柵極端子712-22、阻性電流路徑701-22、本體端子718-22、塊體PN 二極管740-22以及漏極端子716-22而從第二字線WL2向第二位線BL2的潛行電流Is的路徑，如箭頭791所指示的。可以額外地提供通過未選中的反熔絲型存儲單元700-23的漏極端子716-23、阻性電流路徑702-23和柵極端子712-23而從第二位線BL2向第三字線WL3的潛行電流Is的路徑，如箭頭792所指示的。然而，因為未選中的反熔絲型存儲單元700-23的柵極PN 二極管750-12f和750-23e的存在，所以該潛行電流Is的路徑不會到達第三字線WL3。因此，無論未選中的反熔絲型存儲單元700-13是否是編程單元，潛行電流Is都不會流過第一位線BL1。因此，柵極PN 二極管750-12f和750-23e可以抑制潛行電流Is的產生來使選中的反恪絲型存儲單元700-12的讀取操作能夠成功地執行而無任何錯誤。
[0071]圖17是用于實現圖15中所示的反熔絲型存儲單元陣列700’的布局圖。參照圖17，反熔絲型存儲單元布局800可以包括多個有源區，例如，沿第一方向延伸的第一有源區803-1、第二有源區803-2和第三有源區803-3。第一有源區803-1、第二有源區803-2和第三有源區803-3可以沿與第一方向交叉的第二方向排列為彼此間隔開。第一有源區803-1、第二有源區803-2和第三有源區803-3可以分別沿反熔絲型存儲單元布局800的第一行至第三行布置。多個柵極線(例如，第一柵極線820-1、第二柵極線820-2、第三柵極線820-3和第四柵極線820-4)可以布置為沿第二方向延伸。第一柵極線820-1、第二柵極線820-2、第三柵極線820-3和第四柵極線820-4可以沿第一方向排列為彼此間隔開。因此，第一柵極線820-1、第二柵極線820-2、第三柵極線820-3和第四柵極線820-4可以與第一有源區803-1、第二有源區803-2和第三有源區803-3交叉以提供多個反熔絲型存儲單元所處的交點。第一柵極線820-1、第二柵極線820-2、第三柵極線820-3和第四柵極線820-4可以分別沿反熔絲型存儲單元布局800的第一行至第四行設置。
[0072]當“N”是奇數時，N型雜質結區可以設置在設置在第N列的柵極線與設置在第(N+1)列的柵極線之間的有源區中。即，N型雜質結區831-11、831-21和831-31可以分別設置在設置在第一列中的第一柵極線820-1與設置在第二列中的第二柵極線820-2之間的有源區803-1、803-2和803-3中，以及~型雜質結區831-13、831-23和831-33可以分別設置在設置在第三列的第三柵極線820-3與設置在第四列的第四柵極線820-4之間的有源區803-1、803-2和803-3中。位線接觸841-11和841-13可以分別設置在第一有源區803-1的N型雜質結區831-11和831-13上，以及位線接觸841-11和841-13可以連接至第一位線BLl。位線接觸841-21和841-23可以分別設置在第二有源區803-2中的N型雜質結區831-21和831-23上，以及位線接觸841-21和841-23可以連接至第二位線BL2。類似地，位線接觸841-31和841-33可以分別設置在第三有源區803-3中的N型雜質結區831-31和831-33上，以及位線接觸841-31和841-33可以連接至第三位線BL3。
[0073]設置在第一列中的第一柵極線820-1可以包括沿列方向交替排列的具有N型導電性的第一柵極820-la和具有P型導電性的第二柵極820-lb。設置在第二列中的第二柵極線820-2可以包括沿列方向交替排列的具有N型導電性的第一柵極820-2a和具有P型導電性的第二柵極820-2b。設置在第三列中的第三柵極線820-3可以包括沿列方向交替排列的具有N型導電性的第一柵極820-3a和具有P型導電性的第二柵極820-3b。設置在第四列中的第四柵極線820-4可以包括沿列方向交替排列的具有N型導電性的第一柵極820-4a和具有P型導電性的第二柵極820-4b。在某些實施例中，第一柵極820-la、820-2a、820-3a和820-4a中的每個可以包括摻雜有N型雜質的多晶硅層，以及第二柵極820-lb、820-2b、820-3b和820-4b中的每個可以包括摻雜有P型雜質的多晶硅層。
[0074]沿第一行排列的第一柵極820-la、820-2a、820_3a和820_4a可以與第一有源區803-1重疊。沿第二行排列的第一柵極820-la、820-2a、820-3a和820-4a可以與第二有源區803-2重疊。沿第三行排列的第一柵極820-la、820-2a、820-3a和820-4a可以與第三有源區803-3 重疊。第二柵極820-lb、820-2b、820-3b 和 820-4b 都不與有源區 803-1、803-2 和 803-3重疊。
[0075]設置在第一列中的第一柵極線820-1的第二柵極820-lb中的每個可以具有向第二柵極線820-2(沿第二列設置)延伸的延伸部820-lb’，以及字線接觸851可以設置在該延伸部820-lb’上。設置在延伸部820-lb’上的字線接觸851可以連接至第一字線WLl。設置在第二列中的第二柵極線820-2的第二柵極820-2b中的每個可以具有向第一柵極線820-1(沿第一列設置)延伸的延伸部820-2b’，以及字線接觸852可以設置在該延伸部820-2b’上。設置在延伸部820-2b’上的字線接觸852可以連接至第二字線WL2。設置在第三列中的第三柵極線820-3的第二柵極820-3b中的每個可以具有向第四柵極線820-4(沿第四列設置)延伸的延伸部820-3b’，以及字線接觸853可以設置在該延伸部820-3b’上。設置在延伸部820-3b’上的字線接觸853可以連接至第三字線WL3。設置在第四列中的第四柵極線820-4的第二柵極820-4b中的每個可以具有向第三柵極線820-3 (沿第三列設置)延伸的延伸部820_4b，，以及字線接觸854可以設置在該延伸部820-4b’上。設置在延伸部820-4b’上的字線接觸854可以連接至第四字線WL4。
[0076]圖18、圖19、圖20和圖21是圖示制造圖17中所示的反熔絲型存儲單元布局800的方法的布局圖。參照圖18，可以在襯底(未示出)中形成多個有源區(例如，第一有源區803-1、第二有源區803-2和第三有源區803-3)。可以通過在襯底中形成溝槽隔離層來定義第一有源區803-1、第二有源區803-2和第三有源區803-3。第一半導體圖案820-1’、第二半導體圖案820-2’、第三半導體圖案820-3’和第四半導體圖案820-4’可以形成為與第一有源區803-1、第二有源區803-2和第三有源區803-3交叉。第一半導體圖案820-1’、第二半導體圖案820-2’、第三半導體圖案820-3’和第四半導體圖案820-4’中的每個可以與第一有源區803-
1、第二有源區803-2和第三有源區803-3部分地重疊。雖然在圖18中未示出，但是絕緣層可以設置在第一半導體圖案820-1’、第二半導體圖案820-2’、第三半導體圖案820-3’和第四半導體圖案820-4’與第一有源區803-1、第二有源區803-2和第三有源區803-3之間。第一半導體圖案820-1’、第二半導體圖案820-2’、第三半導體圖案820-3’和第四半導體圖案820-4’中的每個可以形成為具有位于有源區803-1、803-2和803-3之間的延伸部。
[0077]參照圖19，可以在包括第一半導體圖案820-1’、第二半導體圖案820-2’、第三半導體圖案820-3’和第四半導體圖案820-4’的襯底上形成具有第一開口910的第一掩模(未示出)，使得第一開口 910暴露第一有源區803-1、第二有源區803-2和第三有源區803-3并且暴露第一半導體圖案820-1’、第二半導體圖案820-2’、第三半導體圖案820-3’和第四半導體圖案820-4’的與第一有源區803-1、第二有源區803-2和第三有源區803-3重疊的部分。隨后，可以將N型雜質離子注入至由第一開口 910暴露的第一有源區803-1、第二有源區803-2和第三有源區803-3以及第一半導體圖案820-1 ’、第二半導體圖案820-2’、第三半導體圖案820-3’和第四半導體圖案820-4’中。結果，N型雜質結區可以形成在第一半導體圖案820-1’和第二半導體圖案820-2’之間的第一有源區803-1、第二有源區803-2和第三有源區803-3’中以及形成在第三半導體圖案820-3 ’和第四半導體圖案820-4’之間的第一有源區803-1、第二有源區803-2和第三有源區803-3中。例如，N型雜質結區831-11和831-13可以分別形成在第一半導體圖案820-1’和第二半導體圖案820-2’之間的第一有源區803-1中以及形成在第三半導體圖案820-3’和第四半導體圖案820-4’之間的第一有源區803-1中，以及N型雜質結區831-21和831-23可以分別形成在第一半導體圖案820-1’和第二半導體圖案820-2’之間的第二有源區803-2中以及形成在第三半導體圖案820-3’和第四半導體圖案820-4’之間的第二有源區803-2中。此外，N型雜質結區831-31和831-33可以分別形成在第一半導體圖案820-1’和第二半導體圖案820-2’之間的第三有源區803-3中以及形成在第三半導體圖案820-3’和第四半導體圖案820-4’之間的第二有源區803-3中。另外，第一半導體圖案820-1’的與有源區803-1、803-2和803-3重疊的部分可以摻雜有N型雜質離子以形成第一柵極820-la，以及第二半導體圖案820-2’的與有源區803-1、803-2和803-3重疊的部分可以摻雜有N型雜質離子以形成第一柵極820-2a。類似地，第三半導體圖案820-3’的與有源區803-1、803-2和803-3重疊的部分可以摻雜有N型雜質離子以形成第一柵極820-3a，以及第四半導體圖案820-4’的與有源區803-1、803-2和803-3重疊的部分可以摻雜有N型雜質離子以形成第一柵極820-4a。
[0078]可以在包括第一半導體圖案820-1’、第二半導體圖案820-2’、第三半導體圖案820-3’和第四半導體圖案820-4’的襯底上形成具有第二開口920的第二掩模(未示出)，使得第二開口920暴露第一半導體圖案820-1’、第二半導體圖案820-2’、第三半導體圖案820-3’和第四半導體圖案820-4’的介于第一有源區803-1、第二有源區803-2和第三有源區803-3之間的部分。隨后，可以將P型雜質離子注入至由第二開口 920暴露的第一半導體圖案820-1’、第二半導體圖案820-2’、第三半導體圖案820-3’和第四半導體圖案820-4’中。結果，第一半導體圖案820-1’的介于第一柵極820-la之間的部分可以摻雜有P型雜質離子以形成第二柵極820-lb，以及第二半導體圖案820-2’的介于第一柵極820-2a之間的部分可以摻雜有P型雜質離子以形成第二柵極820-2b。類似地，第三半導體圖案820-3’的介于第一柵極820-3a之間的部分可以摻雜有P型雜質離子以形成第二柵極820-3b，以及第四半導體圖案820-4’的介于第一柵極820-4a之間的部分可以摻雜有P型雜質離子以形成第二柵極820-4b。
[0079]沿第一列交替排列的第一柵極820-la和第二柵極820-lb可以組成第一柵極線820-1，以及沿第二列交替排列的第一柵極820-2a和第二柵極820-2b可以組成第二柵極線820-2。類似地，沿第三列交替排列的第一柵極820-3a和第二柵極820-3b可以組成第三柵極線820-3，以及沿第四列交替排列的第一柵極820-4a和第二柵極820-4b可以組成第四柵極線820-4。
[0080]參照圖20，可以使用具有第三開口 830(暴露第二柵極820-lb、820-2b、820-3b和820-4b 的部分和 N 型雜質結區 831-11、831-13、831-21、831-23、831-31和831-33的部分)的第三掩模來執行自對準硅化物(SALICIDE)工藝。結果，硅化物層(未示出)可以形成在第二柵極820-lb、820-2b、820-3b 和820-4b 和 N 型雜質結區
和 831-33 的每個的部分上。
[0081 ] 參照圖21，可以分別在形成在N型雜質結區831-11、831-13、831-21、831-23、831_31 和 831-33 上的硅化層上形成位線接觸 841-11、841-13、841-21、841-23、841-31 和 841-33。也可以分別在形成在第二柵極820-lb、820-2b、820-3b和820-4b上的硅化物層上形成字線接觸851、852、853和854。可以使用互連工藝來形成第一位線BLl、第二位線BL2和第三位線BL3，使得第一行中的位線接觸841-11和841-13、第二行中的位線接觸841-21和841-23以及第三行中的位線接觸841-31和841-33分別電連接至第一位線BLl、第二位線BL2和第三位線BL3。另外，可以形成第一字線WL1、第二字線WL2、第三字線WL3和第四字線WL4，使得第一柵極線820-1上的字線接觸851、第二柵極線820-2上的字線接觸852、第三柵極線820-3上的字線接觸853以及第四柵極線820-4上的字線接觸854分別電連接至第一字線WLl、第二字線WL2、第三字線WL3和第四字線WL4。
[0082]根據以上描述的實施例，盡管在編程操作期間在柵極端子與本體之間或者在柵極端子與漏極端子之間發生反熔絲元件的柵極絕緣層的斷裂，耦接在柵極端子與字線之間的柵極PN 二極管也可以阻擋潛行電流以防止錯誤的讀取操作。
[0083]以上已經出于說明的目的公開了本公開的實施例。本領域技術人員將理解的是，在不脫離如所附權利要求的本公開的范圍和精神的情況下，各種變型、添加和刪減是可能的。
【主權項】
1.一種反恪絲存儲單元，包括: 反恪絲元件，包括: 柵極端子，耦接至字線； 漏極端子，耦接至位線； 本體端子；以及 柵極PN 二極管，耦接在字線與柵極端子之間。2.如權利要求1所述的反熔絲存儲單元，其中，反熔絲元件位于字線與位線的交點處。3.如權利要求1所述的反熔絲存儲單元，還包括: 塊體PN 二極管，耦接在本體端子與漏極端子之間。4.如權利要求3所述的反熔絲存儲單元，其中，塊體PN二極管的陽極和陰極分別耦接至本體端子與漏極端子。5.如權利要求1所述的反恪絲存儲單元，其中，反恪絲元件還包括: 源極端子，所述源極端子電浮置。6.如權利要求1所述的反恪絲存儲單元，其中，反恪絲元件包括金屬氧化物半導體場效應晶體管MOSFET。7.如權利要求6所述的反熔絲存儲單元，其中，MOSFET是N溝道M0SFET。8.如權利要求1所述的反熔絲存儲單元，其中，柵極PN二極管的陽極和陰極分別耦接至字線和柵極端子。9.一種反恪絲存儲單元，包括: 有源區，沿第一方向延伸、并且具有第一導電類型的溝道區和沿第一方向與所述溝道區接觸的第二導電類型的雜質結區； 柵電極，沿第二方向延伸以與有源區交叉、并且具有第二導電類型的第一柵電極和第一導電類型的第二柵電極，所述第一柵電極與所述有源區的溝道區重疊，所述第二柵電極沿第二方向與所述第一柵電極接觸而不與所述有源區重疊；以及絕緣層，在有源區與柵電極之間。10.如權利要求9所述的反熔絲存儲單元，還包括: 第一硅化物層，在第二柵電極的部分上； 第一接觸插塞，在第一硅化物層上并且耦接至字線； 第二硅化物層，在雜質結區的部分上；以及 第二接觸插塞，在第二硅化物層上并且耦接至位線。11.如權利要求9所述的反熔絲存儲單元，其中，第一導電類型是P型，而第二導電類型是N型。12.如權利要求9所述的反熔絲存儲單元，其中，雜質結區的邊緣與第一柵電極的邊緣重疊。13.如權利要求9所述的反熔絲存儲單元，還包括: 第一導電類型的本體，具有定義在其上區域中的溝道區， 其中，絕緣層在本體上，而雜質結區在本體的上區域中。14.一種反恪絲存儲單元，包括:有源區，沿第一方向延伸、并且具有第一導電類型的溝道區和沿第一方向與所述溝道區接觸的第二導電類型的雜質結區； 柵電極，沿第二方向延伸以與有源區交叉、并且具有第二導電類型的第一柵電極和第一導電類型的第二柵電極，所述第一柵電極與所述有源區的溝道區重疊，所述第二柵電極層疊在所述第一柵電極上并且與所述第一柵電極接觸；以及絕緣層，在有源區與柵電極之間。15.如權利要求14的反熔絲存儲單元，還包括: 第一硅化物層，在第二柵電極上； 第一接觸插塞，在第一硅化物層上并且耦接至字線； 第二硅化物層，在雜質結區的部分上；以及 第二接觸插塞，在第二硅化物層上并且耦接至位線。16.如權利要求14所述的反熔絲存儲單元，還包括: 第一導電類型的本體，具有定義在其上區域中的溝道區， 其中，絕緣層在本體上，而雜質結區在本體的上區域中。17.一種反熔絲存儲單元陣列，包括: 交叉的多個字線和多個位線；以及 在所述多個字線與所述多個位線的交點處的多個反熔絲存儲單元，其中，所述多個反恪絲存儲單元中的每個反恪絲存儲單元包括: 反熔絲元件，具有:耦接至字線中的一個字線的柵極端子、耦接至位線中的一個位線的漏極端子、和本體端子；以及 柵極PN 二極管，耦接在字線與柵極端子之間。18.如權利要求17所述的反熔絲存儲單元陣列， 其中，所述多個字線分別在多個列中； 其中，所述多個位線分別在多個行中； 其中，排列在同一行中的反熔絲存儲單元共享所述多個位線中的一個位線；以及 其中，排列在同一列中的反熔絲存儲單元共享所述多個字線中的一個字線。
【文檔編號】G11C16/10GK106057810SQ201610005318
【公開日】2016年10月26日
【申請日】2016年1月4日 公開號201610005318.8, CN 106057810 A, CN 106057810A, CN 201610005318, CN-A-106057810, CN106057810 A, CN106057810A, CN201610005318, CN201610005318.8
【發明人】樸圣根
【申請人】愛思開海力士有限公司