一種用于打線封裝的半導體結構的制作方法
【專利摘要】本發明涉及半導體制造技術領域，尤其涉及一種用于打線封裝的半導體結構，包括：襯底，所述襯底上分布有若干壓焊區；氧化層，覆蓋于所述襯底的部分上表面且暴露所述若干壓焊區；金屬薄膜，覆蓋于所述壓焊區之上以及與所述壓焊區臨近的部分所述氧化層的上表面；鈍化層，覆蓋于暴露的所述氧化層的上表面以及與所述暴露的氧化層臨近的部分所述金屬薄膜的上表面，所述鈍化層暴露位于所述壓焊區之上的金屬薄膜，以用于打線封裝。
【專利說明】
一種用于打線封裝的半導體結構
技術領域
[0001]本發明涉及半導體制造技術領域，尤其涉及一種用于打線封裝的半導體結構。
【背景技術】
[0002]打線鍵合技術是芯片與封裝結構之間電路互聯的最常用的使用方式。在打線鍵合時，虛焊、芯片壓焊區(Bond pad)金屬開裂等問題，都會影響半導體器件的參數與性能。
[0003]現階段，考慮到封裝的成本，打線鍵合時通常用銅線代替傳統的金線。但當使用銅線鍵合時，出現了芯片壓焊區金屬開裂的情況。
[0004]經實驗測試發現，Bondpad金屬開裂不光與后道封裝打線能量有關，很多時候是由于芯片的正面金屬硬度與打線能量不匹配造成的。因為從芯片的正面金屬以及鍵合所用金屬線的材料特性上來看，銅線的硬度遠大于金線的硬度，面芯片正面的金屬的強度卻沒有得到提高，導致鍵合時壓焊區金屬開裂。
【發明內容】
[0005]鑒于上述技術問題，本發明提供一種用于打線封裝的半導體結構，通過優化金屬成分和金屬淀積設備，解決后道封裝打線的金屬開裂問題。
[0006]本發明解決上述技術問題的主要技術方案為:
一種用于打線封裝的半導體結構，其特征在于，包括:
襯底，所述襯底上分布有若干壓焊區；
氧化層，覆蓋于所述襯底的部分上表面且暴露所述若干壓焊區；
金屬薄膜，覆蓋于所述壓焊區之上以及與所述壓焊區臨近的部分所述氧化層的上表面；
鈍化層，覆蓋于暴露的所述氧化層的上表面以及與所述暴露的氧化層臨近的部分所述金屬薄膜的上表面，所述鈍化層暴露位于所述壓焊區之上的金屬薄膜，以用于打線封裝；其中，所述金屬薄膜為鋁銅合金。
[0007]優選的，上述的半導體結構，其中，在所述鋁銅合金中，鋁的重量比例為0.5%。
[0008]優選的，上述的半導體結構，其中，位于所述壓焊區之上的所述金屬薄膜的厚度為3μπι0
[0009]優選的，上述的半導體結構還包括:
黏附層，覆蓋于所述壓焊區的上表面，且所述金屬薄膜覆蓋于所述黏附層之上以及與所述壓焊區臨近的部分所述氧化層的上表面；
其中，所述黏附層用于增強所述金屬薄膜與所述襯底之間的附著力。
[0010]優選的，上述的半導體結構，其中，所述黏附層的材質為Ti。
[0011]優選的，上述的半導體結構，其中，所述襯底為Si襯底，所述Ti與所述Si反應生成TiSi2，以降低打線封裝時的接觸電阻。
[0012]優選的，上述的半導體結構，其中，所述黏附層的厚度為500A。
[0013]優選的，上述的半導體結構還包括:
阻擋層，覆蓋于所述黏附層的上表面，且所述金屬薄膜覆蓋于所述阻擋層的上表面以及與所述壓焊區臨近的部分所述氧化層的上表面；
其中，所述阻擋層用于防止所述黏附層中的Ti與所述金屬薄膜中的Al交互擴散。
[0014]優選的，上述的半導體結構，其中，所述阻擋層的材質為TiN。
[0015]優選的，上述的半導體結構，其中，所述阻擋層的厚度為1000A。
[0016]上述技術方案具有如下優點或有益效果:
本發明通過優化用于打線封裝的半導體器件的壓焊區金屬成分和金屬淀積設備，采用鋁銅合金，并添加一定厚度的Ti黏附層和TiN阻擋層，在增加金屬薄膜與壓焊區的附著力的同時降低了打線時的接觸電阻，成功解決了后道封裝打線時壓焊區金屬開裂的問題。
【附圖說明】
[0017]參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用于說明和闡述，并不構成對本發明范圍的限制。
[0018]圖1為本發明的用于打線封裝的半導體器件結構圖；
圖2為實施例中不同組合的金屬的實驗分組列表。
【具體實施方式】
[0019]
在下文的描述中，給出了大量具體的細節以便提供對本發明更為徹底的理解。當然除了這些詳細描述外，本發明還可以具有其他實施方式。
[0020]下面結合具體的實施例以及附圖詳細闡述本發明的用于打線封裝的半導體結構。
[0021]本發明的半導體結構，適用于任何需要進行打線封裝的半導體器件，本實施例為方便闡述，以TVS(Transient Voltage Suppressor，瞬變電壓抑制二極管)二極管為例進行闡述。
[0022]傳統的TVS 二極管，其正面金屬通常為鋁硅銅合金，例如含鋁1%，含硅0.5%，也即All%Si0.5%Cu，這種合金的一個不足之處是在進行銅線鍵合時，其硬度與打線能力不匹配，導致TVS 二極管正面的金屬開裂現象發生。并且傳統在TVS 二極管正面淀積金屬的設備為Varian，其淀積金屬的覆蓋性不太理想，也同樣會影響后道打線封裝的性能。
[0023]因此在本發明中，通過優化金屬淀積設備，選用Endura淀積設備，其淀積金屬的均勻性較佳，可提高金屬淀積的覆蓋性。并且本發明還通過優化金屬成分，使得后續封裝打線時，覆蓋在器件表面的金屬可以承受更大的壓力。
[0024]參照圖1，本實施例的用于打線封裝的半導體器件(以TVS二極管為例)包括:
襯底I，其上分布有若干壓焊區10(圖1為方便展示，僅展示出一個壓焊區10);其中，襯底I為娃(Si)襯底，分布于襯底I上的壓焊區(Bond pad) 10用于后續打線封裝時，將半導體器件與鍵合線電連接。
[0025]在襯底I上未分布有壓焊區10的區域，覆蓋有一層氧化層2;在襯底I的壓焊區10上方，即覆蓋用于打線封裝的金屬薄膜5。作為一個優選的實施例，為了增加金屬薄膜5與壓焊區10之間的附著力，先在壓焊區10上表面沉積一層黏附層3，該黏附層3的材質為Ti，厚度優選為500 A，有了這層Ti黏附層3，后續金屬薄膜5更容易被淀積，同時Ti與襯底I中的Si反應生成TiSi2, TiSi2的電阻非常低，因此在后續打線封裝時也起到降低接觸電阻的作用。
[0026]進一步的，該金屬薄膜5為鋁銅合金，且鋁的重量比例為0.5%，也即用化學式表現為Al0.5%Cu;并且金屬薄膜5的厚度優選為3μπι，采用3μπι厚的Al0.5%Cu金屬薄膜5，其硬度顯著提高，后續封裝打線可以承受更大的壓力。
[0027]更優選地，若直接在Ti黏附層3上表面淀積金屬薄膜5，電阻會非常大而且金屬也會很粗糙。因此需要一層阻擋層4，優選為TiN，厚度優選為1000 A，以防止黏附層3中的Ti和金屬薄膜5中的Al因直接接觸而發生交互擴散。
[0028]所以，作為一個優選實施例，參照圖1，此處半導體器件(TVS二極管)的結構層次為:襯底I，其上分布有若干壓焊區10;氧化層2，覆蓋于襯底I上未分布有壓焊區10的區域，以暴露出壓焊區10;黏附層3(材質優選為Ti，厚度優選為500 A)，覆蓋于壓焊區10的上表面;阻擋層4(材質優選為TiN，厚度優選為1000 A)，覆蓋于黏附層3的上表面;金屬薄膜5(材質優選為A10.5%Cu，厚度優選為3μπι)，覆蓋于阻擋層4的上表面以及與壓焊區10臨近的部分氧化層2的上表面;鈍化層6，覆蓋于暴露的氧化層2的上表面以及與暴露的氧化層2臨近的部分金屬薄膜5的上表面，該鈍化層6暴露位于壓焊區10之上的金屬薄膜5，以用于打線封裝。
[0029]本發明通過將半導體器件的正面金屬(原本為All%S1.5%Cu)改進為Al0.5%Cu，因AlCu的硬度比AlSiCu大，后續封裝打線可以承受更大的壓力；并且在AlCu的下面引入Ti/TiN層次，來提高AlCu與接觸孔中Si的接觸性。其中Ti即黏附層3，有了這層黏附層3，后續金屬薄膜5更容易被淀積，同時Ti與Si反應生成TiSi2,TiSi2電阻非常低，因此也起到降低接觸電阻的作用。如果在Ti上直接淀積AlCu，電阻會非常大而且金屬也會很粗糙，因此本發明還引入TiN作為阻擋層4，防止Ti和Al的交互擴散。
[0030]針對黏附層/阻擋層(Ti/TiN)的厚度、金屬薄膜的成分比，以及選用的淀積金屬薄膜的設備，本發明進行了多組對比實驗，其中黏附層/阻擋層(Ti/TiN)的厚度分別為:344ATi/700ATiN和500ATi/1000ATiN;金屬薄膜也分別進行3μπι AlSiCu，4ym AlSiCu和3μπι AlCu的分組實驗，實驗分組列表如圖2所示，選取其中具有代表性的4種組合。其中，組合I?4中，4組條件的半導體器件分別進行PCM，良率以及打線情況的對比，第一二組仍有輕微的裂紋，第三組電參數正向壓降Vf和基準線相比有偏高的現象，第四組打線無裂紋且良率高達100%，因此第四組組合(500ATi/1000ATiN + 3μπι Al0.5%Cu)為最佳金屬條件。
[0031]綜上所述，本發明通過優化用于打線封裝的半導體器件壓焊區的金屬淀積設備，選用Endura設備，以提高金屬淀積的覆蓋性；同時優化金屬成分，采用3μπι后的A10.5%Cu鋁銅合金，增加金屬的硬度，并添加500A厚度的Ti黏附層和1000A厚度的TiN阻擋層，在增加金屬薄膜與壓焊區的附著力的同時降低了打線時的接觸電阻，成功解決了后道封裝打線時壓焊區金屬開裂的問題。
[0032]對于本領域的技術人員而言，閱讀上述說明后，各種變化和修正無疑將顯而易見。因此，所附的權利要求書應看作是涵蓋本發明的真實意圖和范圍的全部變化和修正。在權利要求書范圍內任何和所有等價的范圍與內容，都應認為仍屬本發明的意圖和范圍內。
【主權項】
1.一種用于打線封裝的半導體結構，其特征在于，包括: 襯底，所述襯底上分布有若干壓焊區； 氧化層，覆蓋于所述襯底的部分上表面且暴露所述若干壓焊區； 金屬薄膜，覆蓋于所述壓焊區之上以及與所述壓焊區臨近的部分所述氧化層的上表面； 鈍化層，覆蓋于暴露的所述氧化層的上表面以及與所述暴露的氧化層臨近的部分所述金屬薄膜的上表面，所述鈍化層暴露位于所述壓焊區之上的金屬薄膜，以用于打線封裝；其中，所述金屬薄膜為鋁銅合金。2.如權利要求1所述的半導體結構，其特征在于，在所述鋁銅合金中，鋁的重量比例為0.5% O3.如權利要求1所述的半導體結構，其特征在于，位于所述壓焊區之上的所述金屬薄膜的厚度為3μηι。4.如權利要求1所述的半導體結構，其特征在于，還包括: 黏附層，覆蓋于所述壓焊區的上表面，且所述金屬薄膜覆蓋于所述黏附層之上以及與所述壓焊區臨近的部分所述氧化層的上表面； 其中，所述黏附層用于增強所述金屬薄膜與所述襯底之間的附著力。5.如權利要求4所述的半導體結構，其特征在于，所述黏附層的材質為Ti。6.如權利要求5所述的半導體結構，其特征在于，所述襯底為Si襯底，所述Ti與所述Si反應生成TiSi2，以降低打線封裝時的接觸電阻。7.如權利要求4所述的半導體結構，其特征在于，所述黏附層的厚度為500A。8.如權利要求5所述的半導體結構，其特征在于，還包括: 阻擋層，覆蓋于所述黏附層的上表面，且所述金屬薄膜覆蓋于所述阻擋層的上表面以及與所述壓焊區臨近的部分所述氧化層的上表面； 其中，所述阻擋層用于防止所述黏附層中的Ti與所述金屬薄膜中的Al交互擴散。9.如權利要求8所述的半導體結構，其特征在于，所述阻擋層的材質為TiN。10.如權利要求8所述的半導體結構，其特征在于，所述阻擋層的厚度為1000A。
【文檔編號】H01L21/60GK106057759SQ201610585074
【公開日】2016年10月26日
【申請日】2016年7月22日 公開號201610585074.5, CN 106057759 A, CN 106057759A, CN 201610585074, CN-A-106057759, CN106057759 A, CN106057759A, CN201610585074, CN201610585074.5
【發明人】陳敏, 徐遠, 歐新華, 袁瓊, 符志崗, 劉宗金
【申請人】上海芯導電子科技有限公司