具有屏蔽件的集成電路封裝系統及其制造方法

具有屏蔽件的集成電路封裝系統及其制造方法
【專利摘要】一種集成電路封裝系統及其制造方法包括：基板，在基板頂側、基板底側與豎直側部之間具有內部電路；集成電路，其聯接到內部電路；模制封裝體，其直接形成于集成電路和基板的基板頂側上；以及，導電適形屏蔽結構，其直接施加到模制封裝體上、豎直側部上，并且在基板底側下方延伸以聯接到內部電路。
【專利說明】
具有屏蔽件的集成電路封裝系統及其制造方法
技術領域
[0001]本發明大體而言涉及集成電路封裝系統，并且更特定而言涉及用于封裝具有電磁干擾屏蔽件的集成電路管芯的系統。
【背景技術】
[0002]電子產品已經變成了我們日常生活的重要組成部分。對諸如半導體電路、晶體管、二極管和其它電子裝置等部件的封裝變得越來越小和越來越薄，并且具有越來越多的功能和連接。在封裝部件時，對于以可靠方式屏蔽部件免受外部電磁干擾的這種需要可能會影響到制造工藝。
[0003]在更小空間中有更多功能的這種商業需求可能使得制造商使部件極其緊密地安裝在一起。電磁場的聯結可能影響到這些部件的可靠操作。在部件上提供電磁屏蔽件的要求可能會增加成本并且降低部件的制造成品率。成本降低的額外壓力可能迫使制造商做出折衷，這種折衷可能會降低集成電路產品的長期可靠性。
[0004]因此，仍然需要具有屏蔽件的集成電路封裝系統，能減小封裝大小、支持增加的功能并且維持制造成品率和長期可靠性。鑒于對于大批量、小尺寸和可靠性方面的廣泛的商業壓力，尋找這些問題的解決方案越來越重要。鑒于商業競爭壓力的不斷增加，以及消費者期望的增高和市場上有意義的產品差別化方面機會的減少，找到這些問題的答案日益關鍵。另外，降低成本、提高效率和性能、以及滿足競爭壓力的需要對找到這些問題的答案的關鍵必要性增添了更大的緊迫性。
[0005]已經長期地尋找對于這些問題的解決方案，但是之前的進展并未教導或建議任何解決方案，因而，本領域技術人員長期不能獲取對于這些問題的解決方案。

【發明內容】

[0006]本發明提供一種制造集成電路封裝系統的方法，包括:提供基板，具有在基板頂側、基板底側與豎直側部之間的內部電路;將集成電路聯接到內部電路;將模制封裝體直接形成于集成電路和基板的基板頂側上；以及，將導電適形屏蔽結構直接施加到模制封裝體上、豎直側部上，并且在基板底側下方延伸以聯接內部電路。
[0007]本發明提供一種集成電路封裝系統，包括:基板，具有在基板頂側、基板底側與豎直側部之間的內部電路;集成電路，其聯接到內部電路;模制封裝體，其直接形成于集成電路和基板的基板頂側上；以及，導電適形屏蔽結構，其直接施加到模制封裝體上、豎直側部上，并且在基板底側下方延伸以聯接到內部電路。
[0008]本發明的某些實施例除了以上提及的那些步驟或元件之外還具有其它步驟或元件，或者具有替代以上提及的那些步驟或元件的其它步驟或元件。從閱讀參照附圖作出的下列詳細描述中，本領域技術人員將清楚這些步驟或元件。
【附圖說明】
[0009]圖1是集成電路封裝系統的第一實施例的底視圖。
[0010]圖2是沿著圖1的截面線2-2的集成電路封裝系統的第一實施例的截面圖。
[0011]圖3是本發明的第二實施例中的集成電路封裝系統的底視圖。
[0012]圖4是本發明的第三實施例中的集成電路封裝系統的截面圖。
[0013]圖5是本發明的第四實施例中的集成電路封裝系統的截面圖。
[0014]圖6是本發明的第五實施例中的集成電路封裝系統的截面圖。
[0015]圖7是在制造的掩模形成階段，集成電路封裝系統的掩模絲網(maskingscreen)的截面圖。
[0016]圖8是在制造的封裝鋸切階段，集成電路封裝系統的切單結構(singulat1nstructure)的截面圖。
[0017]圖9是在制造的施加階段，集成電路封裝組件的封裝組件陣列的截面圖。
[0018]圖10是集成電路封裝系統的物理氣相沉積(physical vapor deposit1n，PVD)制造工具的截面圖。
[0019]圖11是本發明的第六實施例中的集成電路封裝系統的截面圖。
[0020]圖12是本發明的第七實施例中的集成電路封裝系統的截面圖。
[0021]圖13是本發明的第八實施例中的集成電路封裝系統的截面圖。
[0022]圖14是在制造的系統互連包封階段，集成電路封裝系統的互連包封的截面圖。
[0023]圖15是在制造的封裝鋸切階段，集成電路封裝系統的切單結構的截面圖。
[0024]圖16是在制造的施加階段，集成電路封裝組件的封裝組件陣列的截面圖。
[0025]圖17是在本發明的另一實施例中集成電路封裝系統的制造方法的流程圖。
【具體實施方式】
[0026]對下面的實施例進行足夠詳細的描述，以使本領域普通技術人員能夠制造和使用本發明。可以理解，基于當前的公開內容，其它實施例將是顯而易見的，且可作出系統、工藝或機械的變化而不偏離本發明的范圍。
[0027]在下面的描述中，給出多個具體細節以提供對本發明的徹底理解。然而，顯然可在沒有這些具體描述情況下實施本發明。為了避免使本發明變得模糊不清，沒有對某些熟知的電路、系統、構造及工藝步驟進行詳細描述。
[0028]示出系統實施例的附圖是半圖解式的，并且沒有按比例繪制，具體地，一些尺寸是為了清晰地呈現，在附圖中被夸張示出。類似地，盡管附圖中的視圖為了易于描述通常示出類似的取向，但是圖中的這個描繪多半是任意的。一般來講，可以在任何取向來操作本發明。
[0029]相同的附圖標記在所有附圖中都用于指代相同的元件。為了方便描述，將實施例編號為第一實施例、第二實施例等，這些實施例并非意圖具有任何其他重要性或者對本發明提供限制。
[0030]為了說明的目的，本文中所使用的術語“水平”被定義為平行于集成電路的平面或有源表面的平面，而不管其取向如何。術語“豎直”是指垂直于剛才定義的水平的方向。如附圖中所示，諸如“上方”、“下方”、“底部”、“頂部”、“側面”(如在“側壁”中)、“較高”、“較低”、“較上”、“上面”和“下面”等術語是相對于水平面定義的。術語“在…上”意指在元件之間存在直接接觸，而沒有中間元件。
[0031]本文中所使用的術語“處理”包括在形成所描述的結構時所需要的對材料或光刻膠的沉積、該材料或光刻膠的圖案化、曝光、顯影、蝕刻、清潔和/或移除。術語“抵靠”表示接觸或壓靠一物體或結構。
[0032]現參看圖1，示出了集成電路封裝系統100的第一實施例的底視圖。集成電路封裝系統100的第一實施例的底視圖描繪了集成電路封裝102，集成電路封裝102具有:系統互連104的陣列，其安裝成與阻焊劑層(solder resist layer)106接觸；以及，導電適形屏蔽結構(conductive conformal shield structure)108，其在集成電路封裝102的周圍區域中暴露。阻焊劑層106可以是聚合物薄膜、環氧化物層、塑料涂層等。應了解集成電路封裝102可以是任何類型的封裝結構，包括晶片級封裝(wafer level package，WLP)、單個集成電路封裝、多芯片封裝、集成無源裝置(integrated passive device，IF1D)、在封裝中的封裝、在封裝上的封裝或者多技術封裝。
[0033]導電適形屏蔽結構108可以是導電涂層，諸如銅、鋅、銀、錫、合金;或導電樹脂層，所述導電樹脂層被噴涂、被電鍍、被濺射、被印刷、被涂刷、被層合或通過物理氣相沉積(PVD)而施加，以與阻焊劑層106接觸，或者與阻焊劑層106間隔開而使基板底層110暴露。在一實施例中，導電適形屏蔽結構108可以在集成電路封裝系統100的底側和基板底層110的下方暴露出。
[0034]應了解系統互連104的數量和位置只是示例并且實際數量和位置可以不同。舉例而言，集成電路封裝系統100被示出為正方形，具有相同數量列和行的系統互連104，但是應了解系統互連104可以在集成電路封裝系統100上形成任何圖案。截面線2-2可以在圖2中示出集成電路封裝系統100的視圖的位置和方向。
[0035]現參看圖2，示出了沿著圖1的截面線2-2的集成電路封裝系統100的第一實施例的截面圖。集成電路封裝系統100的第一實施例的截面圖描繪了集成電路封裝102具有第一集成電路202，第一集成電路202具有通過芯片互連206諸如焊球、焊料凸塊、柱形凸起或支柱互連而聯接到基板頂側204的有源側。第一集成電路202可以電聯接到基板210的內部電路208。內部電路208可以是接觸襯墊、經由互連填充、系統互連襯墊、路由跡線、離散部件襯墊或其組合。內部電路208可以在基板210內形成再分布層。
[0036]第二集成電路212和離散部件214可以通過芯片互連206或導電粘合劑216(諸如焊糊料、導電環氧化物、導電膠帶等)聯接到基板頂側204。離散部件214可以是電阻器、電容器、電感器、電壓調節器、二極管、晶體管等。第二集成電路212可以是集成電路管芯、集成電路封裝、模擬或混合電路、存儲器等。模制封裝主體(molded package body)218可以直接形成于第一集成電路202、第二集成電路212、離散部件214和基板頂側204上。
[0037]阻焊劑層106可以直接形成于基板底側110、系統互連104和基板內部電路208上。阻焊劑層106可以一直延伸到基板底側110的邊緣，或者可以與所述邊緣間隔開而使基板底部110暴露。
[0038]導電適形屏蔽結構108可以直接形成于模制封裝主體218上、基板210的豎直側部220上和基板底側110的周圍區域上。導電適形屏蔽結構108可以電連接到內部電路208，內部電路208延伸到基板210的豎直側部220，或者在基板底側110上暴露。導電適形屏蔽結構108可以在基板底側110下方延伸并且可以在基板210下方水平地延伸。內部電路208可以將導電適形屏蔽結構108電連接到系統互連104中的一個，該系統互連104向集成電路封裝系統100提供接地連接。
[0039]已經發現集成電路封裝102可以提供薄且可靠的平臺，用于將多個集成電路組裝為屏蔽了 EMI的單個封裝形式。集成電路封裝102能在進一步組裝之前進行測試，并且能表示可靠并且可制造的封裝以維持集成電路封裝系統100的電完整性。
[0040]現參看圖3，示出了本發明的第二實施例中的集成電路封裝系統300的底視圖。集成電路封裝系統100的第二實施例300的底視圖描繪了集成電路封裝302，集成電路封裝302包括系統互連104，系統互連104定位于集成電路封裝302的中央區域中。阻焊劑106可以施加到集成電路封裝302的底部上。
[0041 ]多個電鍍通孔304可以沿著集成電路封裝302的每個周圍邊緣對準。電鍍通孔304可以具有電鍍導電材料(諸如銅、銀、錫、鋅或其合金)的圓柱形中央部分。多個電鍍通孔304可以各具有足夠寬以在切單后保留的直徑，舉例而言，直徑可以在ΙΟΟμπι至200μπι的范圍并且可以在切單后提供至少5wii。電鍍通孔304的頂部和底部可以延伸超過圓柱形中央部分，以連接圖2的內部電路208。導電適形屏蔽結構108可以形成為包括電鍍通孔304。
[0042]應了解系統互連104的數量和數字只是示例，并且系統互連104的實際數量和位置可以是不同的。多個電鍍通孔304的定位只是示例，但是多個電鍍通孔304將沿著集成電路封裝302的劃片街區(saw street)。
[0043]現參看圖4，示出了本發明的第三實施例中的集成電路封裝系統400的截面圖。集成電路封裝系統400的截面圖描繪了鄰近基板210的豎直側部220的電鍍通孔304。阻焊劑106可以覆蓋基板底層110。導電適形屏蔽結構108可以形成于模制封裝體218上，并且可以包括電鍍通孔304的頂部和底部，因為它們直接定位于劃片街區上并且在基板210的豎直側部220上呈現固體導電表面。導電適形屏蔽結構108可以包括電鍍通孔304的頂部和底部，因為它們在基板210的豎直側部220處電連接。
[0044]導電適形屏蔽結構108可以在基板底側110下方延伸并且與阻焊劑106直接接觸。系統互連104可以聯接到基板底側110并且與阻焊劑106接觸。導電適形屏蔽結構108的一部分可以跨阻焊劑106延伸以便提供俘獲機構(capture mechanism)，該俘獲機構可以防止導電適形屏蔽結構108剝離。應了解導電適形屏蔽結構108包括電鍍通孔304，因為它們在基板210的豎直側部220處電連接。
[0045]應了解圖2的第一集成電路202、圖2的第二集成電路212和圖2的離散部件214中的任一個可以于集成電路封裝系統400中實施。為了清楚和易于描述，它們并未示出。
[0046]已經發現導電適形屏蔽結構108可以形成為包括電鍍通孔304，以便增加在導電適形屏蔽結構108內的電接觸件。通過增加電鍍通孔304的數量，可以增加導電適形屏蔽結構108的結構完整性。
[0047]現參看圖5，示出了本發明的第四實施例中的集成電路封裝系統500的截面圖。集成電路封裝系統500的截面圖描繪了鄰近基板210的豎直側部220的電鍍通孔304。阻焊劑106可以覆蓋基板底層110。系統互連104可以聯接到基板底側110并且與阻焊劑106接觸。導電適形屏蔽結構108可以形成于模制封裝體218上并且可以包括電鍍通孔304，因為它們直接定位于劃片街區上并且在基板210的豎直側部220上呈現固體導電表面。多個電鍍通孔304可以各具有在ΙΟΟμπι至200μπι范圍的直徑并且在切單后至少5μπι將保持就位。
[0048]導電適形屏蔽結構108可以在基板底側110下方延伸并且與基板底側110直接接觸。導電適形屏蔽結構108的一部分可以跨基板底側110延伸以便提供俘獲機構，該俘獲機構可以防止導電適形屏蔽結構108剝離。應了解導電適形屏蔽結構108包括電鍍通孔304，因為它們在基板210的豎直側部220處電連接。
[0049]應了解圖2的第一集成電路202、圖2的第二集成電路212和圖2的離散部件214中的任一個可以于集成電路封裝系統500中實施。為了清楚和易于描述，它們并未示出。
[0050]已經發現導電適形屏蔽結構108可以形成為包括電鍍通孔304，以便增加在導電適形屏蔽結構108內的電接觸件。通過增加電鍍通孔304的數量，可以增加導電適形屏蔽結構108的結構完整性。
[0051]現參看圖6，示出了本發明的第五實施例中的集成電路封裝系統600的截面圖。集成電路封裝系統600的截面圖描繪了鄰近基板210的豎直側部220的電鍍通孔304。阻焊劑106可以覆蓋基板底層110。系統互連104可以聯接到基板底側110并且與阻焊劑106接觸。導電適形屏蔽結構108可以形成于模制封裝體218上并且可以包括電鍍通孔304，因為它們直接定位于劃片街區上并且在基板210的豎直側部220上呈現固體導電表面。
[0052]導電適形屏蔽結構108可以在基板底側110下方延伸并且與阻焊劑106直接接觸。導電適形屏蔽結構108的一部分可以跨基板底側110延伸以便提供俘獲機構，該俘獲機構可以防止導電適形屏蔽結構108剝離。應了解導電適形屏蔽結構108包括電鍍通孔304，因為它們在基板210的豎直側部220處電連接。
[0053]應了解圖2的第一集成電路202、圖2的第二集成電路212和圖2的離散部件214中任一個可以于集成電路封裝系統600中實施。為了清楚和易于描述，它們并未示出。
[0054]已經發現導電適形屏蔽結構108可以形成為包括電鍍通孔304，以便增加在導電適形屏蔽結構108內的電接觸件。通過增加電鍍通孔304的數量，可以增加導電適形屏蔽結構108的結構完整性。
[0055]現參看圖7，示出了在制造的掩模形成階段，集成電路封裝系統100的掩模絲網701的截面圖。集成電路封裝系統100的掩模絲網701的截面圖描繪了載體702，載體702上安裝有模制封裝條帶(molded package strip)704。載體702可以由金屬、陶瓷、塑料、纖維、玻璃等組成。模制封裝條帶704可以具有系統互連104和背向載體702的阻焊劑106。
[0056]印刷絲網(printing screen)706可以定位于晶片基板708上。印刷絲網706可以用來圖案化互連掩模710，諸如糊料、膜、有機硅環氧化物或者可固化的耐熱材料。印刷絲網706可以阻擋互連掩模710圍繞模制封裝條帶704的劃片街區712的分布。印刷絲網706的定位可以允許切單鋸(singulat1n saw)(未示出)在劃片街區712和鄰近劃片街區712的固定尺寸上接近。
[0057]已經發現印刷絲網706可以在批量生產環境中限定圖1的導電適形屏蔽結構108的水平延伸尺寸。這些尺寸是可預測的并且可重復的。
[0058]現參看圖8，示出了在制造的封裝鋸切階段，集成電路封裝系統100的切單結構801的截面圖。集成電路封裝系統100的切單結構801的截面圖描繪了切單鋸802，切單鋸802從圖7的模制封裝條帶704分離集成封裝組件804。
[0059]掩模間距806可以確立圖7的劃片街區712的寬度和水平重疊距離808，其可以大于或等于在基板底側110上?ομπι的水平間距。應了解這些實施例中的某些實施例可以消除掩模間距806并且直接鋸穿互連掩模710。在這些實施例中，圖1的導電適形屏蔽結構108可以抵靠圖1的阻焊劑106，其中，阻焊劑106在基板底側110下方延伸。
[0060]現參看圖9，示出了在制造的施加階段，集成電路封裝組件902的封裝組件陣列901的截面圖。封裝陣列組件901的截面圖描繪了已經轉移到沉積帶904的集成封裝組件804。沉積帶904可以定位集成電路封裝組件902，使得導電適形屏蔽結構108可以形成于所有暴露表面上。沉積帶904可以是聚酰亞胺層或其它耐熱粘合劑層，以在涂布過程中維持集成封裝組件804的位置從而施加導電適形屏蔽結構108。應了解導電適形屏蔽結構108可以通過噴涂、電鍍、濺射、印刷、涂刷、層合或通過物理氣相沉積(PVD)而施加。
[0061]應了解圖2的基板210的圖2的豎直側部220可以具有由于切單鋸802從圖7的模制封裝條帶704分離集成封裝組件804而暴露的金屬層。導電適形屏蔽結構108可以形成與豎直側部220的暴露部分或者基板底側110的暴露部分的直接物理和電連接。導電適形屏蔽結構108的物理和電連接可以防止導電適形屏蔽結構108在搬運期間剝離或損壞并且保證安全和尚品質裝置。
[0062]已經發現集成電路封裝組件902可以防止在施加導電適形屏蔽結構108期間污染系統互連104。如果導電適形屏蔽結構108污染系統互連104，圖1的集成電路封裝102可能在制造測試中失敗并且可能是不合格的。通過實施集成電路封裝組件902，系統互連104受到保護避免污染和可能的短路。
[0063]現參看圖10，示出了圖1的集成電路封裝系統100的物理氣相沉積(PVD)制造工具1001的截面圖。PVD制造工具1001的截面圖描繪了PVD卡盤(PVD chuck) 1002，PVD卡盤1002支承PVD芯片載體1004，P VD芯片載體1004具有真空吸持機構(vacuum chuckingmechanism)1006。
[0064]真空吸持機構1006可以具有多個真空腔室1008，多個真空腔室1008具有安裝于其周圍上的粘合劑壩(adhesive dam) 1010。粘合劑壩1010可以密封于集成電路封裝102上以形成真空密封。粘合劑壩1010定位成暴露在真空腔室1008外側的基板底側110的周圍1012。真空腔室1008可以包括互連粘合劑1011，諸如具有良好機械阻力和耐熱性的柔順聚合物。在真空腔室1008內的壓力可以在PVD過程之前減小，以便將集成電路封裝102鎖定在粘合劑壩1010上的適當位置。在一實施例中，真空腔室1008可以維持在與PVD腔室(未示出)相同的壓力從而避免壓差，壓差可能會破壞粘合劑壩1010。
[0065]PVD卡盤1002可以放置于PVD腔室(未示出)中，PVD腔室可以將導電適形屏蔽結構108沉積到集成電路包裝102的所有暴露表面上。導電適形屏蔽結構108可以直接形成于模制封裝主體218頂部上、基板210的豎直側部220上和基板底側110的周圍1012上。
[0066]已經發現物理氣相沉積(PVD)制造工具1001可以大量地在集成電路封裝102上重復地產生導電適形屏蔽結構108。通過相對于互連粘合劑1011來定位粘合劑壩1010，可以控制周圍1012的準確尺寸以防止污染系統互連104。
[0067]現參看圖11，示出了本發明的第六實施例中的集成電路封裝系統1100的截面圖。集成電路封裝系統1100的截面圖包括集成電路封裝1102。集成電路封裝1102可以具有第一集成電路202，第一集成電路202通過芯片互連206聯接到多層基板1104。模制封裝體218可以直接形成于第一集成電路202、芯片互連206和多層基板1104上。
[0068]導電適形屏蔽結構108可以形成于模制封裝體218、豎直側部220和基板底側110上。在集成電路封裝系統1100中，多層基板1104的豎直側部220沒有暴露的金屬。通過跨基板底側110施加導電適形屏蔽結構108，能做出物理和電連接。系統互連104可以聯接到基板底側110并且與阻焊劑106接觸。導電適形屏蔽結構108附連到基板底側110上能防止導電適形屏蔽結構108剝離并且保證集成電路封裝系統1100為可靠和可制造裝置。導電適形屏蔽結構108可以跨基板底側110延伸大于或等于ΙΟμπι以做出電連接。
[0069]現參看圖12，示出了本發明的第七實施例中的集成電路封裝系統1200的截面圖。集成電路封裝系統1200的截面圖描繪了分層基板1202，分層基板1202具有聯接到導電適形屏蔽結構108的頂部內層1204。阻焊劑106可以覆蓋基板底層110。導電適形屏蔽結構108可以形成于模制封裝體218上和分層基板1202的豎直側部220上以包括頂部內層1204，因為頂部內層1204直接定位于劃片街區上并且在分層基板1202的豎直側部220上呈現固體導電表面。
[0070]導電適形屏蔽結構108可以在基板底側110下方延伸并且與基板底側110直接接觸。導電適形屏蔽結構108的一部分可以跨基板底側110延伸以便提供俘獲機構，該俘獲機構可以防止導電適形屏蔽結構108剝離。應了解導電適形屏蔽結構108包括頂部內層1204，因為它在分層基板1202的豎直側部220處電連接。
[0071]導電適形屏蔽結構108可以接觸豎直側部220附近的阻焊劑106，其中導電適形屏蔽結構108可以跨基板底側110延伸大于或等于ΙΟμπι的距離。阻焊劑溝槽1206可以定位于離導電適形屏蔽結構108的水平部分的端部至少ΙΟμπι處。阻焊劑溝槽1206可以一直穿透到基板底側110并且具有大于或等于ΙΟμπι的寬度。阻焊劑溝槽1206可以增強圖10的粘合劑壩1010的粘附，以便防止導電適形屏蔽結構108擴展超過其預期的覆蓋范圍。
[0072]應了解圖2的第一集成電路202、圖2的第二集成電路212和圖2的離散部件214中的任一個可以于集成電路封裝系統1200中實施。為了清楚和易于描述，它們并未示出。
[0073]已經發現導電適形屏蔽結構108可以形成為包括頂部內層1204以便增加在導電適形屏蔽結構108內的電接觸件。通過增加頂部內層1204的連接數量，可以增加導電適形屏蔽結構108的結構完整性。
[0074]現參看圖13，示出了本發明的第八實施例中的集成電路封裝系統1300的截面圖。集成電路封裝系統1300的截面圖描繪了分層基板1202，分層基板1202具有聯接到導電適形屏蔽結構108的頂部內層1204。阻焊劑106可以覆蓋基板底層110。導電適形屏蔽結構108可以形成于模制封裝體218上和分層基板1202的豎直側部220上以包括頂部內層，因為頂部內層1204直接定位于劃片街區上并且在分層基板1202的豎直側部220上呈現固體導電表面。
[0075]導電適形屏蔽結構108可以在基板底側110下方延伸并且與阻焊劑106直接接觸。應了解導電適形屏蔽結構108包括頂部內層1204，因為它在分層基板1202的豎直側部220處電連接。導電適形屏蔽結構108可以抵靠豎直側部220附近的阻焊劑106，其中導電適形屏蔽結構108可以沿著基板底側110延伸大于Ομπι的距離。
[0076]導電適形屏蔽結構108可以在基板底側110下方延伸大于Ομπι的距離。阻焊劑溝槽1206可以定位于離導電適形屏蔽結構108的邊緣至少ΙΟμπι處。阻焊劑溝槽1206可以一直穿透到基板底側110并且具有大于或等于ΙΟμπι的寬度。阻焊劑溝槽1206可以增強圖10的粘合劑壩1010的粘附，以防止導電適形屏蔽結構108擴展超過其預期的覆蓋范圍。
[0077]應了解圖2的第一集成電路202、圖2的第二集成電路212和圖2的離散部件214中任一個可以于集成電路封裝系統1300中實施。為了清楚和易于描述，它們并未示出。
[0078]已經發現導電適形屏蔽結構108可以形成為包括頂部內層1204以便增加在導電適形屏蔽結構108內的電接觸件。通過增加頂部內層1204的連接數量，可以增加導電適形屏蔽結構108的結構完整性。
[0079]現參看圖14，示出了在制造的系統互連包封階段，集成電路封裝系統100的互連包封1401的截面圖。集成電路封裝系統100的互連包封1401的截面圖描繪了載體702，載體702上安裝有模制封裝條帶704。載體702可以由金屬、陶瓷、塑料、纖維、玻璃等組成。模制封裝條帶704可以包括系統互連104和背向載體702施加到晶片基板708上的阻焊劑106。
[0080]互連包封層1402，諸如糊料、膜、有機硅環氧化物或可固化的耐熱材料可以形成于系統互連104和晶片基板708的阻焊劑106上。互連包封層1402覆蓋模制封裝條帶704的劃片街區712。
[0081]已經發現互連包封層1402可以在搬運期間向系統互連104提供保護層。互連包封層1402可以完全包封系統互連104和阻焊劑106的所有暴露表面。
[0082]現參看圖15，示出了在制造的封裝鋸切階段，圖1的集成電路封裝系統100的切單結構1501的截面圖。集成電路封裝系統100的切單結構1501的截面圖描繪了切單鋸802，切單鋸802從圖7的模制封裝條帶704分離集成封裝組件804。
[0083 ]劃片街區間距1502可以確立圖7的劃片街區712的寬度。應了解這些實施例中的某些實施例可以直接切穿互連包封層1402。在此實施例中，圖1的導電適形屏蔽結構108可以抵靠圖1的阻焊劑106，其中，其在基板底側110下方延伸。
[0084]現參看圖16，示出了在制造的施加階段，集成電路封裝組件1602的封裝組件陣列1601的截面圖。封裝陣列組件1601的截面圖描繪了已經轉移到沉積帶904的集成封裝組件804。沉積帶904可以定位集成電路封裝組件1602使得導電適形屏蔽結構108可以形成于所有暴露表面上。沉積帶904可以是聚酰亞胺層或其它耐熱粘合劑層，以在涂布過程中維持集成封裝組件804的位置來施加導電適形屏蔽結構108。應了解導電適形屏蔽結構108可以通過噴涂、電鍍、濺射、印刷、涂刷、層合或通過物理氣相沉積(PVD)而施加。
[0085]應了解圖2的基板210的圖2的豎直側部220可以具有由于切單鋸802從圖7的模制封裝條帶704分離集成封裝組件804而暴露的金屬層。導電適形屏蔽結構108可以形成與豎直側部220的暴露部分的直接物理和電連接。導電適形屏蔽結構108的物理和電連接可以防止導電適形屏蔽結構108在搬運期間剝離或損壞并且保證安全和高品質裝置。
[0086]已經發現集成電路封裝組件1602能防止在施加導電適形屏蔽結構108期間污染系統互連104，因為它們完全被互連包封層1402包封。如果導電適形屏蔽結構108污染了系統互連104，圖1的集成電路封裝102可能在制造測試中失敗并且可能是不合格的。通過實施集成電路封裝組件1602，系統互連104受到保護避免污染和可能的短路。
[0087]現參看圖17，示出了在本發明的另一實施例中集成電路封裝系統100的制造方法1700的流程圖。該方法1700包括:在框1702，提供基板，其在基板頂側、基板底側與豎直側部之間具有內部電路;在框1704，將集成電路聯接到內部電路;在框1706，將模制封裝體直接形成于集成電路和基板的基板頂側上；以及，在框1708，將導電適形屏蔽結構直接施加到模制封裝體上、豎直側部上并且在基板底側下方延伸以聯接內部電路。
[0088]所得的方法、工藝、設備、裝置、產品和/或系統簡單，具有成本效益，不復雜，高度通用并且有效，可以通過改動已知技術來令人驚訝地并且不明顯地實施，因此容易適合于高效率地、經濟地制造集成電路封裝系統，充分與常規制造方法或工藝和技術兼容。
[0089]本發明的另一重要方面是，它有價值地支持并服務于降低成本、簡化系統和提高性能的歷史趨勢。
[0090]本發明的這些和其它有價值的方面因此至少將本技術的狀態推進到下一水平。
[0091]盡管已經結合特定的最佳模式描述了本發明，但是要理解，根據前面的描述，許多替代、修改和變化對于本領域的技術人員將是顯而易見的。因此，本發明意圖包含屬于權利要求的范圍內的所有這樣的替代、修改和變化。在本文中到目前為止闡述的或在附圖中示出的所有內容要從說明性、而非限制性的意義上來進行解釋。
【主權項】
1.一種制造集成電路封裝系統的方法，包括: 提供基板，其在基板頂側、基板底側與豎直側部之間具有內部電路； 將集成電路聯接到所述內部電路； 將模制封裝體直接形成于所述集成電路上和所述基板的所述基板頂側上；以及 將導電適形屏蔽結構直接施加到所述模制封裝體上、所述豎直側部上，并且在所述基板底側下方延伸以聯接所述內部電路。2.根據權利要求1所述的方法，還包括:鄰近所述豎直側部形成電鍍通孔。3.根據權利要求1所述的方法，其中，將所述導電適形屏蔽結構施加到所述豎直側部上包括:聯接電鍍通孔。4.根據權利要求1所述的方法，其中，將所述導電適形屏蔽結構施加于所述基板底側下方包括:抵靠阻焊劑。5.根據權利要求1所述的方法，還包括:形成阻焊劑溝槽，以暴露所述導電適形屏蔽結構附近的所述基板底側。6.—種集成電路封裝系統，包括: 基板，具有在基板頂側、基板底側與豎直側部之間的內部電路； 集成電路，其聯接到所述內部電路； 模制封裝體，其直接形成于所述集成電路上和所述基板的所述基板頂側上；以及 導電適形屏蔽結構，其直接施加到所述模制封裝體上、所述豎直側部上，并且在所述基板底側下方延伸以聯接所述內部電路。7.根據權利要求6所述的系統，還包括:鄰近所述豎直側部的電鍍通孔。8.根據權利要求6所述的系統，其中施加到所述豎直側部上的所述導電適形屏蔽結構包括電鍍通孔，所述電鍍通孔聯接到所述導電適形屏蔽結構。9.根據權利要求6所述的系統，其中施加于所述基板底側下方的所述導電適形屏蔽結構包括阻焊劑，所述導電適形屏蔽結構抵靠所述阻焊劑。10.根據權利要求6所述的系統，還包括:阻焊劑溝槽，其形成于所述基板底側上，靠近所述導電適形屏蔽結構。
【文檔編號】H01L23/31GK106057688SQ201610218946
【公開日】2016年10月26日
【申請日】2016年4月8日 公開號201610218946.4, CN 106057688 A, CN 106057688A, CN 201610218946, CN-A-106057688, CN106057688 A, CN106057688A, CN201610218946, CN201610218946.4
【發明人】韓丙浚, 沈一權, 樸敬熙, 林耀劍, 具敎王, 尹仁相, 蔡升龍, 曺成源, 金成洙, 李勛澤, 梁悳景
【申請人】星科金朋有限公司